JPH0823100A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH0823100A JPH0823100A JP6180950A JP18095094A JPH0823100A JP H0823100 A JPH0823100 A JP H0823100A JP 6180950 A JP6180950 A JP 6180950A JP 18095094 A JP18095094 A JP 18095094A JP H0823100 A JPH0823100 A JP H0823100A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- gate
- insulating film
- film
- gate wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 22
- 239000010408 film Substances 0.000 claims description 146
- 239000010407 anodic oxide Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 11
- 239000010409 thin film Substances 0.000 claims description 7
- 239000008151 electrolyte solution Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 26
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 25
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 25
- 239000000758 substrate Substances 0.000 abstract description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 4
- 238000009413 insulation Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 47
- 239000011159 matrix material Substances 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 229910052814 silicon oxide Inorganic materials 0.000 description 14
- 239000010936 titanium Substances 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 12
- 229910052719 titanium Inorganic materials 0.000 description 12
- 238000000137 annealing Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 11
- 239000000463 material Substances 0.000 description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 10
- 239000012212 insulator Substances 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910021529 ammonia Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- 229910000952 Be alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- FEWJPZIEWOKRBE-UHFFFAOYSA-N Tartaric acid Natural products [H+].[H+].[O-]C(=O)C(O)C(O)C([O-])=O FEWJPZIEWOKRBE-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- 239000003779 heat-resistant material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- -1 ion doping Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052706 scandium Inorganic materials 0.000 description 1
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 235000002906 tartaric acid Nutrition 0.000 description 1
- 239000011975 tartaric acid Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
よびTFTを有する半導体集積回路を提供する。 【構成】 アモルファス状態もしくは結晶性の半導体活
性層の上方および下方にゲイト電極を配置した構造のT
FT。TFTのソース/ドレインは、上方のゲイト電極
をマスクとして不純物を注入し、さらに、シリサイド領
域を設けることにより、ソース/ドレインのシート抵抗
を低減せしめる。
Description
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ(TFT)およびその作製方法、さらには、こ
のようなTFTを複数形成した集積回路等の半導体装置
に関する。本発明におけるTFTは非晶質半導体もしく
は多結晶等の結晶性半導体を活性層とすることを特徴と
する。本発明は、特にガラス転移点(歪み温度、歪み点
とも言う)が750℃以下のガラス基板上に形成される
TFTに効果的であるが、その他の高融点ガラス基板や
単結晶半導体ウェハーに形成された絶縁膜上に設けた場
合にも利用できる。本発明による半導体装置は、液晶デ
ィスプレー等のアクティブマトリクスやイメージセンサ
ー等の駆動回路、あるいはいくつもの集積回路層を設け
た3次元集積回路に使用される。
晶表示装置やイメージセンサー等の駆動の目的で、TF
T(薄膜トランジスタ)を形成することが広く知られて
いる。これらのTFTにおいては、CVD(化学的気相
成長法)やスパッタリング法等の気相成長法によって堆
積した膜状の半導体をそのまま、あるいは熱アニール、
レーザーアニール等のアニール処理を施して用いてい
る。このようにして得られた半導体は多くの場合、非晶
質状態あるいは多結晶状態である。
のマトリクス等のようにゲイト配線の長い装置が作製さ
れるようになると、ゲイト配線の抵抗のため、信号遅延
やパルスのゆがみ等が問題となるようになった。また、
活性層(チャネル形成領域)に用いられる半導体は、通
常、非単結晶状態であるため、ゲイト電極の設けられて
いない部分(例えば、トップゲイト型においては下側、
ボトムゲイト型においては上側)に非意図的にチャネル
が形成されてしまい、リーク電流が生じることが問題と
なった。さらに、特に非晶質半導体を用いる場合には、
ソース/ドレインのシート抵抗が高いことも無視できな
くなっていた。本発明はこれらの問題の1つもしくは複
数を解決することを課題とする。
体活性層の上下に第1(下方)および第2(上方)のゲ
イト電極、および、第1のゲイト電極と半導体層の間、
および、第2の活性層と半導体層の間に、それぞれ、第
1の絶縁膜と第2の絶縁膜(これらはゲイト絶縁膜とし
て機能する)が設けられ、かつ、第2のゲイト電極は、
陽極酸化処理によって、その上面および側面に該ゲイト
電極を構成する材料の陽極酸化物被膜が形成されている
ことを特徴とする。
能な材料、例えば、アルミニウム、チタン、タンタルを
主成分とする金属によって構成することが必要である。
これらの金属は合金であってもよい。また、以下の文章
では、特に断らない限り、例えば、アルミニウムといえ
ば、純粋なアルミニウムだけではなく、10%以下の添
加物を含有するものも含むものとする。チタンやその他
の金属についても同様である。
のゲイト電極と常に同じ電位に保たれる。そのために
は、第1のゲイト電極は第2のゲイト電極と電気的に接
続すべく、コンタクトを持つことが必要であり、第1の
絶縁膜と第2の絶縁膜をエッチングすることによって第
1のゲイト電極から延在する配線(第1のゲイト配線)
にコンタクトホールが形成されることが特徴でもある。
さらに、第1のゲイト配線と第2のゲイト配線は実質的
に重なって形成されることも特徴である。ただし、部分
的には第1のゲイト配線上に第2のゲイト配線が存在し
ない場合や、その逆の場合もあり得る。特に、第1のゲ
イト配線と第2のゲイト配線が重なって存在する場合に
は段差が大きくなるので、より上層の配線と交差する場
所においては、段差を低減する目的で、いずれか一方の
みの配線と交差するように設計すると、交差部での断線
を防止する上で効果的である。
の陽極酸化物をマスクとして自己整合的に形成されたソ
ース/ドレインを有することも特徴とする。ソース/ド
レインを形成するにはイオンドーピング等の加速した不
純物イオンを照射する方法や熱拡散、レーザー拡散等の
方法を用いて、実施される。加えて、本発明のTFTに
おいてはソース/ドレインを覆って、あるいはその一部
をシリサイド化することにより、シリサイド領域を設け
ることも特徴とする。特に、非晶質半導体を用いたTF
Tにおいては、ソース/ドレインも非晶質もしくはそれ
と同等な材料によって構成されるため、シート抵抗が1
0kΩ/□以上と極めて高かった。しかしながら、この
領域にシリサイドを設けることによって、実質的なシー
ト抵抗を1000Ω/□以下、より好ましい条件では、
100Ω/□以下とすることができる。
酸化物で被覆されていることは、このシリサイド化の工
程において重要である。すなわち、シリサイド化は以下
のようにおこなわれる。まず、陽極酸化物で被覆された
第2のゲイト電極をマスクとして、第2の絶縁膜をエッ
チングすることによって、半導体活性層を露出せしめ
る。その後、シリサイドを形成するための金属被膜を成
膜する。半導体としてシリコンを用いる場合には、シリ
サイドを形成するための金属材料は、そのシリサイド
が、N型あるいはP型のシリコンに対してオーミックも
しくはオーミックに近い低抵抗なコンタクトを形成でき
るような材料であることが望まれる。例えば、モリブテ
ン(Mo)、タングステン(W)、プラチナ(Pt)、
クロム(Cr)、チタン(Ti)、コバルト(Co)等
が適当である。この段階では、半導体活性層の露出され
た部分と上記金属被膜は密着した状態にある。
もしくはそれと同等な強光を照射することにより、半導
体活性層のうち金属被膜と密着した部分をシリサイド化
させる。一方、半導体層以外の陽極酸化物上や絶縁膜上
にも金属被膜が形成されているが、このような場所に形
成された金属被膜はこれらの材料とは反応しない。最後
に、未反応の金属被膜を除去する。以上の工程におい
て、もし、第2のゲイト電極が陽極酸化物によって被覆
されていなければ、シリサイド化のために成膜された金
属被膜がゲイト電極材料と反応してしまい、また、金属
被膜を除去する工程でゲイト電極をもエッチングしてし
まう可能性が高く、好ましくない。このように、陽極酸
化物は金属被膜とゲイト電極が反応することを防止し、
また、エッチングストッパーとして機能する。
のシリサイドとゲイト電極が短絡することを防止する役
割も果たす。すなわち、シリサイドはソース/ドレイン
の実質的に全面に設けられるので、結果的にゲイト電極
に近接することとなる。ソース/ドレインとゲイト電極
はゲイト絶縁膜によって隔てられているが、シリサイド
はプロセス上、一度、ソース/ドレイン上のゲイト絶縁
膜を除去した後に形成されるので、シリサイドがゲイト
電極と接触する可能性が著しく大きい。しかしながら、
ゲイト電極の側面に陽極酸化物が存在すれば、シリサイ
ドとゲイト電極の接触を防止することが可能であり、し
かも、陽極酸化物は非常に緻密で絶縁性の良好なものを
得ることができるので、短絡の確率は著しく低減でき
る。
めの典型的な工程は以下のようなものである。第1に絶
縁表面上に第1のゲイト配線を形成する。第1のゲイト
配線の材料としては、シリコンやモリブテン、タングス
テン等の耐熱性のある材料が望ましいが、その他の材料
であってもよい。また、その表面を陽極酸化物によって
被覆してもよい。
1の絶縁膜を形成する。この絶縁膜は第1のゲイト電極
に対してゲイト絶縁膜として機能する。半導体としてシ
リコンを用いる場合には、例えば、窒化珪素や酸化珪
素、酸化窒化珪素(SiOx Ny )等を用いればよい。
また、単層でも多層でもよい。第3に前記第1の絶縁膜
上に島状の半導体層を形成する。半導体層は非晶質でも
結晶性でもよい。また、基板上の特定の部分のみを結晶
性半導体とし、その他の部分を非晶質半導体とすること
も、レーザーアニール等の局所的なアニール手段を用い
れば実施できる。
成する。この絶縁膜は第2のゲイト電極に対してゲイト
絶縁膜として機能する。半導体としてシリコンを用いる
場合には、例えば、窒化珪素や酸化珪素、酸化窒化珪素
(SiOx Ny )等を用いればよい。また、単層でも多
層でもよい。第5に第1および第2の絶縁膜をエッチン
グして第1のゲイト配線に対してコンタクトホールを形
成する。コンタクトホールの頻度は集積回路の種類によ
って異なるが、1つのTFTに対して1〜2個の比率で
構成することが望ましい。
タクトホールを覆って、第2のゲイト配線を形成する。
第2のゲイト配線は第1のゲイト配線と実質的に平行で
あり、また、好ましくは同じ形状を有する。また、後の
第3の配線と交差する部分においては段差を緩和するた
めに、第2の配線を設けない場合もある。第7に前記第
2のゲイト配線に電解溶液中で電流を印加することによ
って、該ゲイト配線の側面および上面に陽極酸化物層を
形成する。この工程で形成される陽極酸化物の少なくと
も1種類は、いわゆるバリヤ型の陽極酸化物であること
が好ましい。バリヤ型の陽極酸化物とは、実質的に中性
の電解溶液中の陽極酸化によって得られるもので、陽極
酸化物の成長とともに、印加する電圧が増加することを
特徴とする。バリヤ型の陽極酸化物は耐圧が高く、緻密
な膜質である。
面の陽極酸化物層をマスクとして、前記半導体層に自己
整合的にN型もしくはP型の不純物を導入する。不純物
導入に先立って、第2の絶縁膜をエッチングすることに
よって、半導体層を露出させておいてもよいし、イオン
ドーピング等の手段であれば、第2の絶縁膜を通して、
不純物を注入することも可能である。イオンドーピング
等を利用した場合には熱アニールあるいはレーザーアニ
ール等のアニールによって、不純物の活性化をおこなう
ことが必要である。不純物注入の前あるいは後に上述の
シリサイド化をおこなってもよい。第9に前記半導体層
に形成されたソース/ドレインの少なくとも一方、ある
いはシリサイドに接続する第3の配線を形成する。
とができる。このため、ゲイト配線が単層である場合に
比較して、ゲイト配線全体の抵抗を低減せしめることが
可能である。すなわち、従来においては、ゲイト配線が
単層であったがために、ゲイト配線の抵抗を低減させる
ためには、ゲイト配線の厚みを増すことが要求された。
例えば、従来の通常のゲイト配線の厚みは3000〜5
000Åであったが、大容量のマトリクスでは、ゲイト
配線の低抵抗化が必要であり、その倍の厚みすることが
必要とされた。
増すと段差が拡大し、その上に形成される絶縁膜がゲイ
ト電極・配線を十分に被覆することに困難があった。特
に、絶縁膜が基板温度420℃未満のCVD法、例え
ば、プラズマCVD法によって形成される場合には、段
差が5000Åを境に急速に被覆性が悪化し、層間のシ
ョート等の原因となった。本発明においては、ゲイト配
線は上下合わせた厚さは十分に厚くなるが、それぞれの
ゲイト配線に対する絶縁膜の被覆性が十分良好な状態で
あるので、上記のような問題は生じない。
か所にでも断線があると、その行は線欠陥となり、その
行の全ての素子が無駄になってしまったが、本発明にお
いては上下2層のゲイト配線が適当な間隔でコンタクト
を形成して、延びているので、ゲイト配線の断線による
歩留りの低下は全くなかった。また、本発明では活性層
の上下にゲイト電極が存在するため、ゲイト電極の反対
側の活性層における非意図的なチャネルが形成されるこ
とがなく、リーク電流の低減が達成される。この点に関
して、特に本発明は半導体活性層の結晶性が上側と下側
で異なる場合には好ましいものであった。結晶性シリコ
ン半導体の場合には、一般に、結晶は下方から成長する
ことが知られており、下側の結晶シリコンと絶縁膜の界
面特性の方が上側の結晶シリコンと絶縁膜のものに比較
して優れている。したがって、このような場合に下方に
ゲイト電極が存在することは好ましいことである。
ンに隣接してシリサイド領域を設けた場合にはシート抵
抗を低減せしめる上で効果があった。本発明は特に外部
から光の照射されるデバイス、例えば、液晶ディスプレ
ーやイメージセンサー等の装置においてはTFTに光が
照射されることがある。その場合、ゲイト電極の方向か
ら活性層の方向に向けて照射された光に関しては、ゲイ
ト電極が影となって特性に影響を及ぼすことは少ない
が、ゲイト電極の存在しない方から照射された光に対し
てはフォト電流が発生し、TFTの特性が著しく低下す
るという問題があった。しかも、一般に光は一方向から
のみ侵入するわけではなく、散乱等による微量な光まで
も制御することは不可能であった。この問題に対して
は、ゲイト電極の反対側に遮光膜を形成するという方法
が一般的であるが、本発明では活性層の上下にゲイト電
極が存在し、これが遮光膜となって活性層に侵入する光
を抑制することができるという効果を有する。
膜厚と誘電率、第2のゲイト絶縁膜の膜厚と誘電率を加
減することにより、そのTFTの支配的なゲイト電極が
第1のゲイト電極と第2のゲイト電極のいずれかとする
ことも可能である。すなわち、第1のゲイト絶縁膜と第
2のゲイト絶縁膜を同じ材質の絶縁体で形成し、かつ、
第1の絶縁膜を第2のゲイト絶縁膜よりも薄くすると、
第1のゲイト電極が中心となってTFTが動作する。逆
の場合には第2のゲイト電極が支配的となる。第1のゲ
イト電極と第2のゲイト電極のいずれを支配的とするか
は、活性層と第1の絶縁膜の界面と活性層と第2の絶縁
膜の界面のいずれがより好ましいものであるかを考慮し
て選択すればよい。
バリエーションが考えられる。集積回路として、アクテ
ィブマトリクス回路とその駆動をおこなうための周辺論
理回路という大きく分けて1種類の回路を有するモノリ
シック型アクティブマトリクス回路(周辺回路一体型ア
クティブマトリクス回路)を考えると、第1に、周辺回
路にはトップゲイト型TFTを、アクティブマトリクス
回路には本発明のTFTを用いた構造がある。この場合
では、マトリクス回路のTFTのリーク電流が低減で
き、また、周辺回路ではソース/ドレインを自己整合的
に形成できるので、寄生容量が低減されるという特色を
有する。第2は、周辺回路は結晶性半導体によって、ま
た、アクティブマトリクス回路は非晶質半導体によって
構成する場合である。一般に、結晶性半導体を用いたT
FTは動作速度が早く、非晶質半導体を用いたTFTで
はリーク電流が少ないという特色を有し、それぞれ、周
辺回路、アクティブマトリクス回路に適している。
す。本実施例は、モノリシック型アクティブマトリクス
回路の作製工程および構造について説明したものであ
る。モノリシック型アクティブマトリクス回路とは、図
6に示すようなブロック構成を有するもので1枚の基板
601上にアクティブマトリクス回路領域604と、そ
れを取り囲むようにデータドライバー回路602、60
4、スキャンドライバー回路603が設けられているも
のである。データドライバー回路およびスキャンドライ
バー回路の数については、図6に示したもの以外にさま
ざまなバリエーションが可能である。データドライバー
回路、スキャンドライバー回路その他の補助的な駆動回
路を総称して、周辺回路という。周辺回路ではPチャネ
ル型TFTとNチャネル型TFTを用いて相補MOS回
路が構成されるため、図2では相補MOS回路によるイ
ンバータ回路の作製工程を示した。
また、図2は周辺回路部分の典型的な部分の断面図であ
り、図1と図2における工程順を示す(A)、(B)、
(C)、...はそれぞれ対応し、また、図1、図2お
よび図4における符号番号が同じ場合は同じものを指し
示す。図4(A)は完成したマトリクス回路を上方より
見た様子を示し、図1は図4(A)のA−B−Cの断面
を示したものである。また、図4(B)は、図4(A)
のa−bの断面を示す。図4(C)は本実施例で作製す
るアクティブマトリクス回路の回路図を示す。以下に図
1および図2を用いて、本実施例の作製工程を説明す
る。
せず)を形成した基板(コーニング7059、100m
m×100mm)の絶縁表面101上に第1のゲイト配
線・電極102、103、104、105を形成した。
ゲイト配線・電極は、厚さ3000Åの燐をドーピング
して抵抗を低減せしめた多結晶シリコン膜をエッチング
することによって形成した。多結晶シリコン膜は減圧C
VD法によって形成した。この場合には成膜した状態で
多結晶状態であった。多結晶シリコン膜を得るには、上
記の方法以外に、プラズマCVD法、減圧CVD法によ
って真性の非晶質シリコン膜を形成し、これにイオンド
ーピング法等の手段によって燐等の不純物を導入せし
め、さらに、これを500〜600℃で熱アニールして
もよい。また、熱アニールの際にはニッケル等の結晶化
を促進せしめる元素を微量添加してもよい。
化金属を用いてもよかった。その後、プラズマCVD法
によって厚さ3000〜6000Å、例えば、4000
Åの窒化珪素膜106を堆積した。これはゲイト絶縁膜
としても機能する。そして、厚さ300〜1000Å、
例えば、500Åの非晶質シリコン膜をプラズマCVD
法によって形成した。そして、これをエッチングして、
島状の領域107、108、109を形成した。(図1
(A)、図2(A)) さらに、プラズマCVD法によって厚さ3000〜60
00Å、例えば、2000Åの窒化珪素膜110を堆積
した。これはゲイト絶縁膜としても機能する。この状態
で、周辺回路の部分のみにレーザー光を照射して、島状
のシリコン膜を結晶化させた。レーザーはXeClエキ
シマーレーザー(波長308nm)を用いた。レーザー
の照射エネルギー密度、パルス数はシリコン膜の膜質、
窒化珪素膜110の膜質によって加減した。
膜110と106をエッチングして第1のゲイト配線に
到達するコンタクトホールを形成した。このコンタクト
ホールは、第1のゲイト配線とその上に形成される第2
のゲイト配線の間のコンタクトを形成するためのもの
で、図4(A)および同図(B)のコンタクト145に
相当するものである。コンタクトホールを形成した後、
スパッタ法によって、厚さ3000〜8000Å、例え
ば、5000Åのアルミニウム膜111を形成した。ア
ルミニウム膜には0.1〜0.5重量%のスカンジウム
(Sc)を含有せしめておくと、ヒロックの発生を抑止
する上で効果があった。(図1(B)、図2(B))
第2のゲイト配線・電極112、113、114、11
5を形成した。この結果、先に形成されたコンタクトホ
ールを介して、第1のゲイト配線と第2のゲイト配線の
コンタクトが形成された。この際には、第2のゲイト配
線でコンタクトホールが完全に覆われるように設計する
ことが必要であった。これは、コンタクトホールにおい
てシリコンで構成された第1のゲイト配線が露出されて
いると、後の陽極酸化の工程において、この露出された
部分を通して電流が漏れてしまい、陽極酸化反応が進ま
ないためである。(図1(C)、図2(C))
電流を印加した。その際、3〜10%の酒石酸にアンモ
ニアを添加して、pH=6.8〜7.2に調整したエチ
レングルコール溶液を用いた。溶液の温度は10℃前後
の室温より低い方が良好な酸化膜が得られた。このた
め、第2のゲイト配線・電極の上面および側面にバリヤ
型の陽極酸化物116、117、118、119が形成
された。陽極酸化物の厚さは印加電圧に比例し、印加電
圧が150Vで2000Åの陽極酸化物が形成された。
陽極酸化物の厚さは1000〜3000Åが好ましかっ
た。3000Å以上の厚さの陽極酸化物を得るには25
0V以上の高電圧が必要であり、TFTの特性に悪影響
を及ぼすので好ましくなかった。(図1(D)、図2
(D))
珪素膜110をエッチングした。この際には、陽極酸化
物はエッチングされないので、自己整合的に窒化珪素膜
110がエッチングされ、ゲイト配線・電極と島状シリ
コン層の間にはゲイト絶縁膜120、121、122、
123が残された。(図1(E)、図2(E))
シリコン層107、108、109に、ゲイト電極部
(すなわちゲイト電極とその周囲の陽極酸化膜)をマス
クとして自己整合的にN型およびP型の不純物を注入
し、N型不純物領域(ソース/ドレイン領域)124、
125、126、127、P型不純物領域128、12
9を形成した。ドーピングガスとしては、N型不純物の
ドーピングにはフォスフィン(PH3 )を、P型不純物
のドーピングにはジボラン(B2 H6 )を、それぞれド
ーピングガスとして用いた。ドーズ量は5×1014〜5
×1015原子/cm2 、加速エネルギーは10〜30k
eVとした。その後、KrFエキシマーレーザー(波長
248nm、パルス幅20nsec)を照射して、活性
層中に導入された不純物イオンの活性化をおこなった。
(図1(F)、図2(F))
50〜500Åのチタン膜130をスパッタ法によって
形成した。(図1(G)、図2(G)) そして、450〜550℃、例えば、500℃で10〜
60分、熱アニールすることによって、チタンとシリコ
ンを反応させ、シリサイド(珪化チタン)領域131、
132、133、134、135、136を形成した。
この熱アニールの間にドーピングされた不純物のさらな
る活性化もおこなわれた。熱アニールによるシリサイド
化の代わりに、レーザー光の照射や、可視光線もしくは
近赤外光の照射によるランプアニールによるものでもよ
い。
5:2:2で混合したエッチング液でTi膜をエッチン
グした。露出した活性層と接触した部分以外のチタン膜
(例えば、窒化珪素膜106や陽極酸化膜上に存在した
チタン膜)はそのまま金属状態で残っているので、この
エッチングで除去できる。一方、珪化チタンはエッチン
グされないので、残存させることができる。(図1
(H)、図2(H))
して、CVD法によって酸化珪素膜を厚さ5000Å形
成した。そして、TFTのソース/ドレインにコンタク
トホールを形成した。第1の層間絶縁物形成後、400
℃で10〜30分アニールした。その後、アルミニウム
配線・電極138、139、140、141を形成し
た。さらに、ITO膜によって、画素電極142も形成
した。最後に外部からの水分、可動イオン等がTFTに
侵入しないように厚さ2000〜5000Å、例えば、
3000Åの窒化珪素膜143をプラズマCVD法によ
って形成し、画素部分144を開孔し、ITO膜を露出
させた。(図1(I)、図2(I))
における配線交差部147、画素に接続するTFT14
8、周辺回路のNチャネル型TFT149、Pチャネル
型TFT150が完成し、モノリシック型アクティブマ
トリクス回路が完成された。本実施例による画素の部分
に設けられたTFTを上方から見た図を図4(A)に示
す。スキャンドライバーから延びてきたゲイト線は図で
は1本の線のように見えるが、実際には、第2のゲイト
線112の下には、これと並行に第1のゲイト線102
が設けられている。そして、第1のゲイト線と第2のゲ
イト線は、コンタクト145において、接続されてい
る。本実施例のアクティブマトリクス回路においては、
TFT1個に付き1か所のコンタクトを設けた。
線があったとしても、その行全体が不良となることはな
かった。特に、本実施例では図4(A)に示すように、
ゲイト線の分岐する部分にコンタクトを設けたが、それ
は、コンタクトを形成するためのパッド領域(配線の幅
の太い領域)を設けるに際して、当該部分では、特別な
スペースを必要とせず、レイアウト上、有利であるため
である。図4(A)におけるゲイト線にそったa−bの
断面構造を図4(B)に示す。また、図4(A)の回路
を複数並べたマトリクスの回路図を図4(C)に示す。
図4(A)において、ゲイト線112(および102)
は上の行の画素電極の下に延びる配線146にも別れて
いるが、この配線146は画素電極との間に容量を形成
し、回路上は画素電極によって形成される液晶の容量と
並列に存在する。
を示す。本実施例はアクティブマトリクス回路の作製工
程および構造について説明したものである。本実施例に
おいてはアクティブマトリクス回路の作製方法に関する
ものであるが、モノリシック型アクティブマトリクス回
路を作製せんとする場合の周辺回路についても同様なプ
ロセスである。図3はアクティブマトリクス回路の断面
図である。図3および図5における符号番号は同じもの
を指し示す。図5(A)は完成したマトリクス回路を上
方より見た様子を示し、図2は図5(A)のA−B−C
の断面を示したものである。また、図5(B)は、図5
(A)のa−bの断面を示す。図5(C)は本実施例で
作製するアクティブマトリクス回路の回路図を示す。以
下に図3を用いて、本実施例の作製工程を説明する。
せず)を形成した基板(コーニング7059、100m
m×100mm)の絶縁表面201上に第1のゲイト配
線・電極202、203を形成した。ゲイト配線・電極
は、厚さ3000Åのタングステン膜をスパッタ法によ
って成膜し、これをエッチングすることによって形成し
た。タングステン以外にモリブテン、チタン等の耐熱性
金属であってもよい。
000〜6000Å、例えば、4000Åの窒化珪素膜
204を堆積した。これはゲイト絶縁膜としても機能す
る。そして、厚さ300〜1000Å、例えば、800
Åの非晶質シリコン膜をプラズマCVD法によって形成
した。そして、これにニッケルを微量添加し、500〜
580℃、例えば、550℃でアニールすることによっ
て結晶化せしめた。さらに、レーザー光を照射して、シ
リコン膜の結晶性を改善せしめた。レーザーはXeCl
エキシマーレーザー(波長308nm)を用いた。レー
ザーの照射エネルギー密度、パルス数はシリコン膜の膜
質によって加減した。そして、これをエッチングして、
島状の領域205を形成した。(図3(A))
000〜6000Å、例えば、1000Åの酸化珪素膜
206を堆積した。これはゲイト絶縁膜としても機能す
る。その後、図には示していないが、窒化珪素膜204
と酸化珪素膜206をエッチングして第1のゲイト配線
に到達するコンタクトホールを形成した。このコンタク
トホールは、図5(A)および同図(B)のコンタクト
223、224に相当するものである。コンタクトホー
ルを形成した後、スパッタ法によって、厚さ3000〜
8000Å、例えば、5000Åのアルミニウム膜20
7を形成した。(図3(B)) 次いで、アルミニウム膜をエッチングし、第2のゲイト
配線・電極208、221、222を形成した。本実施
例ではその上にドライバーから延びるソース線216が
形成される部分(図3(C)の第1のゲイト配線202
の部分)には第2のゲイト配線は形成しなかった。(図
3(C)、ゲイト配線221、222に関しては図5
(A)参照)
ル223、224を介して、第1のゲイト配線と第2の
ゲイト配線のコンタクトが形成された。本実施例では、
上述の通り、ソース線216が存在する部分においては
第2のゲイト配線を設けないので、コンタクトホールは
ソース線をはさんで、2か所設けてあり、すなわち、T
FT1個に付き、2か所のコンタクトを形成した。(図
3(C)) 次に、電解溶液中において、ゲイト電極に電流を印加
し、実施例1と同様に陽極酸化をおこない、第2のゲイ
ト配線・電極208の上面および側面にバリヤ型の陽極
酸化物209が形成された。陽極酸化物の厚さは150
0Åとした。(図3(D))
化珪素膜206をエッチングした。エッチャントとして
は、フッ酸、フッ化アンモニウム、酢酸の混合溶液を用
いた。このエッチャントは酸化珪素膜、特にプラズマC
VD法によって形成された酸化珪素膜に対してはエッチ
ングレートが大きく、酸化アルミニウム、シリコン、窒
化珪素に対しては十分に小さいという特徴を有してい
る。そのため、ほぼ酸化珪素膜206のみをゲイト電極
部(すなわちゲイト電極とその周囲の陽極酸化膜)をマ
スクとして自己整合的に選択的にエッングすることがで
きた。ゲイト配線・電極と島状シリコン層の間にはゲイ
ト絶縁膜210が残された。(図3(E))
シリコン層205に、ゲイト電極部をマスクとして自己
整合的にP型の不純物を注入し、ソース/ドレイン21
1、212を形成した。ドーズ量は1×1014〜5×1
015原子/cm2 、加速エネルギーは10〜30keV
とした。例えば、ドーズ量を2×1014原子/cm2、
加速電圧を20kVとした。その後、KrFエキシマー
レーザー(波長248nm、パルス幅20nsec)を
照射して、活性層中に導入された不純物イオンの活性化
をおこなった。(図3(F))
ン膜213をスパッタ法によって形成した。(図3
(G)) そして、450〜550℃、例えば、500℃で10〜
60分、熱アニールすることによって、チタンとシリコ
ンを反応させ、シリサイド(珪化チタン)領域214、
215を形成した。その後、過酸化水素とアンモニアと
水とを5:2:2で混合したエッチング液で未反応のT
i膜をエッチングした。(図3(H)、)
・電極216を形成した。すなわち、本実施例ではソー
ス線とゲイト線の交差する部分においては、第2のゲイ
ト配線が存在しないので、第1の絶縁膜(厚さ4000
Åの窒化珪素)204を層間絶縁物として利用すること
ができ、実施例1の場合に比較して、成膜工程を減らす
ことができた。さらに、外部からの水分、可動イオン等
がTFTに侵入しないように厚さ2000〜5000
Å、例えば、3000Åの窒化珪素膜217をプラズマ
CVD法によって形成した。最後に、ITO膜によっ
て、画素電極218を形成した。(図3(I))
における配線交差部226、画素に接続するTFT22
7が完成した。本実施例による画素の部分に設けられた
TFTを上方から見た図を図5(A)に示す。スキャン
ドライバーから延びてきたゲイト線は第1のゲイト線2
02と第2のゲイト線221、222の2層構造となっ
ている。ただし、ソース線とゲイト線が交差する部分2
26においては第2のゲイト線は設けられていない。第
1のゲイト線と第2のゲイト線は、コンタクト223、
224において、接続されている。本実施例のアクティ
ブマトリクス回路においては、TFT1個に付き2か所
のコンタクトを設けた。
差する部分においては第2のゲイト配線を設けないとい
う構成とすると、図3(I)から一目瞭然であるが、光
サブでの段差を小さくすることができる。そのため、ソ
ース線の断線の確率が低下し、歩留りの向上に寄与す
る。図5(A)におけるゲイト線にそったa−bの断面
構造を図5(B)に示す。また、図5(A)の回路を複
数並べたマトリクスの回路図を図5(C)に示す。図5
(A)において、ゲイト線222(および202)は上
の行の画素電極の下に延びる配線225に別れ、画素電
極との間に容量を形成する。
7(A)はアクティブマトリクス回路のトランジスタを
中心とした部分を、図7(B)は周辺回路の部分を示
す。本実施例ではアクティブマトリクス回路において
は、TFTを本発明の上下のゲイト電極を有する構造と
したのに対し、周辺回路においてはトップゲイト型のT
FTとしたことを特徴とする。このような構造を得るた
めに、本実施例では、アクティブマトリクス領域にのみ
第1のゲイト配線を設けた。以下、図面の説明をする。
は、第1のゲイト電極・配線301、302が形成さ
れ、実施例2と同様に第1のゲイト配線301が第3の
配線307と交差する部分を除いて、陽極酸化物で被覆
された第2のゲイト配線・電極303が設けられた。本
実施例では、第1のゲイト絶縁膜(第1のゲイト電極3
02と活性層の間の絶縁膜)および第2のゲイト絶縁膜
(第2のゲイト電極303と活性層の間の絶縁膜)は共
に酸化珪素で構成し、前者の厚さを1200Å、後者の
厚さを1800Åとした。そのため、アクティブマトリ
クス回路においては、第1のゲイト電極302の影響が
大きかった。TFTのソース/ドレインやシリサイドの
構造は他の実施例と同様であった。(図7(A)) 一方、周辺回路領域においては第1のゲイト電極・配線
は設けられず、陽極酸化物で被覆された第2のゲイト配
線・電極304、305のみが設けられた。上述のよう
に、第1および第2のゲイト絶縁膜の厚さはそれぞれ異
なっていたが、周辺回路においては第1のゲイト電極は
存在しないのでその効果は観測できなかった。(図7
(B))
覆って、第1の層間絶縁物306が厚さ2000Åの窒
化珪素膜によって形成された。そして、第1の層間絶縁
物306にコンタクトホールが形成された。この際、ア
クティブマトリクス回路のTFTにおいては、ソース線
(第3の配線)307と接続する方のみならず、画素電
極312と接続する方にもコンタクトホールが形成され
た。その後、第3の配線307〜310が形成された。
この配線材料としてはチタン(厚さ500Å)とアルミ
ニウム(厚さ4000Å)の多層膜を用いた。アルミニ
ウムには1%のシリコンを含有せしめた。(図7
(A)、図7(B))
000Åの酸化珪素によって形成された。そして、アク
ティブマトリクス回路において、画素電極とTFTとの
コンタクトを形成する部分にコンタクトホールが形成さ
れた。今回のコンタクトホールは、先に設けられたコン
タクトホールの内側に形成された。最後に、画素電極3
12が設けられた。(図7(B)) 以上のようにして、アクティブマトリクス回路のTFT
316、配線交差部315、周辺回路のNチャネル型T
FT313、Pチャネル型TFT314が完成した。
8(A)はアクティブマトリクス回路のトランジスタを
中心とした部分を、図8(B)は周辺回路の部分を示
す。本実施例でも実施例3と同様に、周辺回路において
はトップゲイト型のTFTとしたが、周辺回路領域にも
第1のゲイト配線を残し、配線交差部は第1の配線と第
3の配線を交差させる構造とした。以下、図面の説明を
する。アクティブマトリクス回路領域においては、第1
のゲイト電極・配線401、402が形成され、実施例
2と同様に第1のゲイト配線401が第3の配線407
と交差する部分を除いて、陽極酸化物で被覆された第2
のゲイト配線・電極404が設けられた。本実施例で
は、第1のゲイト絶縁膜(第1のゲイト電極402と活
性層の間の絶縁膜)を窒化珪素膜で、第2のゲイト絶縁
膜(第2のゲイト電極404と活性層の間の絶縁膜)を
酸化珪素膜で、それぞれ構成し、前者の厚さを4000
Å、後者の厚さを1200Åとした。誘電率を考慮する
と、第1のゲイト電極と第2のゲイト電極の寄与はほぼ
同じであった。TFTのソース/ドレインやシリサイド
の構造は他の実施例と同様であった。(図8(A))
分においては第1のゲイト電極は設けられなかったが、
その他の部分には第1のゲイト配線403を設けた。そ
して、TFTの部分には陽極酸化物で被覆された第2の
ゲイト配線・電極405,406が設けられたが、第1
の配線と第3の配線409と交差する部分においては第
2のゲイト配線は設けられなかった。これは、実施例2
と同様に配線の段差を減らすためである。(図8
(B)) そして、その上に第3の配線407〜410が形成され
た。このとき、アクティブマトリクス回路および周辺回
路において第1のゲイト配線401、403と第3の配
線408、409は第1のゲイト配線上に形成された第
1のゲイト絶縁膜によって層間分離される。(図8
(A)、図8(B))
Åの窒化珪素によって形成された。そして、アクティブ
マトリクス回路において、画素電極とTFTとのコンタ
クトを形成する部分にコンタクトホールが形成され、画
素電極412が設けられた。(図8(B)) 以上のようにして、アクティブマトリクス回路のTFT
414、配線交差部413、周辺回路のNチャネル型T
FT415、Pチャネル型TFT416が完成した。
と以下のようになる。第1にゲイト配線を2層構造とす
ることによるゲイト配線の抵抗を低減させることができ
た。第2にゲイト配線を2層構造とすることによって、
ゲイト配線の断線による不良を減らすことができた。第
3にソース/ドレインに隣接してシリサイド領域を設け
ることにより、TFTのシート抵抗を低減せしめること
ができた。
された基板上に3次元集積回路を形成する場合でも、ガ
ラスまたは有機樹脂等の上に形成される場合でも同様に
形成されることはいうまでもないが、いずれの場合にも
絶縁表面上に形成されることを特徴とする。特に周辺回
路を同一基板上に有するモノリシック型アクティブマト
リクス回路等の電気光学装置に対する本発明の効果は著
しい。以上のように本発明は工業上、有益である。
を示す。
を示す。
ブロック図を示す。
を示す。
を示す。
コン) 106 第1の絶縁膜(窒化珪素) 107〜109 活性層(シリコン) 110 第2の絶縁膜(窒化珪素) 111 金属膜(アルミニウム) 112〜115 第2のゲイト配線・電極(アルミニウ
ム) 116〜119 陽極酸化物(酸化アルミニウム) 120〜123 ゲイト絶縁膜 124〜129 N型もしくはP型不純物領域 130 金属膜(チタン) 131〜136 シリサイド領域(珪化チタン) 137 第1の層間絶縁物(酸化珪素) 138〜141 金属配線(アルミニウム) 142 画素電極(ITO) 143 第2の層間絶縁物(窒化珪素) 144 画素開孔部 145 第1および第2のゲイト配線のコンタ
クト部 146 補助容量様配線 147 ソース線とゲイト線の交差部 148 画素電極に設けられたTFT 149 周辺回路のNチャネル型TFT 150 周辺回路のPチャネル型TFT
Claims (11)
- 【請求項1】 絶縁表面上に形成された薄膜トランジス
タにおいて、 第1のゲイト電極と、 その表面が陽極酸化物で被覆された第2のゲイト電極
と、 第1および第2のゲイト電極の間に存在する実質的に真
性のチャネル形成領域と、 前記チャネル形成領域に隣接した1対のN型もしくはP
型の不純物領域と、 前記不純物領域の外側に設けられた1対のシリサイド領
域とを有することを特徴とする半導体装置。 - 【請求項2】 絶縁表面上に形成され、 第1の配線と、 第1の配線に接してその上に設けられた第1の絶縁膜
と、 その表面が陽極酸化物で被覆された第2の配線と、 第2の配線に接してその下に設けられた第2の絶縁膜
と、 第1および第2の配線上に形成された第3の配線と、を
有し、 第3の配線は、第1の絶縁膜と第2の絶縁膜にはさまれ
た半導体薄膜に接続しており、かつ、第1の配線と第2
の配線は、第1の絶縁膜および第2の絶縁膜に設けられ
たコンタクトホールを介して接続していることを特徴と
する半導体集積回路。 - 【請求項3】 絶縁表面上に形成され、上方および下方
の2つのゲイト電極を有する薄膜トランジスタを複数有
する半導体集積回路において、 薄膜トランジスタの下方のゲイト電極と同じ層内にある
第1の配線と、 薄膜トランジスタの上方のゲイト電極と同じ層内にあ
り、その側面および上面が陽極酸化物被膜によって被覆
された第2の配線と、 薄膜トランジスタのソースもしくはドレイン配線と同じ
層内にある第3の配線と、を有し、 第1の配線とその上の第2の配線は常に同じ電位である
ことを特徴とする半導体集積回路。 - 【請求項4】 請求項2もしくは3において、第3の配
線は第2の配線と交差しないことを特徴とする半導体集
積回路。 - 【請求項5】 請求項2において、第3の配線が第1の
配線と交差する箇所では、第1の配線と第3の配線の間
には第1の絶縁膜のみが存在することを特徴とする半導
体集積回路。 - 【請求項6】 その上に第1の絶縁膜の形成された第1
のゲイト配線と、 第1のゲイト配線の上に設けられ、その側面および上面
が陽極酸化物被膜で被覆され、また、その下には実質的
に同じ形状の第2の絶縁膜を有し、第1のゲイト配線に
平行に存在する第2のゲイト配線と、 第1のゲイト配線に交差するように、第1のゲイト配線
の上に形成された第3の配線と、 第3のゲイト配線の両側に少なくとも2か所設けられた
第1のゲイト配線と第2のゲイト配線のコンタクトと、
を有し、第3の配線の下には第2のゲイト配線が存在し
ないことを特徴とする半導体集積回路。 - 【請求項7】 絶縁表面上に第1のゲイト配線を形成す
る第1の工程と、 前記第1のゲイト配線を覆って、第1の絶縁膜を形成す
る第2の工程と、 前記第1の絶縁膜上に島状の半導体層を形成する第3の
工程と、 前記半導体層上に第2の絶縁膜を形成する第4の工程
と、 前記第2の絶縁膜上に第2のゲイト配線を形成する第5
の工程と、 前記第2のゲイト配線に電解溶液中で電流を印加するこ
とによって、該ゲイト配線の側面および上面に陽極酸化
物層を形成する第6の工程と前記第2のゲイト配線およ
びその側面の陽極酸化物層をマスクとして、前記半導体
層に自己整合的にN型もしくはP型の不純物を注入する
第7の工程と、 前記半導体層に接続する第3の配線を形成する第8の工
程とを有することを特徴とする半導体装置の作製方法。 - 【請求項8】 請求項7において、第4の工程と第5の
工程の間に、第1および第2の絶縁膜をエッチングし
て、第1のゲイト配線に達するコンタクトホールを形成
する工程を有することを特徴とする半導体装置の作製方
法。 - 【請求項9】 請求項7において、第4の工程と第5の
工程の間に、第1および第2の絶縁膜をエッチングし
て、第1のゲイト配線に達するコンタクトホールを形成
する工程を有することを特徴とする半導体装置の作製方
法。 - 【請求項10】 請求項7において、第6の工程と第8
の工程の間に、第2のゲイト配線およびその側面の陽極
酸化物層をマスクとして、第2の絶縁膜をエッチングす
る工程を有することを特徴とする半導体装置の作製方
法。 - 【請求項11】 請求項7において、第7の工程と第8
の工程の間に、前記半導体層の一部をシリサイド化する
工程を有することを特徴とする半導体装置の作製方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18095094A JP3253808B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置およびその作製方法 |
US08/498,532 US5644147A (en) | 1994-07-07 | 1995-07-05 | Electro-optical device incorporating pixel transistors with plural gate electrodes |
US08/811,299 US5818070A (en) | 1994-07-07 | 1997-03-04 | Electro-optical device incorporating a peripheral dual gate electrode TFT driver circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18095094A JP3253808B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置およびその作製方法 |
Related Child Applications (5)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000365654A Division JP3868735B2 (ja) | 2000-11-30 | 2000-11-30 | 半導体装置 |
JP2001143559A Division JP3708837B2 (ja) | 2001-05-14 | 2001-05-14 | 半導体装置 |
JP2001143550A Division JP3708836B2 (ja) | 2001-05-14 | 2001-05-14 | 半導体装置 |
JP2001143656A Division JP2002033488A (ja) | 2001-05-14 | 2001-05-14 | 半導体装置 |
JP2001143620A Division JP2002033487A (ja) | 2001-05-14 | 2001-05-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0823100A true JPH0823100A (ja) | 1996-01-23 |
JP3253808B2 JP3253808B2 (ja) | 2002-02-04 |
Family
ID=16092116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18095094A Expired - Lifetime JP3253808B2 (ja) | 1994-07-07 | 1994-07-07 | 半導体装置およびその作製方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5644147A (ja) |
JP (1) | JP3253808B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002057341A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
JP2002198537A (ja) * | 2000-09-29 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
US6982460B1 (en) | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
JPWO2004105140A1 (ja) * | 2003-05-22 | 2006-07-20 | 富士通株式会社 | 電界効果トランジスタ及びその製造方法 |
JP2007114808A (ja) * | 2007-01-12 | 2007-05-10 | Sony Corp | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
JP2008083171A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
JP2011065169A (ja) * | 2010-10-13 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2013110291A (ja) * | 2011-11-22 | 2013-06-06 | Japan Display Central Co Ltd | 薄膜トランジスタ回路基板、及びその製造方法 |
JP2013231977A (ja) * | 2013-06-04 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2014150262A (ja) * | 2000-09-29 | 2014-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2017098585A (ja) * | 1999-06-02 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2019083341A (ja) * | 1999-08-31 | 2019-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Families Citing this family (107)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5849601A (en) | 1990-12-25 | 1998-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
KR950013784B1 (ko) | 1990-11-20 | 1995-11-16 | 가부시키가이샤 한도오따이 에네루기 겐큐쇼 | 반도체 전계효과 트랜지스터 및 그 제조방법과 박막트랜지스터 |
US7576360B2 (en) * | 1990-12-25 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
US7081938B1 (en) | 1993-12-03 | 2006-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for manufacturing the same |
TW289097B (ja) * | 1994-08-24 | 1996-10-21 | Hitachi Ltd | |
JPH08264802A (ja) * | 1995-03-28 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 半導体作製方法、薄膜トランジスタ作製方法および薄膜トランジスタ |
TW324862B (en) * | 1996-07-03 | 1998-01-11 | Hitachi Ltd | Liquid display apparatus |
JP3759999B2 (ja) * | 1996-07-16 | 2006-03-29 | 株式会社半導体エネルギー研究所 | 半導体装置、液晶表示装置、el装置、tvカメラ表示装置、パーソナルコンピュータ、カーナビゲーションシステム、tvプロジェクション装置及びビデオカメラ |
KR100241287B1 (ko) * | 1996-09-10 | 2000-02-01 | 구본준 | 액정표시소자 제조방법 |
JPH10135475A (ja) * | 1996-10-31 | 1998-05-22 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH10144928A (ja) * | 1996-11-08 | 1998-05-29 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JPH10198292A (ja) | 1996-12-30 | 1998-07-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
TW386238B (en) | 1997-01-20 | 2000-04-01 | Semiconductor Energy Lab | Semiconductor device and method of manufacturing the same |
JP3856889B2 (ja) * | 1997-02-06 | 2006-12-13 | 株式会社半導体エネルギー研究所 | 反射型表示装置および電子デバイス |
JPH10275914A (ja) * | 1997-03-31 | 1998-10-13 | Nec Corp | 半導体装置 |
KR100248119B1 (ko) | 1997-05-01 | 2000-03-15 | 구자홍 | 박막트랜지스터 및 그 제조방법 |
JP3943245B2 (ja) * | 1997-09-20 | 2007-07-11 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP3918248B2 (ja) * | 1997-09-26 | 2007-05-23 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
US6686623B2 (en) | 1997-11-18 | 2004-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile memory and electronic apparatus |
US6320204B1 (en) | 1997-12-25 | 2001-11-20 | Seiko Epson Corporation | Electro-optical device in which an extending portion of a channel region of a semiconductor layer is connected to a capacitor line and an electronic apparatus including the electro-optical device |
US6066860A (en) * | 1997-12-25 | 2000-05-23 | Seiko Epson Corporation | Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device |
KR100268895B1 (ko) * | 1997-12-27 | 2000-10-16 | 김영환 | 박막트랜지스터 및 이의 제조방법 |
GB9806609D0 (en) * | 1998-03-28 | 1998-05-27 | Philips Electronics Nv | Electronic devices comprising thin-film transistors |
TW418539B (en) * | 1998-05-29 | 2001-01-11 | Samsung Electronics Co Ltd | A method for forming TFT in liquid crystal display |
JP2001051292A (ja) | 1998-06-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体表示装置 |
JP2000012864A (ja) | 1998-06-22 | 2000-01-14 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP4476390B2 (ja) | 1998-09-04 | 2010-06-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US6433473B1 (en) | 1998-10-29 | 2002-08-13 | Candescent Intellectual Property Services, Inc. | Row electrode anodization |
US6451644B1 (en) * | 1998-11-06 | 2002-09-17 | Advanced Micro Devices, Inc. | Method of providing a gate conductor with high dopant activation |
JP2001053283A (ja) | 1999-08-12 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP3394483B2 (ja) * | 1999-11-16 | 2003-04-07 | 鹿児島日本電気株式会社 | 薄膜トランジスタ基板およびその製造方法 |
US20020113268A1 (en) * | 2000-02-01 | 2002-08-22 | Jun Koyama | Nonvolatile memory, semiconductor device and method of manufacturing the same |
US7023021B2 (en) | 2000-02-22 | 2006-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
US6789910B2 (en) | 2000-04-12 | 2004-09-14 | Semiconductor Energy Laboratory, Co., Ltd. | Illumination apparatus |
JP4785229B2 (ja) | 2000-05-09 | 2011-10-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW490745B (en) * | 2000-05-15 | 2002-06-11 | Ibm | Self-aligned double gate MOSFET with separate gates |
US7456911B2 (en) * | 2000-08-14 | 2008-11-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4718677B2 (ja) | 2000-12-06 | 2011-07-06 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP3982218B2 (ja) * | 2001-02-07 | 2007-09-26 | ソニー株式会社 | 半導体装置およびその製造方法 |
US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US6982194B2 (en) * | 2001-03-27 | 2006-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US7189997B2 (en) | 2001-03-27 | 2007-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6740938B2 (en) * | 2001-04-16 | 2004-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Transistor provided with first and second gate electrodes with channel region therebetween |
US6952023B2 (en) * | 2001-07-17 | 2005-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US6639246B2 (en) | 2001-07-27 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP4275336B2 (ja) | 2001-11-16 | 2009-06-10 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
GB0210065D0 (en) * | 2002-05-02 | 2002-06-12 | Koninkl Philips Electronics Nv | Electronic devices comprising bottom gate tft's and their manufacture |
EP1365277B1 (en) * | 2002-05-21 | 2011-07-20 | Seiko Epson Corporation | Electro-optical device and electronic apparatus |
US7176483B2 (en) * | 2002-08-12 | 2007-02-13 | Acorn Technologies, Inc. | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
US6995053B2 (en) * | 2004-04-23 | 2006-02-07 | Sharp Laboratories Of America, Inc. | Vertical thin film transistor |
US7541614B2 (en) * | 2003-03-11 | 2009-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same |
JP2004343018A (ja) * | 2003-03-20 | 2004-12-02 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US7307317B2 (en) * | 2003-04-04 | 2007-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, CPU, image processing circuit and electronic device, and driving method of semiconductor device |
CN100468749C (zh) * | 2003-04-09 | 2009-03-11 | 友达光电股份有限公司 | 薄膜晶体管的双栅极布局结构 |
US7250720B2 (en) | 2003-04-25 | 2007-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
WO2005074030A1 (en) | 2004-01-30 | 2005-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US7652321B2 (en) * | 2004-03-08 | 2010-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
US20060068532A1 (en) * | 2004-09-28 | 2006-03-30 | Sharp Laboratories Of America, Inc. | Dual-gate thin-film transistor |
US7288480B2 (en) | 2004-04-23 | 2007-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Thin film integrated circuit and method for manufacturing the same, CPU, memory, electronic card and electronic device |
US7532187B2 (en) * | 2004-09-28 | 2009-05-12 | Sharp Laboratories Of America, Inc. | Dual-gate transistor display |
US7407843B2 (en) * | 2004-04-23 | 2008-08-05 | Sharp Laboratories Of America, Inc. | Four-transistor Schmitt trigger inverter |
US20060166415A1 (en) * | 2004-06-07 | 2006-07-27 | Sharp Laboratories Of America, Inc. | Two-transistor tri-state inverter |
WO2005119781A1 (en) * | 2004-06-02 | 2005-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system |
GB0413133D0 (en) * | 2004-06-12 | 2004-07-14 | Koninkl Philips Electronics Nv | Semiconductor on insulator semiconductor device and method of manufacture |
US7591863B2 (en) * | 2004-07-16 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Laminating system, IC sheet, roll of IC sheet, and method for manufacturing IC chip |
TWI382455B (zh) * | 2004-11-04 | 2013-01-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
US7575959B2 (en) * | 2004-11-26 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
EP1693484A3 (en) * | 2005-02-15 | 2007-06-20 | Rohm and Haas Electronic Materials, L.L.C. | Plating Method |
US20060197088A1 (en) * | 2005-03-07 | 2006-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method of the same |
TWI401802B (zh) * | 2005-06-30 | 2013-07-11 | Samsung Display Co Ltd | 薄膜電晶體板及其製造方法 |
US20070090459A1 (en) * | 2005-10-26 | 2007-04-26 | Motorola, Inc. | Multiple gate printed transistor method and apparatus |
JP4525928B2 (ja) * | 2005-12-27 | 2010-08-18 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
KR101240648B1 (ko) * | 2006-01-10 | 2013-03-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
KR101251998B1 (ko) * | 2006-02-20 | 2013-04-08 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
TWI336945B (en) * | 2006-06-15 | 2011-02-01 | Au Optronics Corp | Dual-gate transistor and pixel structure using the same |
JP5352081B2 (ja) * | 2006-12-20 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TW200834927A (en) * | 2007-02-05 | 2008-08-16 | Ind Tech Res Inst | Method for fabricating a layer with tiny structure and thin film transistor |
JP5141069B2 (ja) * | 2007-03-28 | 2013-02-13 | 株式会社リコー | 半導体装置 |
FR2912548A1 (fr) * | 2007-06-05 | 2008-08-15 | Commissariat Energie Atomique | Realisation de contacts compacts pour des transistors a double grilles auto-alignees. |
WO2009004919A1 (en) | 2007-06-29 | 2009-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP5322408B2 (ja) | 2007-07-17 | 2013-10-23 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
JP5264197B2 (ja) * | 2008-01-23 | 2013-08-14 | キヤノン株式会社 | 薄膜トランジスタ |
US9000441B2 (en) * | 2008-08-05 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and display device |
KR101782176B1 (ko) * | 2009-07-18 | 2017-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제조 방법 |
CN105070749B (zh) * | 2009-07-18 | 2019-08-09 | 株式会社半导体能源研究所 | 半导体装置以及制造半导体装置的方法 |
WO2011010542A1 (en) | 2009-07-23 | 2011-01-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
KR20170143023A (ko) * | 2009-10-21 | 2017-12-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 제작방법 |
CN102484471B (zh) * | 2009-10-30 | 2015-04-01 | 株式会社半导体能源研究所 | 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备 |
US8395156B2 (en) * | 2009-11-24 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP5766467B2 (ja) | 2011-03-02 | 2015-08-19 | 株式会社東芝 | 薄膜トランジスタ及びその製造方法、表示装置 |
JP5891504B2 (ja) * | 2011-03-08 | 2016-03-23 | 株式会社Joled | 薄膜トランジスタアレイ装置の製造方法 |
JP5933897B2 (ja) | 2011-03-18 | 2016-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9660092B2 (en) | 2011-08-31 | 2017-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Oxide semiconductor thin film transistor including oxygen release layer |
DE102013022449B3 (de) | 2012-05-11 | 2019-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und elektronisches Gerät |
JP2014045175A (ja) | 2012-08-02 | 2014-03-13 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9754971B2 (en) | 2013-05-18 | 2017-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6406926B2 (ja) | 2013-09-04 | 2018-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
CN103560113B (zh) * | 2013-11-15 | 2017-02-01 | 北京京东方光电科技有限公司 | 一种阵列结构及其制作方法、阵列基板和显示装置 |
KR102287013B1 (ko) * | 2014-11-25 | 2021-08-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법 |
US9851459B2 (en) | 2014-12-18 | 2017-12-26 | Carestream Health, Inc. | Threshold voltage calibration and compensation circuit for a digital radiographic detector |
KR102349279B1 (ko) * | 2017-09-08 | 2022-01-11 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3823349A (en) * | 1970-01-22 | 1974-07-09 | Ibm | Interconnection metallurgy system for semiconductor devices |
JPS58115850A (ja) * | 1981-12-28 | 1983-07-09 | Seiko Epson Corp | アクテイブマトリツクスパネル |
JPS6081869A (ja) * | 1983-10-12 | 1985-05-09 | Seiko Epson Corp | 薄膜トランジスタの駆動方法 |
US4748485A (en) * | 1985-03-21 | 1988-05-31 | Hughes Aircraft Company | Opposed dual-gate hybrid structure for three-dimensional integrated circuits |
EP0197531B1 (en) * | 1985-04-08 | 1993-07-28 | Hitachi, Ltd. | Thin film transistor formed on insulating substrate |
JPS625661A (ja) * | 1985-07-01 | 1987-01-12 | Nec Corp | 薄膜トランジスタ |
US5140391A (en) * | 1987-08-24 | 1992-08-18 | Sony Corporation | Thin film MOS transistor having pair of gate electrodes opposing across semiconductor layer |
JPH02109341A (ja) * | 1988-10-19 | 1990-04-23 | Fuji Xerox Co Ltd | 薄膜トランジスタの製造方法 |
US5017983A (en) * | 1989-08-03 | 1991-05-21 | Industrial Technology Research Institute | Amorphous silicon thin film transistor with a depletion gate |
JPH053320A (ja) * | 1990-08-10 | 1993-01-08 | Fuji Xerox Co Ltd | 薄膜半導体装置 |
JP2940880B2 (ja) * | 1990-10-09 | 1999-08-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
US5273927A (en) * | 1990-12-03 | 1993-12-28 | Micron Technology, Inc. | Method of making a ferroelectric capacitor and forming local interconnect |
KR940004322B1 (ko) * | 1991-09-05 | 1994-05-19 | 삼성전자 주식회사 | 액정표시장치 및 그 제조방법 |
JP2650543B2 (ja) * | 1991-11-25 | 1997-09-03 | カシオ計算機株式会社 | マトリクス回路駆動装置 |
US5273921A (en) * | 1991-12-27 | 1993-12-28 | Purdue Research Foundation | Methods for fabricating a dual-gated semiconductor-on-insulator field effect transistor |
EP0553775B1 (en) * | 1992-01-28 | 1998-04-08 | Canon Kabushiki Kaisha | Method of manufacturing a semiconductor device |
JP2572003B2 (ja) * | 1992-03-30 | 1997-01-16 | 三星電子株式会社 | 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法 |
JP2666103B2 (ja) * | 1992-06-03 | 1997-10-22 | カシオ計算機株式会社 | 薄膜半導体装置 |
DE4220565A1 (de) * | 1992-06-24 | 1994-01-05 | Bayer Ag | Verfahren zur Herstellung von Dinitro-polyalkylbenzolen |
JPH0645603A (ja) * | 1992-07-23 | 1994-02-18 | Nec Corp | Mos型薄膜トランジスタ |
US5461419A (en) * | 1992-10-16 | 1995-10-24 | Casio Computer Co., Ltd. | Photoelectric conversion system |
KR970010685B1 (ko) * | 1993-10-30 | 1997-06-30 | 삼성전자 주식회사 | 누설전류가 감소된 박막 트랜지스터 및 그 제조방법 |
JP2734962B2 (ja) * | 1993-12-27 | 1998-04-02 | 日本電気株式会社 | 薄膜トランジスタ及びその製造方法 |
US5497019A (en) * | 1994-09-22 | 1996-03-05 | The Aerospace Corporation | Silicon-on-insulator gate-all-around MOSFET devices and fabrication methods |
JP2720862B2 (ja) * | 1995-12-08 | 1998-03-04 | 日本電気株式会社 | 薄膜トランジスタおよび薄膜トランジスタアレイ |
-
1994
- 1994-07-07 JP JP18095094A patent/JP3253808B2/ja not_active Expired - Lifetime
-
1995
- 1995-07-05 US US08/498,532 patent/US5644147A/en not_active Expired - Lifetime
-
1997
- 1997-03-04 US US08/811,299 patent/US5818070A/en not_active Expired - Lifetime
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017098585A (ja) * | 1999-06-02 | 2017-06-01 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2019083341A (ja) * | 1999-08-31 | 2019-05-30 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US6982460B1 (en) | 2000-07-07 | 2006-01-03 | International Business Machines Corporation | Self-aligned gate MOSFET with separate gates |
US7101762B2 (en) | 2000-07-07 | 2006-09-05 | International Business Machines Corporation | Self-aligned double gate mosfet with separate gates |
JP2002057341A (ja) * | 2000-08-10 | 2002-02-22 | Sony Corp | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
JP2002198537A (ja) * | 2000-09-29 | 2002-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2014150262A (ja) * | 2000-09-29 | 2014-08-21 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US7883968B2 (en) | 2003-05-22 | 2011-02-08 | Fujitsu Limited | Field effect transistor and its manufacturing method |
US7692238B2 (en) | 2003-05-22 | 2010-04-06 | Fujitsu Limited | Field effect transistor and its manufacturing method |
JP4627188B2 (ja) * | 2003-05-22 | 2011-02-09 | 富士通株式会社 | 電界効果トランジスタ及びその製造方法 |
JPWO2004105140A1 (ja) * | 2003-05-22 | 2006-07-20 | 富士通株式会社 | 電界効果トランジスタ及びその製造方法 |
JP2008083171A (ja) * | 2006-09-26 | 2008-04-10 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
JP2007114808A (ja) * | 2007-01-12 | 2007-05-10 | Sony Corp | 薄膜半導体装置及び液晶表示装置とこれらの製造方法 |
JP2011065169A (ja) * | 2010-10-13 | 2011-03-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2013110291A (ja) * | 2011-11-22 | 2013-06-06 | Japan Display Central Co Ltd | 薄膜トランジスタ回路基板、及びその製造方法 |
JP2013231977A (ja) * | 2013-06-04 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US5818070A (en) | 1998-10-06 |
JP3253808B2 (ja) | 2002-02-04 |
US5644147A (en) | 1997-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3253808B2 (ja) | 半導体装置およびその作製方法 | |
US5576556A (en) | Thin film semiconductor device with gate metal oxide and sidewall spacer | |
US7723788B2 (en) | Semiconductor device and method for forming the same | |
US8273613B2 (en) | Semiconductor device and method of manufacture thereof | |
US6507069B1 (en) | Semiconductor device and method of manufacture thereof | |
JPH10135475A (ja) | 半導体装置およびその作製方法 | |
US6624477B1 (en) | Semiconductor device and method for manufacturing the same | |
JP3943200B2 (ja) | 半導体装置の作製方法 | |
JP2006345003A (ja) | 半導体装置およびその作製方法 | |
JP3452981B2 (ja) | 半導体集積回路およびその作製方法 | |
JPH07111334A (ja) | 半導体装置およびその作製方法 | |
JP3708837B2 (ja) | 半導体装置 | |
JP3708836B2 (ja) | 半導体装置 | |
JP3868735B2 (ja) | 半導体装置 | |
JP4610455B2 (ja) | 半導体装置 | |
JP3431741B2 (ja) | 半導体装置 | |
JP2002033488A (ja) | 半導体装置 | |
JP3472231B2 (ja) | 半導体装置 | |
JP2002033487A (ja) | 半導体装置 | |
JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
JP2000277752A (ja) | 半導体装置の作製方法 | |
JP2002050637A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081122 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091122 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |