JPH08222568A - 銅配線製造方法、半導体装置、及び銅配線製造装置 - Google Patents
銅配線製造方法、半導体装置、及び銅配線製造装置Info
- Publication number
- JPH08222568A JPH08222568A JP4632295A JP4632295A JPH08222568A JP H08222568 A JPH08222568 A JP H08222568A JP 4632295 A JP4632295 A JP 4632295A JP 4632295 A JP4632295 A JP 4632295A JP H08222568 A JPH08222568 A JP H08222568A
- Authority
- JP
- Japan
- Prior art keywords
- copper
- thin film
- wiring
- groove
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ウェット工程を用いることなく、簡単な工程
で銅配線を形成する。 【構成】 基板2,12上に成膜され、溝4,14が設けられた
絶縁膜3,13表面にバリア層5,15と銅薄膜6,16とをこの順
で成膜し、前記溝4,14内を銅で充填した後、前記銅薄膜
6,16表面に、正２価の銅有機錯体ガスと電子供与性中性
配位子ガスとを供給すると、前記銅薄膜6,16表面の銅は
正１価の銅有機錯体に転換され、真空排気で除去される
ので、前記溝4,14内には銅薄膜配線6',16'が残る。前記
溝4,14は微細幅に形成できるので、この銅薄膜配線6',1
6'も微細化できる。更に、前記銅薄膜配線6'16'上にキ
ャップ層7',17'を設けると、カプセル化された銅配線9,
19ができ、銅が腐食したり絶縁膜中を拡散したりしなく
なる。
で銅配線を形成する。 【構成】 基板2,12上に成膜され、溝4,14が設けられた
絶縁膜3,13表面にバリア層5,15と銅薄膜6,16とをこの順
で成膜し、前記溝4,14内を銅で充填した後、前記銅薄膜
6,16表面に、正２価の銅有機錯体ガスと電子供与性中性
配位子ガスとを供給すると、前記銅薄膜6,16表面の銅は
正１価の銅有機錯体に転換され、真空排気で除去される
ので、前記溝4,14内には銅薄膜配線6',16'が残る。前記
溝4,14は微細幅に形成できるので、この銅薄膜配線6',1
6'も微細化できる。更に、前記銅薄膜配線6'16'上にキ
ャップ層7',17'を設けると、カプセル化された銅配線9,
19ができ、銅が腐食したり絶縁膜中を拡散したりしなく
なる。
Description
【０００１】
【産業上の利用分野】本発明は、微細な銅配線を製造す
る技術、その製造に用いることができる銅配線製造装
置、及び、その技術で製造された銅配線を有する半導体
装置にかかり、特に、製造工程が簡単で、一貫して真空
雰囲気中で処理できる銅配線製造方法、銅配線製造装
置、及びその銅配線を有する半導体装置に関する。
る技術、その製造に用いることができる銅配線製造装
置、及び、その技術で製造された銅配線を有する半導体
装置にかかり、特に、製造工程が簡単で、一貫して真空
雰囲気中で処理できる銅配線製造方法、銅配線製造装
置、及びその銅配線を有する半導体装置に関する。
【０００２】
【従来の技術】現在、半導体集積回路内の素子間を結ぶ
配線には、加工の容易性等から、アルミニウム(Ａｌ)を
主材料とするものが使用されている。
配線には、加工の容易性等から、アルミニウム(Ａｌ)を
主材料とするものが使用されている。
【０００３】しかし、アルミニウムで作った配線は、エ
レクトロマイグレーションやストレスマイグレーション
に対する耐性が弱いため、配線の微細化が進むに従って
頻繁に断線し、大きな問題となっている。
レクトロマイグレーションやストレスマイグレーション
に対する耐性が弱いため、配線の微細化が進むに従って
頻繁に断線し、大きな問題となっている。
【０００４】この対策として、アルミニウム配線に比
べ、エレクトロマイグレーションやストレスマイグレー
ションに対する耐性が高いタングステン(Ｗ)やモリブデ
ン(Ｍｏ)を材料として配線を作ることも提案されている
が、アルミニウムに比較して抵抗値が大きいため、これ
らを微細な配線パターンに適用した場合には、その配線
によって生じる電圧降下が大きくなりすぎ、配線での発
熱の問題を生じ、また、抵抗値が大きいことは信号伝達
の遅延に結びつく等、新たな問題が発生していた。
べ、エレクトロマイグレーションやストレスマイグレー
ションに対する耐性が高いタングステン(Ｗ)やモリブデ
ン(Ｍｏ)を材料として配線を作ることも提案されている
が、アルミニウムに比較して抵抗値が大きいため、これ
らを微細な配線パターンに適用した場合には、その配線
によって生じる電圧降下が大きくなりすぎ、配線での発
熱の問題を生じ、また、抵抗値が大きいことは信号伝達
の遅延に結びつく等、新たな問題が発生していた。
【０００５】そこで、抵抗値が小さく、しかもエレクト
ロマイグレーション耐性やストレスマイグレーション耐
性等の物性に優れた銅(Ｃｕ)を配線材料として用いるこ
とが検討され始めている。
ロマイグレーション耐性やストレスマイグレーション耐
性等の物性に優れた銅(Ｃｕ)を配線材料として用いるこ
とが検討され始めている。
【０００６】しかしながら物性として優れた銅も、ＬＳ
Ｉ配線に用いようとすると、次のような不都合があり、
半導体集積回路の配線材料として実用化するのが困難視
されていた。
Ｉ配線に用いようとすると、次のような不都合があり、
半導体集積回路の配線材料として実用化するのが困難視
されていた。
【０００７】 シリコンやシリコン酸化膜中において
拡散が速い。 シリコン酸化膜との密着性が悪い。 酸化、腐食がされやすい。 銅のハロゲン化合物の蒸気圧が低いため、従来のア
ルミニウム配線をエッチングできたエッチングガスが使
用できず、異方性ドライエッチングによる、微細加工が
行えない。
拡散が速い。 シリコン酸化膜との密着性が悪い。 酸化、腐食がされやすい。 銅のハロゲン化合物の蒸気圧が低いため、従来のア
ルミニウム配線をエッチングできたエッチングガスが使
用できず、異方性ドライエッチングによる、微細加工が
行えない。
【０００８】ところが近年では、例えば窒化チタン(Ｔ
ｉＮ)薄膜やチタンタングステン(ＴｉＷ)薄膜などのバ
リア層を下地薄膜として成膜しておき、そのバリア層上
に銅薄膜を成膜すると、該バリア層が基板中への銅の拡
散を防止すると共に密着性を向上させることが見出さ
れ、また、このようなバリア層を銅薄膜上にも成膜して
おくと、銅配線の耐腐食性も向上することから、上記
、、の問題点については解決の目途がついてい
る。
ｉＮ)薄膜やチタンタングステン(ＴｉＷ)薄膜などのバ
リア層を下地薄膜として成膜しておき、そのバリア層上
に銅薄膜を成膜すると、該バリア層が基板中への銅の拡
散を防止すると共に密着性を向上させることが見出さ
れ、また、このようなバリア層を銅薄膜上にも成膜して
おくと、銅配線の耐腐食性も向上することから、上記
、、の問題点については解決の目途がついてい
る。
【０００９】残る上記の、銅の微細加工の問題に関し
ては、例えば、基板表面に全面成膜された銅薄膜上に耐
熱性の無機レジスト等を用いて配線パターンを形成し、
２５０℃〜３００℃の高温にてドライエッチングを行う
という解決策が提案されているが、工程が複雑になり、
更には解像性が悪かったり、銅配線にダメージが加えら
れる等、問題が多い。
ては、例えば、基板表面に全面成膜された銅薄膜上に耐
熱性の無機レジスト等を用いて配線パターンを形成し、
２５０℃〜３００℃の高温にてドライエッチングを行う
という解決策が提案されているが、工程が複雑になり、
更には解像性が悪かったり、銅配線にダメージが加えら
れる等、問題が多い。
【００１０】また、銅による配線の形成に関しては、半
導体基板上に銅薄膜を全面成膜し、次いで従来使用され
ているのと同様のレジストを塗布・パターンニングした
後、銅を堆積させるＣＶＤ反応とは逆の化学反応による
エッチングを行い、基板上に銅配線を形成する方法も提
案されている。この方法によれば、２００℃以下の比較
的低温状態でエッチングを行えるという利点はあるが、
ＣＶＤの逆反応によるエッチングは等方的なため、数μ
ｍ以下の微細化加工が困難であり、未だ実用化には至っ
ていない。
導体基板上に銅薄膜を全面成膜し、次いで従来使用され
ているのと同様のレジストを塗布・パターンニングした
後、銅を堆積させるＣＶＤ反応とは逆の化学反応による
エッチングを行い、基板上に銅配線を形成する方法も提
案されている。この方法によれば、２００℃以下の比較
的低温状態でエッチングを行えるという利点はあるが、
ＣＶＤの逆反応によるエッチングは等方的なため、数μ
ｍ以下の微細化加工が困難であり、未だ実用化には至っ
ていない。
【００１１】一方、従来のエッチング技術に代る技術と
して、化学的機械研磨法(以下、ＣＭＰ法と呼ぶ。)を用
いて微細な銅配線を形成する方法も提案されている。こ
の方法は伝統工芸分野における象眼細工と同じ発想であ
り、該ＣＭＰ法を図面を用いて簡単に説明する。
して、化学的機械研磨法(以下、ＣＭＰ法と呼ぶ。)を用
いて微細な銅配線を形成する方法も提案されている。こ
の方法は伝統工芸分野における象眼細工と同じ発想であ
り、該ＣＭＰ法を図面を用いて簡単に説明する。
【００１２】図５(ａ)を参照し、１０２はシリコン基板
であり、シリコン熱酸化膜から成る絶縁膜１０３を有し
ている。該絶縁膜１０３には溝１０４が設けられ、表面
にバリア層１０５が成膜され、更に該バリア層１０５上
に銅薄膜１０６が、ＣＶＤ法によりコンフォーマルに成
膜されている。
であり、シリコン熱酸化膜から成る絶縁膜１０３を有し
ている。該絶縁膜１０３には溝１０４が設けられ、表面
にバリア層１０５が成膜され、更に該バリア層１０５上
に銅薄膜１０６が、ＣＶＤ法によりコンフォーマルに成
膜されている。
【００１３】この基板表面を、研磨液にて研磨する(Ｃ
ＭＰ)と、図５(ｂ)に示すように、前記銅薄膜１０６と
前記バリア層１０５のうち、前記絶縁膜１０３表面にあ
ったものは研磨除去され、前記溝１０４の内部に充填さ
れていたものだけが残るので、銅配線薄膜１０６’と、
該銅配線薄膜１０６’の周面、及び底面の下地バリア層
１０５’とが前記溝１０４内に残される。
ＭＰ)と、図５(ｂ)に示すように、前記銅薄膜１０６と
前記バリア層１０５のうち、前記絶縁膜１０３表面にあ
ったものは研磨除去され、前記溝１０４の内部に充填さ
れていたものだけが残るので、銅配線薄膜１０６’と、
該銅配線薄膜１０６’の周面、及び底面の下地バリア層
１０５’とが前記溝１０４内に残される。
【００１４】この基板表面に、図５(ｃ)のように、前記
バリア層１０５と同じ組成の保護膜１０７を全面成膜
し、次いで、図５(ｄ)のように、前記銅配線薄膜１０
６’上の前記保護膜１０７が除去されないようにレジス
ト膜１０８を設けてエッチングすると、前記保護膜１０
７の不要部分が除去されてキャップ層１０７’が形成さ
れるので、このＣＭＰ法によれば、図５(ｅ)で示すよう
に、溝内に充填された前記銅配線薄膜１０６’が、前記
下地バリア層１０５’と前記キャップ層１０７’とでカ
プセル化された銅配線１０９ができあがる。
バリア層１０５と同じ組成の保護膜１０７を全面成膜
し、次いで、図５(ｄ)のように、前記銅配線薄膜１０
６’上の前記保護膜１０７が除去されないようにレジス
ト膜１０８を設けてエッチングすると、前記保護膜１０
７の不要部分が除去されてキャップ層１０７’が形成さ
れるので、このＣＭＰ法によれば、図５(ｅ)で示すよう
に、溝内に充填された前記銅配線薄膜１０６’が、前記
下地バリア層１０５’と前記キャップ層１０７’とでカ
プセル化された銅配線１０９ができあがる。
【００１５】そして、該銅配線１０９の幅は、前記溝１
０４の幅と等しくできるので、異方性エッチングによっ
て溝幅を微細化すれば、銅配線１０９も微細化ができ
る。
０４の幅と等しくできるので、異方性エッチングによっ
て溝幅を微細化すれば、銅配線１０９も微細化ができ
る。
【００１６】このように、電気特性に優れた銅配線を半
導体集積回路の配線材料として使いこなすためには、そ
の微細加工技術が非常に重要となってくるが、現状のア
ルミ加工プロセスで使用されているドライエッチング技
術が適用できないために、現状では上述したＣＭＰ法の
ようなウェット研磨技術が有望視されるに至っている。
導体集積回路の配線材料として使いこなすためには、そ
の微細加工技術が非常に重要となってくるが、現状のア
ルミ加工プロセスで使用されているドライエッチング技
術が適用できないために、現状では上述したＣＭＰ法の
ようなウェット研磨技術が有望視されるに至っている。
【００１７】
【発明が解決しようとする課題】しかしながら、上記Ｃ
ＭＰ法は研磨液の使用を前提とするウェット加工であ
る。このようなウェット加工は、清浄雰囲気中で基板処
理が行える真空プロセスとは異なり、研磨時にダストが
生じ、基板に付着することが避けられず、歩留りや信頼
性が大きく低下する等、様々な問題が新たに発生してい
る。
ＭＰ法は研磨液の使用を前提とするウェット加工であ
る。このようなウェット加工は、清浄雰囲気中で基板処
理が行える真空プロセスとは異なり、研磨時にダストが
生じ、基板に付着することが避けられず、歩留りや信頼
性が大きく低下する等、様々な問題が新たに発生してい
る。
【００１８】そこで本発明は、ウェット工程を用いない
清浄な雰囲気のプロセスで製造できる微細な銅配線を有
する半導体装置、その銅配線を製造する製造方法、及
び、その方法に用いることができる製造装置に関する技
術を提供することにある。
清浄な雰囲気のプロセスで製造できる微細な銅配線を有
する半導体装置、その銅配線を製造する製造方法、及
び、その方法に用いることができる製造装置に関する技
術を提供することにある。
【００１９】
【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明方法は、基板上に成膜され、溝
が設けられた絶縁膜表面にバリア層を成膜するバリア層
成膜工程と、前記バリア層表面に銅薄膜を成膜して前記
溝内を銅で充填する銅充填工程と、前記溝内に充填され
た銅を残して前記銅薄膜を除去し、該溝内に銅配線を形
成する配線形成工程とを有する銅配線製造方法であっ
て、前記配線形成工程は、前記銅薄膜表面に、正２価の
銅有機錯体ガスと電子供与性中性配位子ガスとを供給
し、前記銅薄膜を正１価の銅有機錯体にして除去するエ
ッチバック工程を有することを特徴とし、
に、請求項１記載の発明方法は、基板上に成膜され、溝
が設けられた絶縁膜表面にバリア層を成膜するバリア層
成膜工程と、前記バリア層表面に銅薄膜を成膜して前記
溝内を銅で充填する銅充填工程と、前記溝内に充填され
た銅を残して前記銅薄膜を除去し、該溝内に銅配線を形
成する配線形成工程とを有する銅配線製造方法であっ
て、前記配線形成工程は、前記銅薄膜表面に、正２価の
銅有機錯体ガスと電子供与性中性配位子ガスとを供給
し、前記銅薄膜を正１価の銅有機錯体にして除去するエ
ッチバック工程を有することを特徴とし、
【００２０】請求項２記載の発明方法は、請求項１記載
の銅配線製造方法であって、前記配線形成工程は、前記
溝内に残された銅表面にキャップ層を形成するキャップ
層形成工程を有することを特徴とし、
の銅配線製造方法であって、前記配線形成工程は、前記
溝内に残された銅表面にキャップ層を形成するキャップ
層形成工程を有することを特徴とし、
【００２１】請求項３記載の発明装置は、基板上に成膜
された絶縁膜と、該絶縁膜に設けられた溝と、該溝内に
成膜されたバリア層と、該バリア層上に成膜され前記溝
内を充填して成る銅薄膜とを有する半導体装置であっ
て、前記銅薄膜のうち、前記溝外の銅薄膜は、正２価の
銅有機錯体ガスと電子供与性中性配位子ガスによって正
１価の銅有機錯体に転換除去されて、前記溝内に銅配線
が形成されていることを特徴とし、
された絶縁膜と、該絶縁膜に設けられた溝と、該溝内に
成膜されたバリア層と、該バリア層上に成膜され前記溝
内を充填して成る銅薄膜とを有する半導体装置であっ
て、前記銅薄膜のうち、前記溝外の銅薄膜は、正２価の
銅有機錯体ガスと電子供与性中性配位子ガスによって正
１価の銅有機錯体に転換除去されて、前記溝内に銅配線
が形成されていることを特徴とし、
【００２２】請求項４記載の発明装置は、請求項３記載
の半導体装置であって、前記銅配線上にキャップ層が設
けられていることを特徴とし、
の半導体装置であって、前記銅配線上にキャップ層が設
けられていることを特徴とし、
【００２３】請求項５記載の発明装置は、バリア層を成
膜するバリア層成膜室と、銅薄膜を成膜する銅薄膜成膜
室と、銅薄膜を除去するエッチバック室とを有し、前記
各室が、基板搬送ロボットが置かれた基板搬送室周囲に
配置された銅配線製造装置において、前記各室は真空排
気され、前記基板搬送ロボットで基板を搬送して前記各
室で処理する際に前記基板は大気に曝されないように構
成され、前記エッチバック室は、基板上に成膜された銅
薄膜表面に、正２価の銅有機錯体ガスと電子供与性中性
配位子ガスとを供給し、前記銅薄膜を正１価の銅有機錯
体にし、前記基板表面の前記銅薄膜の不要部分が均一に
除去されるように構成されたことを特徴とする。
膜するバリア層成膜室と、銅薄膜を成膜する銅薄膜成膜
室と、銅薄膜を除去するエッチバック室とを有し、前記
各室が、基板搬送ロボットが置かれた基板搬送室周囲に
配置された銅配線製造装置において、前記各室は真空排
気され、前記基板搬送ロボットで基板を搬送して前記各
室で処理する際に前記基板は大気に曝されないように構
成され、前記エッチバック室は、基板上に成膜された銅
薄膜表面に、正２価の銅有機錯体ガスと電子供与性中性
配位子ガスとを供給し、前記銅薄膜を正１価の銅有機錯
体にし、前記基板表面の前記銅薄膜の不要部分が均一に
除去されるように構成されたことを特徴とする。
【００２４】
【作用】まず、本発明の基礎である銅薄膜を成膜するＣ
ＶＤ法の反応機構について説明する。銅薄膜を堆積させ
るＣＶＤ法には、正１価銅有機錯体ガスを原料にする方
法と、正２価銅有機錯体ガスを原料にする方法とがあ
り、それらの反応機構は、一般には次の化学反応による
ものと考えられている。
ＶＤ法の反応機構について説明する。銅薄膜を堆積させ
るＣＶＤ法には、正１価銅有機錯体ガスを原料にする方
法と、正２価銅有機錯体ガスを原料にする方法とがあ
り、それらの反応機構は、一般には次の化学反応による
ものと考えられている。
【００２５】 正１価銅有機錯体ガスを用いる方法 正１価銅有機錯体(Ｃｕ+1錯体)としては、次の(１)式、
【００２６】
【化１】
【００２７】で示される、１，５−シクロオクタジエン
（Ｃ8Ｈ12 以下、「ＣＯＤ」と略記する)と、次式、
（Ｃ8Ｈ12 以下、「ＣＯＤ」と略記する)と、次式、
【００２８】
【化２】
【００２９】で示される、ヘキサフルオロアセチルアセ
トン(ＣＦ3ＣＯＣＨＣＯＣＦ3 以下、「ＨＦＡ」と略
記する)とを有するＣＯＤ−Ｃｕ+1−ＨＦＡや、前記Ｈ
ＦＡと、次式(以下、メチル基は「Ｍｅ」と略記する。
また、エチル基は「Ｅｔ」と略記する。)、
トン(ＣＦ3ＣＯＣＨＣＯＣＦ3 以下、「ＨＦＡ」と略
記する)とを有するＣＯＤ−Ｃｕ+1−ＨＦＡや、前記Ｈ
ＦＡと、次式(以下、メチル基は「Ｍｅ」と略記する。
また、エチル基は「Ｅｔ」と略記する。)、
【００３０】
【化３】
【００３１】で示される、ビニルトリメチルシラン(Ｓ
ｉ(Ｍｅ)3−ＣＨＣＨ2 以下、「ＶＴＭＳ」と略記す
る)とを有するＶＴＭＳ−Ｃｕ+1−ＨＦＡ等が原料ガス
に用いられている。
ｉ(Ｍｅ)3−ＣＨＣＨ2 以下、「ＶＴＭＳ」と略記す
る)とを有するＶＴＭＳ−Ｃｕ+1−ＨＦＡ等が原料ガス
に用いられている。
【００３２】前記ＣＯＤ−Ｃｕ+1−ＨＦＡを前駆物質と
して用いる場合を説明すると、まず、真空槽内に基板を
置き、ＣＯＤ−Ｃｕ+1−ＨＦＡガスを導入すると、該Ｃ
ＯＤ−Ｃｕ+1−ＨＦＡは基板表面で解離反応を起す。こ
のとき、Ｃｕ+1−ＨＦＡ中間体が基板表面に吸着すると
ともに、２ＣＯＤ↑が気相中に脱離する。
して用いる場合を説明すると、まず、真空槽内に基板を
置き、ＣＯＤ−Ｃｕ+1−ＨＦＡガスを導入すると、該Ｃ
ＯＤ−Ｃｕ+1−ＨＦＡは基板表面で解離反応を起す。こ
のとき、Ｃｕ+1−ＨＦＡ中間体が基板表面に吸着すると
ともに、２ＣＯＤ↑が気相中に脱離する。
【００３３】次に、表面に吸着したＣｕ+1−ＨＦＡ中間
体２分子の不均化(Disproportionation)反応により、表
面に１原子の金属Ｃｕ0が生成するとともに、正２価銅
有機錯体であるＣｕ+2(ＨＦＡ)2↑が気相中に脱離す
る。
体２分子の不均化(Disproportionation)反応により、表
面に１原子の金属Ｃｕ0が生成するとともに、正２価銅
有機錯体であるＣｕ+2(ＨＦＡ)2↑が気相中に脱離す
る。
【００３４】これらの反応をまとめると、次式のように
なる。 ２(ＣＯＤ−Ｃｕ+1−ＨＦＡ) → Ｃｕ0＋Ｃｕ+2(ＨＦＡ)2↑＋２ＣＯＤ↑ …… (４)
なる。 ２(ＣＯＤ−Ｃｕ+1−ＨＦＡ) → Ｃｕ0＋Ｃｕ+2(ＨＦＡ)2↑＋２ＣＯＤ↑ …… (４)
【００３５】 正２価銅有機錯体を用いる方法 正２価銅有機錯体(Ｃｕ+2錯体)として、例えば、Ｃｕ+2
(ＨＦＡ)2を前駆物質に用いる場合を説明する。真空槽
内にＣｕ+2(ＨＦＡ)2ガスとＨ2ガスとを導入すると、Ｃ
ｕ+2(ＨＦＡ)2が基板表面上で解離反応を起こし、Ｃｕ
+1−ＨＦＡ、及びＨＦＡ中間体が基板表面に吸着する。
(ＨＦＡ)2を前駆物質に用いる場合を説明する。真空槽
内にＣｕ+2(ＨＦＡ)2ガスとＨ2ガスとを導入すると、Ｃ
ｕ+2(ＨＦＡ)2が基板表面上で解離反応を起こし、Ｃｕ
+1−ＨＦＡ、及びＨＦＡ中間体が基板表面に吸着する。
【００３６】次に、Ｈ2による還元反応が起こり、前記
ＨＦＡ中間体は揮発性のＨＦＡ−Ｈ↑となって気相中に
脱離し、基板表面には１原子の金属Ｃｕ0が生成する。
ＨＦＡ中間体は揮発性のＨＦＡ−Ｈ↑となって気相中に
脱離し、基板表面には１原子の金属Ｃｕ0が生成する。
【００３７】これらの反応をまとめると次式のようにな
る。 Ｃｕ+2(ＨＦＡ)2＋Ｈ2 → Ｃｕ0＋２ＨＦＡ−Ｈ↑ …… (５)
る。 Ｃｕ+2(ＨＦＡ)2＋Ｈ2 → Ｃｕ0＋２ＨＦＡ−Ｈ↑ …… (５)
【００３８】以上説明した、上記、のいずれの場合
でも、銅薄膜の生成は、基板表面に吸着したＣｕ+1中間
体がＣｕ0に変化することで行われる。
でも、銅薄膜の生成は、基板表面に吸着したＣｕ+1中間
体がＣｕ0に変化することで行われる。
【００３９】この場合、基板表面に下地金属薄膜が成膜
されていれば、該下地金属薄膜は前記Ｃｕ+1中間体に自
由電子を供与できるので、Ｃｕ0が生成され、銅薄膜が
成長するが、基板表面のうち、下地金属薄膜がなく、Ｓ
ｉＯ2等の絶縁膜が露出している部分では、絶縁膜は供
与できる自由電子を持たないため、Ｃｕ0が生成され
ず、反応が進行しない。その結果、絶縁膜上には銅薄膜
は成長せず、前記下地金属薄膜上にのみ銅が成膜される
選択成長を行うことが可能となる。
されていれば、該下地金属薄膜は前記Ｃｕ+1中間体に自
由電子を供与できるので、Ｃｕ0が生成され、銅薄膜が
成長するが、基板表面のうち、下地金属薄膜がなく、Ｓ
ｉＯ2等の絶縁膜が露出している部分では、絶縁膜は供
与できる自由電子を持たないため、Ｃｕ0が生成され
ず、反応が進行しない。その結果、絶縁膜上には銅薄膜
は成長せず、前記下地金属薄膜上にのみ銅が成膜される
選択成長を行うことが可能となる。
【００４０】ところで上述の銅薄膜の成膜とは逆に、既
に成膜されている銅薄膜表面に、例えばＣｕ(ＨＦＡ)2
ガス等の正２価銅有機錯体と、例えばＶＴＭＳ等の電子
供与性中性配位子ガスとを、化学量論的には１：２モル
の割合で供給すると、前記正２価銅有機錯体と前記電子
供与性中性配位子とが銅薄膜表面のＣｕ0を取込み、正
２価有機銅錯体が、正１価有機銅錯体に転換される、次
の(６)式の化学反応が生じる。 Ｃｕ0＋Ｃｕ+2(ＨＦＡ)2＋２ＶＴＭＳ → ２Ｃｕ+1(ＨＦＡ) ＶＴＭＳ …… (６)
に成膜されている銅薄膜表面に、例えばＣｕ(ＨＦＡ)2
ガス等の正２価銅有機錯体と、例えばＶＴＭＳ等の電子
供与性中性配位子ガスとを、化学量論的には１：２モル
の割合で供給すると、前記正２価銅有機錯体と前記電子
供与性中性配位子とが銅薄膜表面のＣｕ0を取込み、正
２価有機銅錯体が、正１価有機銅錯体に転換される、次
の(６)式の化学反応が生じる。 Ｃｕ0＋Ｃｕ+2(ＨＦＡ)2＋２ＶＴＭＳ → ２Ｃｕ+1(ＨＦＡ) ＶＴＭＳ …… (６)
【００４１】上式右辺のＣｕ+1(ＨＦＡ) ＶＴＭＳは比
較的蒸気圧が高く、容易に基板表面より除去できるの
で、上述のＣＶＤ法による銅薄膜生成とは逆に、銅薄膜
のエッチングを行うことが可能となる。
較的蒸気圧が高く、容易に基板表面より除去できるの
で、上述のＣＶＤ法による銅薄膜生成とは逆に、銅薄膜
のエッチングを行うことが可能となる。
【００４２】なお、前記Ｃｕ+1(ＨＦＡ) ＶＴＭＳの構
造を次式に示しておく。
造を次式に示しておく。
【００４３】
【化４】
【００４４】ところが、このエッチングは異方性でなく
等方的であり、レジストをマスクとして銅薄膜をエッチ
ングする場合には、配線幅を微細化できない。しかし、
微細幅の溝が設けられた絶縁膜表面にバリア層を介して
銅薄膜をコンフォーマルに成膜すれば、溝内が銅で充填
されて厚くなり、また、溝以外の部分の銅薄膜は薄く、
表面が平坦になる。従って、等方的なエッチングによっ
ても、溝内の銅のみを残し、他の部分の薄い銅薄膜を除
去できるので、これにより配線間の絶縁が達成でき、微
細幅の銅配線を作ることができる。
等方的であり、レジストをマスクとして銅薄膜をエッチ
ングする場合には、配線幅を微細化できない。しかし、
微細幅の溝が設けられた絶縁膜表面にバリア層を介して
銅薄膜をコンフォーマルに成膜すれば、溝内が銅で充填
されて厚くなり、また、溝以外の部分の銅薄膜は薄く、
表面が平坦になる。従って、等方的なエッチングによっ
ても、溝内の銅のみを残し、他の部分の薄い銅薄膜を除
去できるので、これにより配線間の絶縁が達成でき、微
細幅の銅配線を作ることができる。
【００４５】なお、上記(６)式の左辺のＶＴＭＳは、電
子供与性中性配位子であればよく、例えばＳｉ(Ｍｅ)3
Ｃ≡ＣＳｉ(Ｍｅ)3 等を用いてもよい。
子供与性中性配位子であればよく、例えばＳｉ(Ｍｅ)3
Ｃ≡ＣＳｉ(Ｍｅ)3 等を用いてもよい。
【００４６】
【実施例】本発明の実施例を図面を用いて説明する。図
１(ａ)〜(ｆ)は、微細幅の銅薄膜配線を製造する、本発
明方法の一実施例を説明するための工程図である。
１(ａ)〜(ｆ)は、微細幅の銅薄膜配線を製造する、本発
明方法の一実施例を説明するための工程図である。
【００４７】図１(ａ)を参照し、２１はウェハーであ
り、シリコン単結晶から成る基板２上に成膜された膜厚
１．０μｍのシリコン酸化膜から成る絶縁膜３を有して
いる。該絶縁膜３上にはフォトリソグラフィーとドライ
エッチングにより、幅０．３５μｍ、深さ０．７μｍ
(アスペクト比 ＝ ２)の溝４がラインアンドスペースを
構成するように複数設けられている。
り、シリコン単結晶から成る基板２上に成膜された膜厚
１．０μｍのシリコン酸化膜から成る絶縁膜３を有して
いる。該絶縁膜３上にはフォトリソグラフィーとドライ
エッチングにより、幅０．３５μｍ、深さ０．７μｍ
(アスペクト比 ＝ ２)の溝４がラインアンドスペースを
構成するように複数設けられている。
【００４８】図２に示した半導体製造装置３０は、本発
明装置の一実施例の銅配線製造装置であり、前記ウェハ
ー２１のプロセス処理を一貫して真空中で行い、銅配線
を形成するものであり、該半導体製造装置３０は、基板
搬送ロボット３９が設けられた基板搬送室３１を有して
おり、該基板搬送室３１を中心として、カセット室３
２、ドライエッチング室３３、バリア層成膜室３４、銅
薄膜成膜室３５、エッチバック室３６とが、図面反時計
回りの方向にこの順で配置されて、図示しない真空ポン
プによって各室は高真空状態に置かれている。
明装置の一実施例の銅配線製造装置であり、前記ウェハ
ー２１のプロセス処理を一貫して真空中で行い、銅配線
を形成するものであり、該半導体製造装置３０は、基板
搬送ロボット３９が設けられた基板搬送室３１を有して
おり、該基板搬送室３１を中心として、カセット室３
２、ドライエッチング室３３、バリア層成膜室３４、銅
薄膜成膜室３５、エッチバック室３６とが、図面反時計
回りの方向にこの順で配置されて、図示しない真空ポン
プによって各室は高真空状態に置かれている。
【００４９】前記カセット室３２以外の各室を高真空に
保った状態で、前記ウェハー２１を前記カセット室３２
内に置き、該カセット室３２を真空状態にした後、前記
基板搬送ロボット３９により、前記ウェハー２１を前記
バリア層成膜室３４に搬入する。
保った状態で、前記ウェハー２１を前記カセット室３２
内に置き、該カセット室３２を真空状態にした後、前記
基板搬送ロボット３９により、前記ウェハー２１を前記
バリア層成膜室３４に搬入する。
【００５０】該バリア層成膜室３４は、搬入された前記
ウェハー２１を３５０℃に加熱し、Ｔｉ(ＮＭｅ2)4ガ
ス、及びＮＨ3ガスを導入し、次のＣＶＤ反応により、
６００Åの厚みのＴｉＮ薄膜から成るバリア層５を成膜
した。 ６Ｔｉ(ＮＭｅ2)4(g)＋８ＮＨ3(g) → ６ＴｉＮ(s)＋２４ＮＨＭｅ2(g)＋Ｎ2(g)
ウェハー２１を３５０℃に加熱し、Ｔｉ(ＮＭｅ2)4ガ
ス、及びＮＨ3ガスを導入し、次のＣＶＤ反応により、
６００Åの厚みのＴｉＮ薄膜から成るバリア層５を成膜
した。 ６Ｔｉ(ＮＭｅ2)4(g)＋８ＮＨ3(g) → ６ＴｉＮ(s)＋２４ＮＨＭｅ2(g)＋Ｎ2(g)
【００５１】上式のＣＶＤ反応は反応律速で進行し、Ｔ
ｉＮ薄膜はコンフォーマルに成長するので、図１(ｂ)に
示すような、カバレッジの良いウェハー２２が得られ
た。
ｉＮ薄膜はコンフォーマルに成長するので、図１(ｂ)に
示すような、カバレッジの良いウェハー２２が得られ
た。
【００５２】次いで、前記ウェハー２２を、前記バリア
層成膜室３４から前記銅薄膜成膜室３５に搬入し、該ウ
ェハー２２の温度を１７０℃にし、液体原料のＣｕ Ｈ
ＦＡＶＴＭＳを用いた熱ＣＶＤ法により、前記バリア層
５上に銅薄膜６をブランケット成膜し、図１(ｃ)に示す
ようなウェハー２３を得た。この熱ＣＶＤ法によれば、
反応律速状態で銅薄膜が成膜されるので、銅薄膜はコン
フォーマル成長し、前記ウェハー２３の表面は平坦にな
る。
層成膜室３４から前記銅薄膜成膜室３５に搬入し、該ウ
ェハー２２の温度を１７０℃にし、液体原料のＣｕ Ｈ
ＦＡＶＴＭＳを用いた熱ＣＶＤ法により、前記バリア層
５上に銅薄膜６をブランケット成膜し、図１(ｃ)に示す
ようなウェハー２３を得た。この熱ＣＶＤ法によれば、
反応律速状態で銅薄膜が成膜されるので、銅薄膜はコン
フォーマル成長し、前記ウェハー２３の表面は平坦にな
る。
【００５３】次に、このウェハー２３を前記エッチバッ
ク室３６へ搬入し、基板温度を１３０℃にして、正２価
の銅有機錯体ガスであるＣｕ+2(ＨＦＡ)2と、電子供与
性中性配位子ガスであるＳｉ(Ｍｅ)3Ｃ≡ＣＳｉ(Ｍｅ)3
との混合ガスを真空排気を行いながら導入し、１００Ｐ
ａの圧力に保持すると、前記銅薄膜６表面では上記(６)
式と同様の原理でＣＶＤ成膜の逆反応が起き、前記銅薄
膜６表面の銅原子Ｃｕ0は、正１価の銅有機錯体であ
る、Ｃｕ+1(ＨＦＡ) Ｓｉ(Ｍｅ)3Ｃ≡ＣＳｉ(Ｍｅ)3に
転換される。このとき、実験場においては、前記正２価
銅有機錯体ガスと前記電子供与性中性配位子ガスとの体
積比は、上述の(６)式の比(１対２)ではなく前記電子供
与性中性配位子が過剰になるように供給した。
ク室３６へ搬入し、基板温度を１３０℃にして、正２価
の銅有機錯体ガスであるＣｕ+2(ＨＦＡ)2と、電子供与
性中性配位子ガスであるＳｉ(Ｍｅ)3Ｃ≡ＣＳｉ(Ｍｅ)3
との混合ガスを真空排気を行いながら導入し、１００Ｐ
ａの圧力に保持すると、前記銅薄膜６表面では上記(６)
式と同様の原理でＣＶＤ成膜の逆反応が起き、前記銅薄
膜６表面の銅原子Ｃｕ0は、正１価の銅有機錯体であ
る、Ｃｕ+1(ＨＦＡ) Ｓｉ(Ｍｅ)3Ｃ≡ＣＳｉ(Ｍｅ)3に
転換される。このとき、実験場においては、前記正２価
銅有機錯体ガスと前記電子供与性中性配位子ガスとの体
積比は、上述の(６)式の比(１対２)ではなく前記電子供
与性中性配位子が過剰になるように供給した。
【００５４】前記正１価銅有機錯体は蒸気圧が高く、真
空排気により容易に除去されるので、Ｃｕ0金属は、Ｃ
ｕ+1の有機錯体に連続的に転換され、前記銅薄膜６のエ
ッチングは徐々に進行し、前記溝４ないに銅薄膜配線
６’を残し、前記溝４以外の前記絶縁膜３表面の前記バ
リア層５を露出させるエッチバックを行うことができ
る。
空排気により容易に除去されるので、Ｃｕ0金属は、Ｃ
ｕ+1の有機錯体に連続的に転換され、前記銅薄膜６のエ
ッチングは徐々に進行し、前記溝４ないに銅薄膜配線
６’を残し、前記溝４以外の前記絶縁膜３表面の前記バ
リア層５を露出させるエッチバックを行うことができ
る。
【００５５】この銅薄膜６のエッチングをジャストエッ
チで止めるのは困難なので、オーバーエッチを行ったと
ころ、図１(ｄ)のウェハー２４に示すように、前記溝４
内に残された前記銅薄膜配線６’の表面の高さは、前記
絶縁膜３表面の高さよりも低くなった。
チで止めるのは困難なので、オーバーエッチを行ったと
ころ、図１(ｄ)のウェハー２４に示すように、前記溝４
内に残された前記銅薄膜配線６’の表面の高さは、前記
絶縁膜３表面の高さよりも低くなった。
【００５６】このオーバーエッチを行った場合でも、前
記バリア層５は、前記正２価銅有機錯体ガスと電子供与
性中性配位子ガスとの混合ガスではエッチングされず、
いわば選択性が無限大と言える程大きいので、露出した
前記バリア層５や前記溝４内の前記バリア層５が浸食さ
れることはない。なお、このときのエッチング速度は６
０ｎｍ／ｍｉｎであった。
記バリア層５は、前記正２価銅有機錯体ガスと電子供与
性中性配位子ガスとの混合ガスではエッチングされず、
いわば選択性が無限大と言える程大きいので、露出した
前記バリア層５や前記溝４内の前記バリア層５が浸食さ
れることはない。なお、このときのエッチング速度は６
０ｎｍ／ｍｉｎであった。
【００５７】このエッチバック終了後、前記ウェハー２
４を前記バリア層成膜室３４内に再度搬入し、図１(ｅ)
に示すように、ＴｉＮ薄膜から成る保護膜７を、前記バ
リア層５と同じ成膜条件でコンフォーマルに成膜し、ウ
ェハー２５を得た。
４を前記バリア層成膜室３４内に再度搬入し、図１(ｅ)
に示すように、ＴｉＮ薄膜から成る保護膜７を、前記バ
リア層５と同じ成膜条件でコンフォーマルに成膜し、ウ
ェハー２５を得た。
【００５８】次いで、前記ウェハー２５をドライエッチ
ング室３３に搬入し、アルゴンガスをキャリアガス、Ｃ
Ｆ4ガスをエッチングガスとして前記ウェハー２５表面
に供給し、前記保護膜７と前記バリア層５とをこの順で
エッチングした。
ング室３３に搬入し、アルゴンガスをキャリアガス、Ｃ
Ｆ4ガスをエッチングガスとして前記ウェハー２５表面
に供給し、前記保護膜７と前記バリア層５とをこの順で
エッチングした。
【００５９】その際、前記銅薄膜配線６’表面の高さは
前記絶縁膜３表面の高さよりも低いので、前記絶縁膜３
表面の前記保護膜７と前記バリア層５だけが除去され、
前記銅薄膜配線６’上には前記保護膜７で構成されるキ
ャップ層７’が残される。また、前記銅薄膜配線６’周
囲と底面には前記バリア層５で構成される下地バリア層
５’が残される。かくて、前記下地バリア層５’と前記
キャップ層７’とで前記銅配線６’がカプセル化された
銅配線９が得られた。
前記絶縁膜３表面の高さよりも低いので、前記絶縁膜３
表面の前記保護膜７と前記バリア層５だけが除去され、
前記銅薄膜配線６’上には前記保護膜７で構成されるキ
ャップ層７’が残される。また、前記銅薄膜配線６’周
囲と底面には前記バリア層５で構成される下地バリア層
５’が残される。かくて、前記下地バリア層５’と前記
キャップ層７’とで前記銅配線６’がカプセル化された
銅配線９が得られた。
【００６０】このように銅配線９を形成すると、前記銅
配線９の幅と溝幅とは同じ幅になるので、前記溝４を微
細化すれば前記銅配線９も微細化できる。また、前記銅
薄膜配線６’の形成にはプラズマを用いていないので、
銅配線やウェハーにダメージが与えられることはなく、
更に、銅薄膜のエッチバック工程は低温で行えるので、
上記実施例は多層配線にも適用できる。更にまた、ウェ
ットエッチは行わず、清浄雰囲気で処理でき、また、前
記銅配線はカプセル化されているので腐食にも強く、歩
留り、信頼性も高い。
配線９の幅と溝幅とは同じ幅になるので、前記溝４を微
細化すれば前記銅配線９も微細化できる。また、前記銅
薄膜配線６’の形成にはプラズマを用いていないので、
銅配線やウェハーにダメージが与えられることはなく、
更に、銅薄膜のエッチバック工程は低温で行えるので、
上記実施例は多層配線にも適用できる。更にまた、ウェ
ットエッチは行わず、清浄雰囲気で処理でき、また、前
記銅配線はカプセル化されているので腐食にも強く、歩
留り、信頼性も高い。
【００６１】次に、本発明の他の実施例を説明する。図
４を参照し、４０は本発明の一実施例の半導体製造装置
であり、前記ウェハー２１と同様のウェハーを一貫した
真空雰囲気中でプロセス処理し、銅配線を形成するもの
であり、この半導体製造装置４０を本発明方法の他の実
施例と共に説明する。
４を参照し、４０は本発明の一実施例の半導体製造装置
であり、前記ウェハー２１と同様のウェハーを一貫した
真空雰囲気中でプロセス処理し、銅配線を形成するもの
であり、この半導体製造装置４０を本発明方法の他の実
施例と共に説明する。
【００６２】前記半導体製造装置４０は、基板搬送ロボ
ット４９が配置された基板搬送室４１を有しており、該
基板搬送室４１を中心として、カセット室４２、バリア
層成膜室４４、銅薄膜成膜室４５、エッチバック室４６
とが、図面反時計回りの方向にこの順で配置され、図示
しない真空ポンプによって各室は高真空状態に置かれて
いる。
ット４９が配置された基板搬送室４１を有しており、該
基板搬送室４１を中心として、カセット室４２、バリア
層成膜室４４、銅薄膜成膜室４５、エッチバック室４６
とが、図面反時計回りの方向にこの順で配置され、図示
しない真空ポンプによって各室は高真空状態に置かれて
いる。
【００６３】図３(ａ)に示したウェハー３１は、前記ウ
ェハー２１と同様に、シリコン単結晶から成る基板１２
上に成膜された膜厚１μｍのシリコン酸化膜から成る絶
縁膜１３を有しており、該絶縁膜１３には、幅０．３５
μｍ、深さ０．７μｍの溝１４が複数設けられている。
ェハー２１と同様に、シリコン単結晶から成る基板１２
上に成膜された膜厚１μｍのシリコン酸化膜から成る絶
縁膜１３を有しており、該絶縁膜１３には、幅０．３５
μｍ、深さ０．７μｍの溝１４が複数設けられている。
【００６４】前記ウェハー３１を前記カセット室４２に
置き、真空排気した後、前記基板搬送ロボット３９で前
記バリア層成膜室４４に搬送する。
置き、真空排気した後、前記基板搬送ロボット３９で前
記バリア層成膜室４４に搬送する。
【００６５】前記バリア層成膜室４４は、搬入されたウ
ェハーと３００ｍｍの距離になるようにＴｉＮターゲッ
トが配置されており、該バリア層成膜室４４内にアルゴ
ンガスを導入し、通常よりも一桁低い、０．３５×１０
-2Ｐａの圧力を保って前記ＴｉＮターゲットのスパッタ
リングを行ったところ、図３(ｂ)に示すように、６００
Åの厚みのＴｉＮ薄膜から成るバリア層１５が、前記溝
１４内にカバレッジ良く成膜され、ウェハー３２が得ら
れた。
ェハーと３００ｍｍの距離になるようにＴｉＮターゲッ
トが配置されており、該バリア層成膜室４４内にアルゴ
ンガスを導入し、通常よりも一桁低い、０．３５×１０
-2Ｐａの圧力を保って前記ＴｉＮターゲットのスパッタ
リングを行ったところ、図３(ｂ)に示すように、６００
Åの厚みのＴｉＮ薄膜から成るバリア層１５が、前記溝
１４内にカバレッジ良く成膜され、ウェハー３２が得ら
れた。
【００６６】このウェハー３２を前記銅薄膜成膜室４５
に搬入し、前記銅薄膜成膜室３５と同じ成膜条件のＣＶ
Ｄ反応により、前記バリア層１５上にコンフォーマルに
銅薄膜１６を成長させ、図３(ｃ)に示すように、表面の
平坦なウェハー３３を作った。
に搬入し、前記銅薄膜成膜室３５と同じ成膜条件のＣＶ
Ｄ反応により、前記バリア層１５上にコンフォーマルに
銅薄膜１６を成長させ、図３(ｃ)に示すように、表面の
平坦なウェハー３３を作った。
【００６７】次いで、前記ウェハー３３を前記エッチバ
ック室４６に搬送し、基板温度１３０℃で、正２価の銅
有機錯体ガスであるＣｕ+2(ＨＦＡ)2と、電子供与性中
性配位子ガスである過剰なＳｉ(Ｍｅ)3Ｃ≡ＣＳｉ(Ｍ
ｅ)3ガスとの混合ガスを導入し、圧力１００Ｐａの状態
に保ち、前記銅薄膜１６表面のＣｕ0を正１価の銅有機
錯体に転換除去し、図３(ｄ)に示すように、前記溝１４
内にだけ銅薄膜配線１６’が残されたウェハー３４を得
た。
ック室４６に搬送し、基板温度１３０℃で、正２価の銅
有機錯体ガスであるＣｕ+2(ＨＦＡ)2と、電子供与性中
性配位子ガスである過剰なＳｉ(Ｍｅ)3Ｃ≡ＣＳｉ(Ｍ
ｅ)3ガスとの混合ガスを導入し、圧力１００Ｐａの状態
に保ち、前記銅薄膜１６表面のＣｕ0を正１価の銅有機
錯体に転換除去し、図３(ｄ)に示すように、前記溝１４
内にだけ銅薄膜配線１６’が残されたウェハー３４を得
た。
【００６８】該ウェハー３４を前記バリア層成膜室４４
に再度搬入し、前記バリア層１５の成膜条件と同じ条件
でＴｉＮターゲットのスパッタリングを行ったところ、
図３(ｅ)に示すように、該ウェハー３４表面にＴｉＮ薄
膜から成る保護膜１７がカバレッジ良く成膜され、ウェ
ハー３５が得られた。
に再度搬入し、前記バリア層１５の成膜条件と同じ条件
でＴｉＮターゲットのスパッタリングを行ったところ、
図３(ｅ)に示すように、該ウェハー３４表面にＴｉＮ薄
膜から成る保護膜１７がカバレッジ良く成膜され、ウェ
ハー３５が得られた。
【００６９】該ウェハー３５を前記カセット室４２から
取出し、図３(ｆ)に示すように、前記銅配線薄膜１６’
上の前記保護膜１７が除去されないようにレジスト膜１
８を設けてドライエッチングを行い、前記バリア層１５
と前記保護膜１７の不要部分を除去して下地バリア層１
５’とキャップ層１７’を形成し、前記溝１４内の前記
銅薄膜配線１６’をカプセル化した銅配線１９を得た。
このとき、前記溝１４以外のところもレジスト膜で保護
しておけば、所望領域に前記下地バリア層１５’とキャ
ップ層１７’とを形成できる。
取出し、図３(ｆ)に示すように、前記銅配線薄膜１６’
上の前記保護膜１７が除去されないようにレジスト膜１
８を設けてドライエッチングを行い、前記バリア層１５
と前記保護膜１７の不要部分を除去して下地バリア層１
５’とキャップ層１７’を形成し、前記溝１４内の前記
銅薄膜配線１６’をカプセル化した銅配線１９を得た。
このとき、前記溝１４以外のところもレジスト膜で保護
しておけば、所望領域に前記下地バリア層１５’とキャ
ップ層１７’とを形成できる。
【００７０】なお、前記バリア層５や前記キャップ層７
に用いたＴｉＮ薄膜をＣＶＤ法で成膜する際、Ｔｉ(Ｎ
Ｍｅ2)4に替えてＴｉ(ＮＥｔ2)4を用いたり、また、Ｎ
Ｈ3ガスに替えてヒドラジン(Ｎ2Ｈ4)ガスやメチルヒド
ラジン(Ｎ2Ｈ3ＣＨ3)ガスを用いたり、更に、ＴｉＣｌ4
／ＮＨ3系の原料ガスや、その他Ｔｉ含有有機金属系ガ
スを原料ガスとすることも可能である。
に用いたＴｉＮ薄膜をＣＶＤ法で成膜する際、Ｔｉ(Ｎ
Ｍｅ2)4に替えてＴｉ(ＮＥｔ2)4を用いたり、また、Ｎ
Ｈ3ガスに替えてヒドラジン(Ｎ2Ｈ4)ガスやメチルヒド
ラジン(Ｎ2Ｈ3ＣＨ3)ガスを用いたり、更に、ＴｉＣｌ4
／ＮＨ3系の原料ガスや、その他Ｔｉ含有有機金属系ガ
スを原料ガスとすることも可能である。
【００７１】また、前記バリア層５、１５、及び前記保
護膜７、１７に用いることができる薄膜はＴｉＮ薄膜に
限定されるものではなく、ＴｉＷ、Ｔａ、Ｍｏ、Ｗ等の
高融点金属や高融点金属化合物であって、ドライエッチ
ングにより容易にエッチング除去できる薄膜であれば本
発明に適用することができる。
護膜７、１７に用いることができる薄膜はＴｉＮ薄膜に
限定されるものではなく、ＴｉＷ、Ｔａ、Ｍｏ、Ｗ等の
高融点金属や高融点金属化合物であって、ドライエッチ
ングにより容易にエッチング除去できる薄膜であれば本
発明に適用することができる。
【００７２】また、銅薄膜を正１価銅有機錯体に転換し
てエッチバックする際、上記各実施例では基板温度を１
３０℃に保ったが、７０℃〜２００℃の温度範囲でエッ
チバックが可能である。但し、低温側ではエッチング速
度が遅くなり、高温側では生成された正１価の有機錯体
が再分解してＣｕ0の再生成が行われるので、結果的に
エッチング速度が低下する。実験的に確認した限りで
は、基板温度を１２０℃〜１６０℃の範囲に保つのが望
ましい。
てエッチバックする際、上記各実施例では基板温度を１
３０℃に保ったが、７０℃〜２００℃の温度範囲でエッ
チバックが可能である。但し、低温側ではエッチング速
度が遅くなり、高温側では生成された正１価の有機錯体
が再分解してＣｕ0の再生成が行われるので、結果的に
エッチング速度が低下する。実験的に確認した限りで
は、基板温度を１２０℃〜１６０℃の範囲に保つのが望
ましい。
【００７３】更に、前記銅薄膜のエッチバックの際、１
００Ｐａの圧力にしたが、１０Ｐａ〜２００Ｐａの圧力
範囲を用いることができる。但し、このときの圧力値
は、ドライエッチングガス濃度と等価なので、圧力が低
い場合は反応速度が遅くなり、高い場合は周辺部のエッ
チングが進行しすぎてウェハー面内のエッチング分布が
悪化する。実験的に確認された範囲では、５０Ｐａ〜１
５０Ｐａが実用に適した圧力範囲であると考えられる。
００Ｐａの圧力にしたが、１０Ｐａ〜２００Ｐａの圧力
範囲を用いることができる。但し、このときの圧力値
は、ドライエッチングガス濃度と等価なので、圧力が低
い場合は反応速度が遅くなり、高い場合は周辺部のエッ
チングが進行しすぎてウェハー面内のエッチング分布が
悪化する。実験的に確認された範囲では、５０Ｐａ〜１
５０Ｐａが実用に適した圧力範囲であると考えられる。
【００７４】なお、銅薄膜のエッチバックの際、本実施
例ではキャリアガスを用いなかったが、大面積のウェハ
ー表面の銅薄膜をエッチバックする場合には、正２価銅
有機錯体ガスと電子供与性中性配位子ガスに加え、アル
ゴンガスや、場合によりアルゴンガスにＨ2ガスを添加
した混合ガスをキャリアガスとして用いることが、面内
エッチング分布の改善のためには望ましい。
例ではキャリアガスを用いなかったが、大面積のウェハ
ー表面の銅薄膜をエッチバックする場合には、正２価銅
有機錯体ガスと電子供与性中性配位子ガスに加え、アル
ゴンガスや、場合によりアルゴンガスにＨ2ガスを添加
した混合ガスをキャリアガスとして用いることが、面内
エッチング分布の改善のためには望ましい。
【００７５】
【発明の効果】本発明によれば、銅薄膜のエッチバック
にプラズマを用いなくて済み、また低温で行うことがで
きるので、素子に対してダメージを与えない。また、こ
のエッチバックの際の銅薄膜と下地のバリア層との選択
性が非常に大きいので、溝内のバリア層までエッチング
されてしまうということはない。
にプラズマを用いなくて済み、また低温で行うことがで
きるので、素子に対してダメージを与えない。また、こ
のエッチバックの際の銅薄膜と下地のバリア層との選択
性が非常に大きいので、溝内のバリア層までエッチング
されてしまうということはない。
【００７６】また本発明によれば、減圧雰囲気で処理
し、ウェット処理を必要としないので、歩留り、信頼性
が向上し、また、工程が簡略化されるので、スループッ
トが向上する。
し、ウェット処理を必要としないので、歩留り、信頼性
が向上し、また、工程が簡略化されるので、スループッ
トが向上する。
【図１】 本発明方法の実施例を説明するための工程図
【図２】 その方法の実施に用いることができる半導体
製造装置の一例
製造装置の一例
【図３】 本発明方法の他の実施例を説明するための工
程図
程図
【図４】 その方法の実施に用いることができる半導体
製造装置の一例
製造装置の一例
【図５】 ＣＭＰ法を説明するための工程図
２、１２……基板 ４、１４……溝 ３、１３…
…絶縁膜 ５、１５……バリア層 ６、１６……銅薄膜 ９、
１９……銅配線 ７’、１７’……キャップ層 ３４、４４、……バリア層成膜室 ３５、４５……
銅薄膜成膜室 ３６、４６……エッチバック室 ３１、４１……
基板搬送室 ３９、４９……基板搬送ロボット ３０、４０……
銅配線製造装置
…絶縁膜 ５、１５……バリア層 ６、１６……銅薄膜 ９、
１９……銅配線 ７’、１７’……キャップ層 ３４、４４、……バリア層成膜室 ３５、４５……
銅薄膜成膜室 ３６、４６……エッチバック室 ３１、４１……
基板搬送室 ３９、４９……基板搬送ロボット ３０、４０……
銅配線製造装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/88 Ｍ (72)発明者 村田 真朗 神奈川県茅ヶ崎市萩園2500番地 日本真空 技術株式会社内 (72)発明者 劉 身健 神奈川県茅ヶ崎市萩園2500番地 日本真空 技術株式会社内
Claims (5)
- 【請求項１】基板上に成膜され、溝が設けられた絶縁膜
表面にバリア層を成膜するバリア層成膜工程と、 前記バリア層表面に銅薄膜を成膜して前記溝内を銅で充
填する銅充填工程と、 前記溝内に充填された銅を残して前記銅薄膜を除去し、
該溝内に銅配線を形成する配線形成工程とを有する銅配
線製造方法であって、 前記配線形成工程は、前記銅薄膜表面に、正２価の銅有
機錯体ガスと電子供与性中性配位子ガスとを供給し、前
記銅薄膜を正１価の銅有機錯体にして除去するエッチバ
ック工程を有することを特徴とする銅配線製造方法。 - 【請求項２】前記配線形成工程は、前記溝内に残された
銅表面にキャップ層を形成するキャップ層形成工程を有
することを特徴とする請求項１記載の銅配線製造方法。 - 【請求項３】基板上に成膜された絶縁膜と、 該絶縁膜に設けられた溝と、 該溝内に成膜されたバリア層と、該バリア層上に成膜さ
れ前記溝内を充填して成る銅薄膜とを有する半導体装置
であって、 前記銅薄膜のうち、前記溝外の銅薄膜は、正２価の銅有
機錯体ガスと電子供与性中性配位子ガスによって正１価
の銅有機錯体に転換除去されて、前記溝内に銅配線が形
成されていることを特徴とする半導体装置。 - 【請求項４】前記銅配線上にキャップ層が設けられてい
ることを特徴とする請求項３記載の半導体装置。 - 【請求項５】バリア層を成膜するバリア層成膜室と、 銅薄膜を成膜する銅薄膜成膜室と、 銅薄膜を除去するエッチバック室とを有し、 前記各室が、基板搬送ロボットが置かれた基板搬送室周
囲に配置された銅配線製造装置において、前記各室は真
空排気され、前記基板搬送ロボットで基板を搬送して前
記各室で処理する際に前記基板は大気に曝されないよう
に構成され、前記エッチバック室は、基板上に成膜され
た銅薄膜表面に、正２価の銅有機錯体ガスと電子供与性
中性配位子ガスとを供給し、前記銅薄膜を正１価の銅有
機錯体にし、前記基板表面の前記銅薄膜の不要部分が均
一に除去されるように構成されたことを特徴とする銅配
線製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4632295A JPH08222568A (ja) | 1995-02-10 | 1995-02-10 | 銅配線製造方法、半導体装置、及び銅配線製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4632295A JPH08222568A (ja) | 1995-02-10 | 1995-02-10 | 銅配線製造方法、半導体装置、及び銅配線製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08222568A true JPH08222568A (ja) | 1996-08-30 |
Family
ID=12743932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4632295A Pending JPH08222568A (ja) | 1995-02-10 | 1995-02-10 | 銅配線製造方法、半導体装置、及び銅配線製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08222568A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000195864A (ja) * | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001274159A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002026018A (ja) * | 2000-05-09 | 2002-01-25 | Internatl Business Mach Corp <Ibm> | 半導体装置用のカプセル化金属構造および同構造を含むｍｉｍキャパシタ |
| US6475912B1 (en) | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
| WO2006035591A1 (ja) * | 2004-09-27 | 2006-04-06 | Ulvac, Inc. | 銅配線の形成方法 |
| US7321171B2 (en) | 2000-05-08 | 2008-01-22 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| KR101069440B1 (ko) * | 2010-04-16 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 패턴 및 그 형성방법 |
| CN113451412A (zh) * | 2020-04-01 | 2021-09-28 | 重庆康佳光电技术研究院有限公司 | 一种tft及其制作方法 |
-
1995
- 1995-02-10 JP JP4632295A patent/JPH08222568A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6475912B1 (en) | 1998-06-01 | 2002-11-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield |
| US6906420B2 (en) | 1998-06-01 | 2005-06-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
| US6683381B2 (en) | 1998-06-01 | 2004-01-27 | Matsushita Electric Industrsial Co., Ltd. | Semiconductor device having a copper interconnect layer |
| US7045898B2 (en) | 1998-12-25 | 2006-05-16 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US6589863B1 (en) | 1998-12-25 | 2003-07-08 | Nec Electronics Corp. | Semiconductor device and manufacturing method thereof |
| KR100346004B1 (ko) * | 1998-12-25 | 2002-07-26 | 닛본 덴기 가부시끼가이샤 | 반도체 장치 및 그 제조 방법 |
| JP2000195864A (ja) * | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体装置およびその製造方法 |
| JP2001274159A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体装置の製造方法 |
| US7321171B2 (en) | 2000-05-08 | 2008-01-22 | Renesas Technology Corp. | Semiconductor integrated circuit device |
| US7642652B2 (en) | 2000-05-08 | 2010-01-05 | Renesas Technology Corp. | Semiconductor integrated circuit device and a method of manufacturing the same |
| JP2002026018A (ja) * | 2000-05-09 | 2002-01-25 | Internatl Business Mach Corp <Ibm> | 半導体装置用のカプセル化金属構造および同構造を含むｍｉｍキャパシタ |
| WO2006035591A1 (ja) * | 2004-09-27 | 2006-04-06 | Ulvac, Inc. | 銅配線の形成方法 |
| JP2006093552A (ja) * | 2004-09-27 | 2006-04-06 | Ulvac Japan Ltd | 銅配線の形成方法 |
| KR100934888B1 (ko) * | 2004-09-27 | 2010-01-06 | 가부시키가이샤 알박 | 구리 배선의 형성 방법 |
| US8034403B2 (en) | 2004-09-27 | 2011-10-11 | Ulvac, Inc. | Method for forming copper distributing wires |
| DE112005002353B4 (de) * | 2004-09-27 | 2012-06-14 | Ulvac, Inc. | Verfahren zur Herstellung von Sammelleitungen aus Kupfer |
| DE112005002353B8 (de) * | 2004-09-27 | 2012-12-20 | Ulvac, Inc. | Verfahren zur Herstellung von Sammelleitungen aus Kupfer |
| KR101069440B1 (ko) * | 2010-04-16 | 2011-09-30 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 패턴 및 그 형성방법 |
| CN113451412A (zh) * | 2020-04-01 | 2021-09-28 | 重庆康佳光电技术研究院有限公司 | 一种tft及其制作方法 |
| CN113451412B (zh) * | 2020-04-01 | 2023-08-29 | 重庆康佳光电科技有限公司 | 一种tft及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2828540B2 (ja) | シリコン半導体ウエハのための低抵抗かつ低欠陥密度のタングステンコンタクトを形成する方法 | |
| US7470612B2 (en) | Method of forming metal wiring layer of semiconductor device | |
| US7709376B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| JP3957380B2 (ja) | 半導体素子の金属配線形成方法 | |
| JP3373320B2 (ja) | 銅配線製造方法 | |
| JPH10214896A (ja) | 半導体装置の製造方法及び製造装置 | |
| JPH09321045A (ja) | 半導体装置およびその製造方法 | |
| JPH08222568A (ja) | 銅配線製造方法、半導体装置、及び銅配線製造装置 | |
| JPS62105422A (ja) | 半導体装置の製造方法 | |
| JP2573621B2 (ja) | 電気的相互接続部の製造方法 | |
| JP2019062190A (ja) | 銅配線のためのシード層 | |
| JP4155372B2 (ja) | 配線膜形成方法 | |
| JP3151002B2 (ja) | 半導体装置および製造方法 | |
| JP2001007049A (ja) | 半導体集積回路装置の製造方法およびその製造装置 | |
| KR100218729B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| JP3471266B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0765179B2 (ja) | 化学的気相成長方法 | |
| JP3401322B2 (ja) | 絶縁膜を有する半導体装置の製造方法 | |
| JP3192903B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| TWI817900B (zh) | 具有複合接觸結構的半導體元件 | |
| JP3263611B2 (ja) | 銅薄膜製造方法、銅配線製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH07201821A (ja) | アルミ合金配線の形成方法 | |
| JPS6138264B2 (ja) |