JP2002026018A - 半導体装置用のカプセル化金属構造および同構造を含むｍｉｍキャパシタ - Google Patents
半導体装置用のカプセル化金属構造および同構造を含むｍｉｍキャパシタInfo
- Publication number
- JP2002026018A JP2002026018A JP2001127214A JP2001127214A JP2002026018A JP 2002026018 A JP2002026018 A JP 2002026018A JP 2001127214 A JP2001127214 A JP 2001127214A JP 2001127214 A JP2001127214 A JP 2001127214A JP 2002026018 A JP2002026018 A JP 2002026018A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- barrier layer
- layer
- substrate
- top surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 基板に形成されたフィーチャ中にカプセル化
された金属構造を製造する方法を提供すること。 【解決手段】 フィーチャの側壁および底面をバリア層
によって覆い、フィーチャに金属を、好ましくは電気め
っきによって充てんする。金属中にリセスを形成し、金
属の上面を覆い第１のバリア層と接触した追加のバリア
層を付着させる。この追加のバリア層を、好ましくは化
学機械研磨によって平坦化する。この方法を、ＭＩＭキ
ャパシタの製造に使用することができる。このとき、カ
プセル化された金属構造はキャパシタの下部プレートと
して機能する。基板の上面に第２の基板層を付着させ、
カプセル化された金属構造の上に開口をあける。この開
口に誘電層を付着させ、これによって開口の底のカプセ
ル化された金属構造を覆う。キャパシタの上部プレート
の働きをする追加の層を付着させて、誘電層を覆い、開
口を埋める。誘電層および追加の層を、好ましくはＣＭ
Ｐによって平坦化する。
された金属構造を製造する方法を提供すること。 【解決手段】 フィーチャの側壁および底面をバリア層
によって覆い、フィーチャに金属を、好ましくは電気め
っきによって充てんする。金属中にリセスを形成し、金
属の上面を覆い第１のバリア層と接触した追加のバリア
層を付着させる。この追加のバリア層を、好ましくは化
学機械研磨によって平坦化する。この方法を、ＭＩＭキ
ャパシタの製造に使用することができる。このとき、カ
プセル化された金属構造はキャパシタの下部プレートと
して機能する。基板の上面に第２の基板層を付着させ、
カプセル化された金属構造の上に開口をあける。この開
口に誘電層を付着させ、これによって開口の底のカプセ
ル化された金属構造を覆う。キャパシタの上部プレート
の働きをする追加の層を付着させて、誘電層を覆い、開
口を埋める。誘電層および追加の層を、好ましくはＣＭ
Ｐによって平坦化する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体プロセッシン
グに関し、詳細には、半導体装置中の電気めっきされた
金属構造をカプセル化するプロセスに関する。本発明は
さらに、このような金属構造を組み込んだ装置中の金属
−絶縁体−金属（ＭＩＭ）キャパシタに関する。
グに関し、詳細には、半導体装置中の電気めっきされた
金属構造をカプセル化するプロセスに関する。本発明は
さらに、このような金属構造を組み込んだ装置中の金属
−絶縁体−金属（ＭＩＭ）キャパシタに関する。
【０００２】
【従来の技術】半導体装置の製造、特に、製造プロセス
の後段（「バック・エンド・オブ・ザ・ライン」ないし
「ＢＥＯＬ」）では、マルチレベル構造中の誘電層中に
しばしば金属線が埋め込まれる。１つのレベルの金属線
は一般に、他のレベルの金属線から分離する必要があ
る。これは一般に、これらのレベル間に高誘電率バリア
（例えば窒化シリコン）を配置することによって達成さ
れる。
の後段（「バック・エンド・オブ・ザ・ライン」ないし
「ＢＥＯＬ」）では、マルチレベル構造中の誘電層中に
しばしば金属線が埋め込まれる。１つのレベルの金属線
は一般に、他のレベルの金属線から分離する必要があ
る。これは一般に、これらのレベル間に高誘電率バリア
（例えば窒化シリコン）を配置することによって達成さ
れる。
【０００３】インターレベル誘電体およびインターレベ
ル・バリア中に電気めっきされた金属線を形成する従来
のＢＥＯＬプロセスを図１〜５に示す。インターレベル
誘電層（ＳｉＯ2など）１０は、その中に形成されたフ
ィーチャ１１を有する。めっき線のためのライナ／接着
プロモータ１２が、フィーチャ１１の側壁および底面を
含む誘電層の表面に付着される（図１）。銅の電気めっ
きの場合、層１２は一般に、窒化タンタル（基板１０と
接触）とタンタルを組み合わせたものである。層１２
は、銅拡散バリアの働きをする一方で、基板への接着を
促進する。図２に示すように、めっきする金属のための
シード層１３が表面全体に付着される。次いで、表面全
体にめっきが実施され、フィーチャ１１がめっき金属１
４で埋められる（図３参照）。フィーチャ全体が確実に
埋められるよう、めっきは、過剰のめっき金属がフィー
チャ１１の外側の領域１５に現れるまで続けられる。こ
の過剰の金属は、領域１５のライナ材料とともに、化学
機械研磨（ＣＭＰ）などの平坦化プロセスを用いて除去
されて、図４に示すような金属線が得られる。めっき金
属１４は、上面１４ａを除きライナ１２によって取り囲
まれる。
ル・バリア中に電気めっきされた金属線を形成する従来
のＢＥＯＬプロセスを図１〜５に示す。インターレベル
誘電層（ＳｉＯ2など）１０は、その中に形成されたフ
ィーチャ１１を有する。めっき線のためのライナ／接着
プロモータ１２が、フィーチャ１１の側壁および底面を
含む誘電層の表面に付着される（図１）。銅の電気めっ
きの場合、層１２は一般に、窒化タンタル（基板１０と
接触）とタンタルを組み合わせたものである。層１２
は、銅拡散バリアの働きをする一方で、基板への接着を
促進する。図２に示すように、めっきする金属のための
シード層１３が表面全体に付着される。次いで、表面全
体にめっきが実施され、フィーチャ１１がめっき金属１
４で埋められる（図３参照）。フィーチャ全体が確実に
埋められるよう、めっきは、過剰のめっき金属がフィー
チャ１１の外側の領域１５に現れるまで続けられる。こ
の過剰の金属は、領域１５のライナ材料とともに、化学
機械研磨（ＣＭＰ）などの平坦化プロセスを用いて除去
されて、図４に示すような金属線が得られる。めっき金
属１４は、上面１４ａを除きライナ１２によって取り囲
まれる。
【０００４】金属線をカプセル化する（これによって金
属のエレクトロマイグレーションおよび拡散よる金属線
の電気的短絡および劣化を防ぐ）ため、インターレイヤ
誘電体１０の上面は誘電層１６で覆われる（図５参
照）。この層は一般に窒化シリコンである。層１６の高
い誘電率のため、（インターレベル誘電体１０、金属１
４および層１６を含む）レベル構造全体の誘電率は増大
する。これには、完成した半導体装置の性能を低下させ
る効果がある。
属のエレクトロマイグレーションおよび拡散よる金属線
の電気的短絡および劣化を防ぐ）ため、インターレイヤ
誘電体１０の上面は誘電層１６で覆われる（図５参
照）。この層は一般に窒化シリコンである。層１６の高
い誘電率のため、（インターレベル誘電体１０、金属１
４および層１６を含む）レベル構造全体の誘電率は増大
する。これには、完成した半導体装置の性能を低下させ
る効果がある。
【０００５】めっき金属をカプセル化する一方で、ブラ
ンケット誘電層が排除され、そのため半導体装置の性能
が向上する改良式のＢＥＯＬ製造プロセスが求められて
いる。
ンケット誘電層が排除され、そのため半導体装置の性能
が向上する改良式のＢＥＯＬ製造プロセスが求められて
いる。
【０００６】
【発明が解決しようとする課題】本発明は、基板のフィ
ーチャ中にカプセル化された金属構造を製造する方法で
あって、基板の上面が露出する方法を提供することによ
って、上述の必要性に対処する。
ーチャ中にカプセル化された金属構造を製造する方法で
あって、基板の上面が露出する方法を提供することによ
って、上述の必要性に対処する。
【０００７】
【課題を解決するための手段】これは、フィーチャの側
壁および底面を第１のバリア層で覆い、フィーチャに金
属を充てんし、金属中にリセス（recess）を形成し、次
いで、金属の上面を覆い第１のバリア層と接触した追加
のバリア層を付着させることによって達成される。次い
で、追加のバリア層を平坦化し、これによって基板の上
面を露出させる。この平坦化は、ＣＭＰによって実施す
ることが好ましく、フィーチャは、フィーチャの中に金
属のシード層を付着させ、金属を電気めっきすることに
よって埋めることが好ましい。
壁および底面を第１のバリア層で覆い、フィーチャに金
属を充てんし、金属中にリセス（recess）を形成し、次
いで、金属の上面を覆い第１のバリア層と接触した追加
のバリア層を付着させることによって達成される。次い
で、追加のバリア層を平坦化し、これによって基板の上
面を露出させる。この平坦化は、ＣＭＰによって実施す
ることが好ましく、フィーチャは、フィーチャの中に金
属のシード層を付着させ、金属を電気めっきすることに
よって埋めることが好ましい。
【０００８】本発明の一態様によれば、金属中にリセス
を（好ましくはＣＭＰによって）形成し、これによって
金属の上面を基板の上面よりも低くする。次いで、金属
の上面に第２のバリア層を付着させ、第１のバリア層お
よび第２のバリア層を平坦化する。平坦化後には、基板
の上面が露出し、金属は、第１のバリア層および第２の
バリア層によってカプセル化され、第２のバリア層は基
板の上面と同一平面となる。
を（好ましくはＣＭＰによって）形成し、これによって
金属の上面を基板の上面よりも低くする。次いで、金属
の上面に第２のバリア層を付着させ、第１のバリア層お
よび第２のバリア層を平坦化する。平坦化後には、基板
の上面が露出し、金属は、第１のバリア層および第２の
バリア層によってカプセル化され、第２のバリア層は基
板の上面と同一平面となる。
【０００９】本発明の他の態様によれば、第１のバリア
層および第２のバリア層を平坦化することによって、基
板の上面が露出し、さらに、金属の上面の一部分が露出
し、第２のバリア層の一部分が金属の上面に残る。次い
で、金属の露出部分に第２のリセスを形成し、金属の上
面および第２のバリア層の残りの部分に第３のバリア層
を付着させ、これによって金属中の第２のリセスを埋め
る。次いで、第３のバリア層を平坦化し、これによって
基板の上面を露出させ、第１のバリア層、第２のバリア
層および第３のバリア層によって金属をカプセル化す
る。
層および第２のバリア層を平坦化することによって、基
板の上面が露出し、さらに、金属の上面の一部分が露出
し、第２のバリア層の一部分が金属の上面に残る。次い
で、金属の露出部分に第２のリセスを形成し、金属の上
面および第２のバリア層の残りの部分に第３のバリア層
を付着させ、これによって金属中の第２のリセスを埋め
る。次いで、第３のバリア層を平坦化し、これによって
基板の上面を露出させ、第１のバリア層、第２のバリア
層および第３のバリア層によって金属をカプセル化す
る。
【００１０】本発明はさらに、上述のカプセル化された
金属構造を含む金属−絶縁体−金属（ＭＩＭ）キャパシ
タを製造する方法を提供する。第１の基板層がその中に
形成されたフィーチャを有し、カプセル化された金属構
造がフィーチャ中に形成される。フィーチャの側壁およ
び底面は第１のバリア層によって覆われ、フィーチャが
金属で埋められ、金属が、第１のバリア層と接触した追
加のバリア層によって覆われる。次いで、第１の基板層
の上面およびカプセル化された金属構造の上に第２の基
板層を付着させる。第２の基板層中に開口を形成して、
カプセル化された金属構造を露出させる。第２の基板層
の上に誘電層を付着させ、これによって開口の側壁およ
び開口の底の露出したカプセル化金属構造を覆う。追加
の層を付着させて、開口の側壁および底の誘電層を覆
い、開口を埋める。次いで、誘電層および追加の層を平
坦化する。
金属構造を含む金属−絶縁体−金属（ＭＩＭ）キャパシ
タを製造する方法を提供する。第１の基板層がその中に
形成されたフィーチャを有し、カプセル化された金属構
造がフィーチャ中に形成される。フィーチャの側壁およ
び底面は第１のバリア層によって覆われ、フィーチャが
金属で埋められ、金属が、第１のバリア層と接触した追
加のバリア層によって覆われる。次いで、第１の基板層
の上面およびカプセル化された金属構造の上に第２の基
板層を付着させる。第２の基板層中に開口を形成して、
カプセル化された金属構造を露出させる。第２の基板層
の上に誘電層を付着させ、これによって開口の側壁およ
び開口の底の露出したカプセル化金属構造を覆う。追加
の層を付着させて、開口の側壁および底の誘電層を覆
い、開口を埋める。次いで、誘電層および追加の層を平
坦化する。
【００１１】本発明の追加の態様に基づいて、基板のフ
ィーチャ中に形成されたカプセル化された金属構造が記
載される。この構造は、フィーチャの側壁および底面を
覆う第１のバリア層、フィーチャを埋め、リセスがその
中に形成され、これによってその上面が基板の上面より
も低くなった金属、ならびに、金属の上面を覆い、第１
のバリア層と接触し、これによって金属をカプセル化す
る追加のバリア層を含む。追加のバリア層は平坦化さ
れ、これによって基板の上面が露出する。
ィーチャ中に形成されたカプセル化された金属構造が記
載される。この構造は、フィーチャの側壁および底面を
覆う第１のバリア層、フィーチャを埋め、リセスがその
中に形成され、これによってその上面が基板の上面より
も低くなった金属、ならびに、金属の上面を覆い、第１
のバリア層と接触し、これによって金属をカプセル化す
る追加のバリア層を含む。追加のバリア層は平坦化さ
れ、これによって基板の上面が露出する。
【００１２】本発明の他の態様に基づいて、金属−絶縁
体−金属（ＭＩＭ）キャパシタ構造が記載される。この
構造は、第１の基板層に形成されたフィーチャ中に、キ
ャパシタ構造の下部プレートを形成するカプセル化され
た金属構造を含み、フィーチャの側壁および底面が第１
のバリア層によって覆われ、フィーチャが金属で埋めら
れ、金属が、第１のバリア層と接触した追加のバリア層
によって覆われる。この構造はさらに、第１の基板層の
上面の第２の基板層であって、カプセル化された金属構
造の上に形成された開口を有する第２の基板層を含む。
誘電層が、開口の側壁および開口の底のカプセル化され
た金属構造の部分を覆う。キャパシタ構造の上部プレー
トを形成する追加の層が、開口の側壁および底の誘電層
を覆い、開口を埋める。誘電層および追加の層が平坦化
され、これによって第２の基板層の上面が露出する。
体−金属（ＭＩＭ）キャパシタ構造が記載される。この
構造は、第１の基板層に形成されたフィーチャ中に、キ
ャパシタ構造の下部プレートを形成するカプセル化され
た金属構造を含み、フィーチャの側壁および底面が第１
のバリア層によって覆われ、フィーチャが金属で埋めら
れ、金属が、第１のバリア層と接触した追加のバリア層
によって覆われる。この構造はさらに、第１の基板層の
上面の第２の基板層であって、カプセル化された金属構
造の上に形成された開口を有する第２の基板層を含む。
誘電層が、開口の側壁および開口の底のカプセル化され
た金属構造の部分を覆う。キャパシタ構造の上部プレー
トを形成する追加の層が、開口の側壁および底の誘電層
を覆い、開口を埋める。誘電層および追加の層が平坦化
され、これによって第２の基板層の上面が露出する。
【００１３】
【発明の実施の形態】本発明の好ましい実施形態の以下
の説明では、ＳｉＯ2インターレベル誘電体中に埋め込
まれたＣｕ線のカプセル化の諸段階を詳細に説明する。
以下の説明は一例に過ぎないこと、ならびにさまざまな
基板、金属および金属付着プロセスを用いて本発明を実
施することができることを理解されたい。具体的には本
発明は、電気めっきによって形成された金属線のカプセ
ル化に限定されるものではない。
の説明では、ＳｉＯ2インターレベル誘電体中に埋め込
まれたＣｕ線のカプセル化の諸段階を詳細に説明する。
以下の説明は一例に過ぎないこと、ならびにさまざまな
基板、金属および金属付着プロセスを用いて本発明を実
施することができることを理解されたい。具体的には本
発明は、電気めっきによって形成された金属線のカプセ
ル化に限定されるものではない。
【００１４】第１の実施形態：単一バリア再付着 図６に示すように、誘電層２０は、その中に形成された
フィーチャ２１を有する。このフィーチャで金属線を所
望している。ライナ材料の層２２を、フィーチャ２１の
側壁および底面を含む表面全体に付着させる。Ｃｕをめ
っきする場合には先に述べたように、このライナ材料
が、ＴａＮとＴａを組み合せたものであり、ＴａＮが層
２０と接触することが好ましい。このライナは、拡散バ
リアおよび接着プロモータの働きをする。次いで、この
ライナの上にシード層２３を、一般に化学蒸着（ＣＶ
Ｄ）によって付着させる。
フィーチャ２１を有する。このフィーチャで金属線を所
望している。ライナ材料の層２２を、フィーチャ２１の
側壁および底面を含む表面全体に付着させる。Ｃｕをめ
っきする場合には先に述べたように、このライナ材料
が、ＴａＮとＴａを組み合せたものであり、ＴａＮが層
２０と接触することが好ましい。このライナは、拡散バ
リアおよび接着プロモータの働きをする。次いで、この
ライナの上にシード層２３を、一般に化学蒸着（ＣＶ
Ｄ）によって付着させる。
【００１５】次いで、シード層２３を使用して電気めっ
きを実施し、ライナ２２の上に金属２４をめっきする。
従来のプロセスとは対照的に、（フィーチャ２１を含
む）表面を意図的にアンダーめっきする（to underplat
e）。めっき金属２４はフィーチャ２１を埋めるが、リ
セス２４ｄができている（図７参照。図３と比較された
い）。
きを実施し、ライナ２２の上に金属２４をめっきする。
従来のプロセスとは対照的に、（フィーチャ２１を含
む）表面を意図的にアンダーめっきする（to underplat
e）。めっき金属２４はフィーチャ２１を埋めるが、リ
セス２４ｄができている（図７参照。図３と比較された
い）。
【００１６】次いで、過剰の金属（すなわちライナ２２
の上面２２ａよりも上方の金属）を化学機械研磨（ＣＭ
Ｐ）によって除去する。ＣＭＰプロセス条件は、意図的
に「ディッシング」、すなわち除去している材料中にお
ける皿（ディッシュ）形のリセスの形成、を促進するよ
うに選択する。（ＣＭＰ技術の熟練者であれば、通常は
望ましくない「ディッシング」を軟かい研摩パッドを使
用して促進できることを理解しよう。）したがってこの
ＣＭＰプロセスでは、上面２２ａから全ての金属を除去
し、さらに、金属２４の上面２４ａが層２０の上面２０
ａよりも低くなるように、フィーチャ２１の内部から一
部の金属を除去する（図８参照）。したがってこのＣＭ
Ｐプロセスは、基板層２０およびめっき金属２４のトポ
グラフィ中にリセス２４ｃを形成する。
の上面２２ａよりも上方の金属）を化学機械研磨（ＣＭ
Ｐ）によって除去する。ＣＭＰプロセス条件は、意図的
に「ディッシング」、すなわち除去している材料中にお
ける皿（ディッシュ）形のリセスの形成、を促進するよ
うに選択する。（ＣＭＰ技術の熟練者であれば、通常は
望ましくない「ディッシング」を軟かい研摩パッドを使
用して促進できることを理解しよう。）したがってこの
ＣＭＰプロセスでは、上面２２ａから全ての金属を除去
し、さらに、金属２４の上面２４ａが層２０の上面２０
ａよりも低くなるように、フィーチャ２１の内部から一
部の金属を除去する（図８参照）。したがってこのＣＭ
Ｐプロセスは、基板層２０およびめっき金属２４のトポ
グラフィ中にリセス２４ｃを形成する。
【００１７】次いで、図９に示すように表面全体に層２
５を付着させる。この層は、ライナ／バリア層２２と同
じ材料とすることができる。このライナ材料の代わり
に、またはこのライナ材料に加えて、窒化シリコンなど
の他の拡散バリヤ材料を使用してもよい。層２５は、め
っき金属２４の上面のリセス２４ｃを埋め、これによっ
てめっき金属の表面全体が拡散バリアによって保護され
る。
５を付着させる。この層は、ライナ／バリア層２２と同
じ材料とすることができる。このライナ材料の代わり
に、またはこのライナ材料に加えて、窒化シリコンなど
の他の拡散バリヤ材料を使用してもよい。層２５は、め
っき金属２４の上面のリセス２４ｃを埋め、これによっ
てめっき金属の表面全体が拡散バリアによって保護され
る。
【００１８】次いで、層２２、２５を平坦化して、層２
０の上面２０ａを露出させる（図１０参照）。この平坦
化プロセスがＣＭＰであることが好ましい。上に述べた
プロセス（「ディッシング」を伴うＣＭＰ）とは対照的
に、このプロセス条件は、高度の平坦化が得られ、その
ため研磨した層２５の上面２５ａが上面２０ａと同一平
面となるように選択する。したがって、図１０に示すよ
うに、基板層２０中に埋め込まれ、その上面が基板層の
上面と同一平面にあるカプセル化された金属構造（ライ
ナ／バリア層２２、２５によって取り囲まれためっき金
属２４）が形成される。従来の構造とは対照的に（図５
と図１０を比較されたい）、高誘電率バリア層の範囲が
めっき金属線の位置に限定される。
０の上面２０ａを露出させる（図１０参照）。この平坦
化プロセスがＣＭＰであることが好ましい。上に述べた
プロセス（「ディッシング」を伴うＣＭＰ）とは対照的
に、このプロセス条件は、高度の平坦化が得られ、その
ため研磨した層２５の上面２５ａが上面２０ａと同一平
面となるように選択する。したがって、図１０に示すよ
うに、基板層２０中に埋め込まれ、その上面が基板層の
上面と同一平面にあるカプセル化された金属構造（ライ
ナ／バリア層２２、２５によって取り囲まれためっき金
属２４）が形成される。従来の構造とは対照的に（図５
と図１０を比較されたい）、高誘電率バリア層の範囲が
めっき金属線の位置に限定される。
【００１９】第２の実施形態：二重バリア再付着 この実施形態では、要件がそれほど厳しくないＣＭＰプ
ロセスを使用してカプセル化された金属線を得る。具体
的には、第１の実施形態のプロセスに追加の段階を追加
して、上面バリア層を高度に平坦化研磨する必要性を回
避する。
ロセスを使用してカプセル化された金属線を得る。具体
的には、第１の実施形態のプロセスに追加の段階を追加
して、上面バリア層を高度に平坦化研磨する必要性を回
避する。
【００２０】第１の実施形態の場合と同様に、基板層２
０中にフィーチャ２１を形成し、基板層の表面にライナ
／バリア層２２および金属シード層を付着させ、金属２
４がフィーチャ２１を埋めるように電気めっきを実施す
る。次いで、「ディッシング」を促進するプロセスを用
いてめっき金属を研磨し、層２２およびリセスを持たせ
た金属線の上にバリア層２５を付着させる。その結果得
られる構造を図１１（図９に相当）に示す。次いで層２
２および２５を平坦化する。これもやはりＣＭＰによっ
て実施することが好ましい。このプロセスにおける平坦
化は、第１の実施形態ほどには完全でないと仮定する。
例えば、研磨速度の不均一性を補償するため、これらの
層をオーバー研磨する（to overpolish）必要がある場
合がある。この結果得られる構造を図１２に示す。この
平坦化プロセス後には、層２２、２５は層２０の上面２
０ａから完全に除去され、層２２は、めっき金属２４の
角のところの領域２２ｂが腐食され、層２５は、めっき
金属２４の「ディッシング」されたリセスの中の部分２
５ｂにまで縮小される。第１の実施形態と比較すると、
ＣＭＰプロセス要件が緩和されたことによって、金属線
のカプセル化が不完全となっている。
０中にフィーチャ２１を形成し、基板層の表面にライナ
／バリア層２２および金属シード層を付着させ、金属２
４がフィーチャ２１を埋めるように電気めっきを実施す
る。次いで、「ディッシング」を促進するプロセスを用
いてめっき金属を研磨し、層２２およびリセスを持たせ
た金属線の上にバリア層２５を付着させる。その結果得
られる構造を図１１（図９に相当）に示す。次いで層２
２および２５を平坦化する。これもやはりＣＭＰによっ
て実施することが好ましい。このプロセスにおける平坦
化は、第１の実施形態ほどには完全でないと仮定する。
例えば、研磨速度の不均一性を補償するため、これらの
層をオーバー研磨する（to overpolish）必要がある場
合がある。この結果得られる構造を図１２に示す。この
平坦化プロセス後には、層２２、２５は層２０の上面２
０ａから完全に除去され、層２２は、めっき金属２４の
角のところの領域２２ｂが腐食され、層２５は、めっき
金属２４の「ディッシング」されたリセスの中の部分２
５ｂにまで縮小される。第１の実施形態と比較すると、
ＣＭＰプロセス要件が緩和されたことによって、金属線
のカプセル化が不完全となっている。
【００２１】この構造を再び研磨する。このときには、
めっき金属２４の「ディッシング」を促進するように選
択した条件下で実施する。金属表面の中央の領域はバリ
ア層部分２５ｂによって覆われているため、この研磨プ
ロセスによって、金属線の縁に「マイクロディッシン
グ」領域３１が形成される（図１３参照）。これを実施
するのは、充てんおよび研磨を実施してカプセル化され
た構造を得ることができる凹んだ金属領域を作り出すた
めである。次いで、別のライナ／バリア層３２を表面に
付着させ、これによってバリア層部分２５ｂを覆い、
「マイクロディッシング」領域３１を埋める（図１
４）。
めっき金属２４の「ディッシング」を促進するように選
択した条件下で実施する。金属表面の中央の領域はバリ
ア層部分２５ｂによって覆われているため、この研磨プ
ロセスによって、金属線の縁に「マイクロディッシン
グ」領域３１が形成される（図１３参照）。これを実施
するのは、充てんおよび研磨を実施してカプセル化され
た構造を得ることができる凹んだ金属領域を作り出すた
めである。次いで、別のライナ／バリア層３２を表面に
付着させ、これによってバリア層部分２５ｂを覆い、
「マイクロディッシング」領域３１を埋める（図１
４）。
【００２２】最後に、層３２を平坦化し（これもやはり
ＣＭＰが好ましい）、これによって層２０の上面２０ａ
を再び露出させる。めっき金属線の元々の凹んだ領域は
バリア層部分２５ｂによって覆われ、「マイクロディッ
シング」領域３１は依然として凹んでいることに留意さ
れたい。したがって、層３２を（上面２０ａから確実に
完全に除去するために）オーバー研磨することができ、
それでもめっき金属の露出領域は層３２によって依然と
して覆われる。図１５に示すように、この結果得られる
構造では、層３２の残りの部分がめっき金属２４の「マ
イクロディッシング」領域３１を覆っている。第１の実
施形態の場合と同様に、金属の上面の高誘電率バリア層
（層２５および３２の残りの部分）の範囲がめっき金属
線の位置に限定される。
ＣＭＰが好ましい）、これによって層２０の上面２０ａ
を再び露出させる。めっき金属線の元々の凹んだ領域は
バリア層部分２５ｂによって覆われ、「マイクロディッ
シング」領域３１は依然として凹んでいることに留意さ
れたい。したがって、層３２を（上面２０ａから確実に
完全に除去するために）オーバー研磨することができ、
それでもめっき金属の露出領域は層３２によって依然と
して覆われる。図１５に示すように、この結果得られる
構造では、層３２の残りの部分がめっき金属２４の「マ
イクロディッシング」領域３１を覆っている。第１の実
施形態の場合と同様に、金属の上面の高誘電率バリア層
（層２５および３２の残りの部分）の範囲がめっき金属
線の位置に限定される。
【００２３】このようにして、第１の実施形態の構造に
類似したカプセル化された金属構造が得られる（図１０
と１５を比較されたい）。この第２の実施形態は、追加
のバリア付着段階のコストと引き替えに、ＣＭＰ平坦化
プロセスの要件がそれほど厳密でなくてもよいという利
点を有する。
類似したカプセル化された金属構造が得られる（図１０
と１５を比較されたい）。この第２の実施形態は、追加
のバリア付着段階のコストと引き替えに、ＣＭＰ平坦化
プロセスの要件がそれほど厳密でなくてもよいという利
点を有する。
【００２４】ＭＩＭキャパシタへの応用 本発明の金属カプセル化プロセスを、ＭＩＭキャパシタ
の製造において有利に使用することができる。図１６〜
２０にこの製造プロセスを示す。図１６は、前述の第１
の実施形態で準備したカプセル化された金属構造を示
す。この例では、基板層４０がＳｉＯ2、カプセル化さ
れた金属４１がＣｕ、バリア層４２、４３がＴａとＴａ
Ｎを組み合わせたものであると仮定する。
の製造において有利に使用することができる。図１６〜
２０にこの製造プロセスを示す。図１６は、前述の第１
の実施形態で準備したカプセル化された金属構造を示
す。この例では、基板層４０がＳｉＯ2、カプセル化さ
れた金属４１がＣｕ、バリア層４２、４３がＴａとＴａ
Ｎを組み合わせたものであると仮定する。
【００２５】図１６の構造の上面に絶縁層４４（例えば
ＳｉＯ2）を付着させる。次いでこの層を、標準のフォ
トリソグラフィ技法を使用してパターニングし、エッチ
ングして、金属構造の上方に開口４５を形成する（図１
７）。開口４５は、ＭＩＭキャパシタの上部プレートの
位置を画定する。
ＳｉＯ2）を付着させる。次いでこの層を、標準のフォ
トリソグラフィ技法を使用してパターニングし、エッチ
ングして、金属構造の上方に開口４５を形成する（図１
７）。開口４５は、ＭＩＭキャパシタの上部プレートの
位置を画定する。
【００２６】次いで、図１８に示すように、層４４の上
および開口４５の中にＴａ2Ｏ5などの誘電層４６を付着
させる。次いでこの層を（好ましくはＣＭＰによって）
平坦化し、これによって、この層を層４４の上面４４ａ
から除去し、開口４５の内側の部分は残す。次いで、層
４４および４６の上に追加の層４７を付着させる。この
層（例えばＴａＮ）が、ＭＩＭキャパシタ構造の上部キ
ャパシタ・プレートを形成する（図１９参照）。次いで
層４７を平坦化し、これによって層４４の上面４４ａを
再び露出させる。したがって、層４７の残りの部分は、
カプセル化された金属４１の上方の開口４５に限定さ
れ、これらの層の間に誘電層４６が挟まる。あるいは、
層４６の付着の直後に層４７を付着させ、次いで、これ
らの２つの層を単一の研磨プロセスで平坦化してもよ
い。
および開口４５の中にＴａ2Ｏ5などの誘電層４６を付着
させる。次いでこの層を（好ましくはＣＭＰによって）
平坦化し、これによって、この層を層４４の上面４４ａ
から除去し、開口４５の内側の部分は残す。次いで、層
４４および４６の上に追加の層４７を付着させる。この
層（例えばＴａＮ）が、ＭＩＭキャパシタ構造の上部キ
ャパシタ・プレートを形成する（図１９参照）。次いで
層４７を平坦化し、これによって層４４の上面４４ａを
再び露出させる。したがって、層４７の残りの部分は、
カプセル化された金属４１の上方の開口４５に限定さ
れ、これらの層の間に誘電層４６が挟まる。あるいは、
層４６の付着の直後に層４７を付着させ、次いで、これ
らの２つの層を単一の研磨プロセスで平坦化してもよ
い。
【００２７】完成したＭＩＭキャパシタ構造を図２０に
示す。このＭＩＭキャパシタ製造手順では、リソグラフ
ィック・プロセスが１段階だけで済むことに留意された
い。さらに、開口４５のサイズを制御することによっ
て、ＭＩＭキャパシタのプレートの面積を制御すること
ができる。
示す。このＭＩＭキャパシタ製造手順では、リソグラフ
ィック・プロセスが１段階だけで済むことに留意された
い。さらに、開口４５のサイズを制御することによっ
て、ＭＩＭキャパシタのプレートの面積を制御すること
ができる。
【００２８】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【００２９】（１）上面を有する基板に形成され、側壁
および底面を有し、少なくとも前記側壁および底面が第
１のバリア層によって覆われ、金属が充てんされたフィ
ーチャ中に、カプセル化された金属構造を製造する方法
であって、前記金属中にリセスを形成し、これによって
前記金属の上面を前記基板の前記上面よりも低くする段
階と、前記金属の前記上面を覆う追加のバリア層を付着
させ、前記第１のバリア層と接触させる段階と、前記追
加のバリア層を平坦化する段階とを含む方法。 （２）前記方法が繰り返され、これによって最後のバリ
ア層を平坦化した後に、前記基板の前記上面が露出さ
れ、前記第１のバリア層と前記最後のバリア層を含む少
なくとも１層の追加のバリア層とによって前記金属がカ
プセル化される、カプセル化された金属構造を製造する
上記（１）に記載の方法。 （３）前記金属中にリセスを形成する前記段階および前
記平坦化段階が、化学機械研磨（ＣＭＰ）によって実施
される、カプセル化された金属構造を製造する上記
（１）に記載の方法。 （４）上面を有する基板に形成された側壁および底面を
有するフィーチャ中にカプセル化された金属構造を製造
する方法であって、前記基板の前記上面ならびに前記フ
ィーチャの前記側壁および底面に第１のバリア層を付着
させる段階と、前記フィーチャに金属を充てんする段階
と、前記金属中にリセスを形成し、これによって前記金
属の上面を前記基板の前記上面よりも低くする段階と、
前記金属の前記上面に第２のバリア層を付着させる段階
と、前記第１のバリア層および前記第２のバリア層を平
坦化し、これによって前記基板の前記上面を露出させ、
前記第１のバリア層および前記第２のバリア層によって
前記金属をカプセル化する段階とを含む方法。 （５）前記フィーチャに金属を充てんする前記段階がさ
らに、前記第１のバリア層の上に前記金属のシード層を
付着させる段階と、前記シード層を使用して前記金属を
電気めっきする段階を含む、カプセル化された金属構造
を製造する上記（４）に記載の方法。 （６）前記金属中にリセスを形成する前記段階および前
記平坦化段階が、化学機械研磨（ＣＭＰ）によって実施
される、カプセル化された金属構造を製造する上記
（４）に記載の方法。 （７）前記金属が前記上面に電気めっきされ、前記金属
中にリセスを形成する前記段階が前記上面から前記金属
を除去する段階をさらに含む、カプセル化された金属構
造を製造する上記（５）に記載の方法。 （８）上面を有する基板に形成された側壁および底面を
有するフィーチャ中にカプセル化された金属構造を製造
する方法であって、前記基板の前記上面ならびに前記フ
ィーチャの前記側壁および底面に第１のバリア層を付着
させる段階と、前記フィーチャに金属を充てんする段階
と、前記金属中に第１のリセスを形成し、これによって
前記金属の上面を前記基板の前記上面よりも低くする段
階と、前記金属の前記上面に第２のバリア層を付着させ
る段階と、前記第１のバリア層および前記第２のバリア
層を平坦化し、これによって前記基板の前記上面が露出
し、前記第２のバリア層の一部分が前記金属の前記上面
に残り、前記金属の前記上面の一部分が露出する段階
と、前記金属の前記露出部分に第２のリセスを形成する
段階と、前記金属の前記上面および前記第２のバリア層
の前記残りの部分に第３のバリア層を付着させ、これに
よって前記金属中の前記第２のリセスを埋める段階と、
前記第３のバリア層を平坦化し、これによって前記基板
の前記上面を露出させ、前記第１のバリア層、前記第２
のバリア層および前記第３のバリア層によって前記金属
をカプセル化する段階とを含む方法。 （９）前記フィーチャに金属を充てんする前記段階がさ
らに、前記第１のバリア層の上に前記金属のシード層を
付着させる段階と、前記シード層を使用して前記金属を
電気めっきする段階を含む、カプセル化された金属構造
を製造する上記（８）に記載の方法。 （１０）前記金属中に第１のリセスを形成する前記段
階、前記金属中に第２のリセスを形成する前記段階およ
び前記平坦化段階が、化学機械研磨（ＣＭＰ）によって
実施される、カプセル化された金属構造を製造する上記
（８）に記載の方法。 （１１）前記金属が前記上面に電気めっきされ、前記金
属中に第１のリセスを形成する前記段階が前記上面から
前記金属を除去する段階をさらに含む、カプセル化され
た金属構造を製造する上記（９）に記載の方法。 （１２）金属−絶縁体−金属（ＭＩＭ）キャパシタを製
造する方法であって、上面を有し、側壁および底面を有
するフィーチャがその中に形成された第１の基板層を用
意する段階と、前記フィーチャの前記側壁および底面が
第１のバリア層によって覆われ、前記フィーチャが金属
で埋められ、前記金属が、前記第１のバリア層と接触し
た追加のバリア層によって覆われたカプセル化された金
属構造を、前記フィーチャの中に形成する段階と、前記
第１の基板層の前記上面および前記カプセル化された金
属構造の上に第２の基板層を付着させる段階と、前記第
２の基板層中に開口を形成して、前記カプセル化された
金属構造を露出させる段階と、前記第２の基板層の上に
誘電層を付着させ、これによって前記開口の側壁および
前記開口の底の前記露出させたカプセル化金属構造を覆
う段階と、追加の層を付着させて、前記開口の前記側壁
および前記底の前記誘電層を覆い、前記開口を埋める段
階と、前記誘電層および前記追加の層を平坦化する段階
とを含む方法。 （１３）カプセル化された金属構造を形成する前記段階
が、前記基板の前記上面ならびに前記フィーチャの前記
側壁および底面に前記第１のバリア層を付着させる段階
と、前記フィーチャに金属を充てんする段階と、前記金
属中にリセスを形成し、これによって前記金属の上面を
前記基板の前記上面よりも低くする段階と、前記追加の
バリア層を付着させて、前記金属の前記上面を覆い、前
記第１のバリア層と接触させる段階と、前記追加のバリ
ア層を平坦化する段階とを含む、ＭＩＭキャパシタを製
造する上記（１２）に記載の方法。 （１４）前記金属中にリセスを形成する前記段階、前記
追加のバリア層を付着させる前記段階および前記追加の
バリア層を平坦化する前記段階が繰り返され、これによ
って、最後のバリア層を平坦化した後に、前記基板の前
記上面が露出し、前記金属が、前記第１のバリア層と前
記最後のバリア層を含む少なくとも１層の追加のバリア
層とによってカプセル化される、ＭＩＭキャパシタを製
造する上記（１３）に記載の方法。 （１５）前記金属中にリセスを形成する前記段階および
平坦化する前記段階が、化学機械研磨（ＣＭＰ）によっ
て実施される、ＭＩＭキャパシタを製造する上記（１
３）に記載の方法。 （１６）前記誘電層および前記追加の層を平坦化する前
記段階が、前記第２の基板層の上面から前記誘電層およ
び前記追加の層を除去し、これによって、前記第２の基
板層の前記上面が露出し、前記誘電層の残りの部分およ
び前記追加の層の残りの部分が前記開口中に配置され
る、ＭＩＭキャパシタを製造する上記（１２）に記載の
方法。 （１７）上面を有する基板の側壁および底面を有するフ
ィーチャ中に形成されたカプセル化された金属構造であ
って、前記フィーチャの前記側壁および底面を覆う第１
のバリア層と、前記フィーチャを埋め、リセスがその中
に形成され、これによってその上面が前記基板の前記上
面よりも低くなった金属と、前記金属の前記上面を覆
い、前記第１のバリア層と接触し、これによって前記金
属をカプセル化する追加のバリア層とを備え、前記追加
のバリア層が平坦化され、これによって前記基板の前記
上面が露出した金属構造。 （１８）前記金属が銅を含む、上記（１７）に記載のカ
プセル化された金属構造。 （１９）前記第１のバリア層がタンタルおよび窒化タン
タルを含む、上記（１７）に記載のカプセル化された金
属構造。 （２０）前記追加のバリア層の上面が、前記基板の前記
上面と同一平面にある、上記（１７）に記載のカプセル
化された金属構造。 （２１）上面を有し、側壁および底面を有するフィーチ
ャがその中に形成された第１の基板層と、キャパシタ構
造の下部プレートを形成する前記フィーチャ中のカプセ
ル化された金属構造であって、前記フィーチャの前記側
壁および底面が第１のバリア層によって覆われ、前記フ
ィーチャが金属で埋められ、前記金属が、前記第１のバ
リア層と接触した追加のバリア層によって覆われた金属
構造と、前記第１の基板層の前記上面の第２の基板層で
あって、前記カプセル化された金属構造の上に形成され
た開口を有する第２の基板層と、前記開口の側壁および
前記開口の底の前記カプセル化された金属構造を覆う誘
電層と、前記開口の前記側壁および前記底の前記誘電層
を覆い、前記開口を埋め、キャパシタ構造の上部プレー
トを形成する追加の層とを備え、前記誘電層および前記
追加の層が平坦化され、これによって前記第２の基板層
の前記上面が露出した金属−絶縁体−金属（ＭＩＭ）キ
ャパシタ構造。 （２２）前記金属が銅を含む、上記（２１）に記載のＭ
ＩＭキャパシタ構造。 （２３）前記第１のバリア層がタンタルおよび窒化タン
タルを含む、上記（２１）に記載のＭＩＭキャパシタ構
造。 （２４）前記誘電層がＴａ2Ｏ5を含む、上記（２１）に
記載のＭＩＭキャパシタ構造。 （２５）前記追加の層が窒化タンタルを含む、上記（２
１）に記載のＭＩＭキャパシタ構造。
および底面を有し、少なくとも前記側壁および底面が第
１のバリア層によって覆われ、金属が充てんされたフィ
ーチャ中に、カプセル化された金属構造を製造する方法
であって、前記金属中にリセスを形成し、これによって
前記金属の上面を前記基板の前記上面よりも低くする段
階と、前記金属の前記上面を覆う追加のバリア層を付着
させ、前記第１のバリア層と接触させる段階と、前記追
加のバリア層を平坦化する段階とを含む方法。 （２）前記方法が繰り返され、これによって最後のバリ
ア層を平坦化した後に、前記基板の前記上面が露出さ
れ、前記第１のバリア層と前記最後のバリア層を含む少
なくとも１層の追加のバリア層とによって前記金属がカ
プセル化される、カプセル化された金属構造を製造する
上記（１）に記載の方法。 （３）前記金属中にリセスを形成する前記段階および前
記平坦化段階が、化学機械研磨（ＣＭＰ）によって実施
される、カプセル化された金属構造を製造する上記
（１）に記載の方法。 （４）上面を有する基板に形成された側壁および底面を
有するフィーチャ中にカプセル化された金属構造を製造
する方法であって、前記基板の前記上面ならびに前記フ
ィーチャの前記側壁および底面に第１のバリア層を付着
させる段階と、前記フィーチャに金属を充てんする段階
と、前記金属中にリセスを形成し、これによって前記金
属の上面を前記基板の前記上面よりも低くする段階と、
前記金属の前記上面に第２のバリア層を付着させる段階
と、前記第１のバリア層および前記第２のバリア層を平
坦化し、これによって前記基板の前記上面を露出させ、
前記第１のバリア層および前記第２のバリア層によって
前記金属をカプセル化する段階とを含む方法。 （５）前記フィーチャに金属を充てんする前記段階がさ
らに、前記第１のバリア層の上に前記金属のシード層を
付着させる段階と、前記シード層を使用して前記金属を
電気めっきする段階を含む、カプセル化された金属構造
を製造する上記（４）に記載の方法。 （６）前記金属中にリセスを形成する前記段階および前
記平坦化段階が、化学機械研磨（ＣＭＰ）によって実施
される、カプセル化された金属構造を製造する上記
（４）に記載の方法。 （７）前記金属が前記上面に電気めっきされ、前記金属
中にリセスを形成する前記段階が前記上面から前記金属
を除去する段階をさらに含む、カプセル化された金属構
造を製造する上記（５）に記載の方法。 （８）上面を有する基板に形成された側壁および底面を
有するフィーチャ中にカプセル化された金属構造を製造
する方法であって、前記基板の前記上面ならびに前記フ
ィーチャの前記側壁および底面に第１のバリア層を付着
させる段階と、前記フィーチャに金属を充てんする段階
と、前記金属中に第１のリセスを形成し、これによって
前記金属の上面を前記基板の前記上面よりも低くする段
階と、前記金属の前記上面に第２のバリア層を付着させ
る段階と、前記第１のバリア層および前記第２のバリア
層を平坦化し、これによって前記基板の前記上面が露出
し、前記第２のバリア層の一部分が前記金属の前記上面
に残り、前記金属の前記上面の一部分が露出する段階
と、前記金属の前記露出部分に第２のリセスを形成する
段階と、前記金属の前記上面および前記第２のバリア層
の前記残りの部分に第３のバリア層を付着させ、これに
よって前記金属中の前記第２のリセスを埋める段階と、
前記第３のバリア層を平坦化し、これによって前記基板
の前記上面を露出させ、前記第１のバリア層、前記第２
のバリア層および前記第３のバリア層によって前記金属
をカプセル化する段階とを含む方法。 （９）前記フィーチャに金属を充てんする前記段階がさ
らに、前記第１のバリア層の上に前記金属のシード層を
付着させる段階と、前記シード層を使用して前記金属を
電気めっきする段階を含む、カプセル化された金属構造
を製造する上記（８）に記載の方法。 （１０）前記金属中に第１のリセスを形成する前記段
階、前記金属中に第２のリセスを形成する前記段階およ
び前記平坦化段階が、化学機械研磨（ＣＭＰ）によって
実施される、カプセル化された金属構造を製造する上記
（８）に記載の方法。 （１１）前記金属が前記上面に電気めっきされ、前記金
属中に第１のリセスを形成する前記段階が前記上面から
前記金属を除去する段階をさらに含む、カプセル化され
た金属構造を製造する上記（９）に記載の方法。 （１２）金属−絶縁体−金属（ＭＩＭ）キャパシタを製
造する方法であって、上面を有し、側壁および底面を有
するフィーチャがその中に形成された第１の基板層を用
意する段階と、前記フィーチャの前記側壁および底面が
第１のバリア層によって覆われ、前記フィーチャが金属
で埋められ、前記金属が、前記第１のバリア層と接触し
た追加のバリア層によって覆われたカプセル化された金
属構造を、前記フィーチャの中に形成する段階と、前記
第１の基板層の前記上面および前記カプセル化された金
属構造の上に第２の基板層を付着させる段階と、前記第
２の基板層中に開口を形成して、前記カプセル化された
金属構造を露出させる段階と、前記第２の基板層の上に
誘電層を付着させ、これによって前記開口の側壁および
前記開口の底の前記露出させたカプセル化金属構造を覆
う段階と、追加の層を付着させて、前記開口の前記側壁
および前記底の前記誘電層を覆い、前記開口を埋める段
階と、前記誘電層および前記追加の層を平坦化する段階
とを含む方法。 （１３）カプセル化された金属構造を形成する前記段階
が、前記基板の前記上面ならびに前記フィーチャの前記
側壁および底面に前記第１のバリア層を付着させる段階
と、前記フィーチャに金属を充てんする段階と、前記金
属中にリセスを形成し、これによって前記金属の上面を
前記基板の前記上面よりも低くする段階と、前記追加の
バリア層を付着させて、前記金属の前記上面を覆い、前
記第１のバリア層と接触させる段階と、前記追加のバリ
ア層を平坦化する段階とを含む、ＭＩＭキャパシタを製
造する上記（１２）に記載の方法。 （１４）前記金属中にリセスを形成する前記段階、前記
追加のバリア層を付着させる前記段階および前記追加の
バリア層を平坦化する前記段階が繰り返され、これによ
って、最後のバリア層を平坦化した後に、前記基板の前
記上面が露出し、前記金属が、前記第１のバリア層と前
記最後のバリア層を含む少なくとも１層の追加のバリア
層とによってカプセル化される、ＭＩＭキャパシタを製
造する上記（１３）に記載の方法。 （１５）前記金属中にリセスを形成する前記段階および
平坦化する前記段階が、化学機械研磨（ＣＭＰ）によっ
て実施される、ＭＩＭキャパシタを製造する上記（１
３）に記載の方法。 （１６）前記誘電層および前記追加の層を平坦化する前
記段階が、前記第２の基板層の上面から前記誘電層およ
び前記追加の層を除去し、これによって、前記第２の基
板層の前記上面が露出し、前記誘電層の残りの部分およ
び前記追加の層の残りの部分が前記開口中に配置され
る、ＭＩＭキャパシタを製造する上記（１２）に記載の
方法。 （１７）上面を有する基板の側壁および底面を有するフ
ィーチャ中に形成されたカプセル化された金属構造であ
って、前記フィーチャの前記側壁および底面を覆う第１
のバリア層と、前記フィーチャを埋め、リセスがその中
に形成され、これによってその上面が前記基板の前記上
面よりも低くなった金属と、前記金属の前記上面を覆
い、前記第１のバリア層と接触し、これによって前記金
属をカプセル化する追加のバリア層とを備え、前記追加
のバリア層が平坦化され、これによって前記基板の前記
上面が露出した金属構造。 （１８）前記金属が銅を含む、上記（１７）に記載のカ
プセル化された金属構造。 （１９）前記第１のバリア層がタンタルおよび窒化タン
タルを含む、上記（１７）に記載のカプセル化された金
属構造。 （２０）前記追加のバリア層の上面が、前記基板の前記
上面と同一平面にある、上記（１７）に記載のカプセル
化された金属構造。 （２１）上面を有し、側壁および底面を有するフィーチ
ャがその中に形成された第１の基板層と、キャパシタ構
造の下部プレートを形成する前記フィーチャ中のカプセ
ル化された金属構造であって、前記フィーチャの前記側
壁および底面が第１のバリア層によって覆われ、前記フ
ィーチャが金属で埋められ、前記金属が、前記第１のバ
リア層と接触した追加のバリア層によって覆われた金属
構造と、前記第１の基板層の前記上面の第２の基板層で
あって、前記カプセル化された金属構造の上に形成され
た開口を有する第２の基板層と、前記開口の側壁および
前記開口の底の前記カプセル化された金属構造を覆う誘
電層と、前記開口の前記側壁および前記底の前記誘電層
を覆い、前記開口を埋め、キャパシタ構造の上部プレー
トを形成する追加の層とを備え、前記誘電層および前記
追加の層が平坦化され、これによって前記第２の基板層
の前記上面が露出した金属−絶縁体−金属（ＭＩＭ）キ
ャパシタ構造。 （２２）前記金属が銅を含む、上記（２１）に記載のＭ
ＩＭキャパシタ構造。 （２３）前記第１のバリア層がタンタルおよび窒化タン
タルを含む、上記（２１）に記載のＭＩＭキャパシタ構
造。 （２４）前記誘電層がＴａ2Ｏ5を含む、上記（２１）に
記載のＭＩＭキャパシタ構造。 （２５）前記追加の層が窒化タンタルを含む、上記（２
１）に記載のＭＩＭキャパシタ構造。
【図１】インターレベル誘電層中に金属線を製造し、こ
の金属線をカプセル化する従来のプロセスの一段階を示
す図である。
の金属線をカプセル化する従来のプロセスの一段階を示
す図である。
【図２】インターレベル誘電層中に金属線を製造し、こ
の金属線をカプセル化する従来のプロセスの図１に続く
段階を示す図である。
の金属線をカプセル化する従来のプロセスの図１に続く
段階を示す図である。
【図３】インターレベル誘電層中に金属線を製造し、こ
の金属線をカプセル化する従来のプロセスの図２に続く
段階を示す図である。
の金属線をカプセル化する従来のプロセスの図２に続く
段階を示す図である。
【図４】インターレベル誘電層中に金属線を製造し、こ
の金属線をカプセル化する従来のプロセスの図３に続く
段階を示す図である。
の金属線をカプセル化する従来のプロセスの図３に続く
段階を示す図である。
【図５】インターレベル誘電層中に金属線を製造し、こ
の金属線をカプセル化する従来のプロセスの図４に続く
段階を示す図である。
の金属線をカプセル化する従来のプロセスの図４に続く
段階を示す図である。
【図６】本発明の第１の実施形態に基づくカプセル化プ
ロセスの一段階を示す図である。
ロセスの一段階を示す図である。
【図７】本発明の第１の実施形態に基づくカプセル化プ
ロセスの図６に続く段階を示す図である。
ロセスの図６に続く段階を示す図である。
【図８】本発明の第１の実施形態に基づくカプセル化プ
ロセスの図７に続く段階を示す図である。
ロセスの図７に続く段階を示す図である。
【図９】本発明の第１の実施形態に基づくカプセル化プ
ロセスの図８に続く段階を示す図である。
ロセスの図８に続く段階を示す図である。
【図１０】本発明の第１の実施形態に基づくカプセル化
プロセスの図９に続く段階を示す図である。
プロセスの図９に続く段階を示す図である。
【図１１】本発明の第２の実施形態に基づくプロセスの
追加の段階を示す図である。
追加の段階を示す図である。
【図１２】本発明の第２の実施形態に基づくプロセスの
図１１に続く追加の段階を示す図である。
図１１に続く追加の段階を示す図である。
【図１３】本発明の第２の実施形態に基づくプロセスの
図１２に続く追加の段階を示す図である。
図１２に続く追加の段階を示す図である。
【図１４】本発明の第２の実施形態に基づくプロセスの
図１３に続く追加の段階を示す図である。
図１３に続く追加の段階を示す図である。
【図１５】本発明の第２の実施形態に基づくプロセスの
図１４に続く追加の段階を示す図である。
図１４に続く追加の段階を示す図である。
【図１６】カプセル化された金属構造を使用した本発明
に基づくＭＩＭキャパシタ製造の一段階を示す図であ
る。
に基づくＭＩＭキャパシタ製造の一段階を示す図であ
る。
【図１７】カプセル化された金属構造を使用した本発明
に基づくＭＩＭキャパシタ製造の図１６に続く段階を示
す図である。
に基づくＭＩＭキャパシタ製造の図１６に続く段階を示
す図である。
【図１８】カプセル化された金属構造を使用した本発明
に基づくＭＩＭキャパシタ製造の図１７に続く段階を示
す図である。
に基づくＭＩＭキャパシタ製造の図１７に続く段階を示
す図である。
【図１９】カプセル化された金属構造を使用した本発明
に基づくＭＩＭキャパシタ製造の図１８に続く段階を示
す図である。
に基づくＭＩＭキャパシタ製造の図１８に続く段階を示
す図である。
【図２０】カプセル化された金属構造を使用した本発明
に基づくＭＩＭキャパシタ製造の図１９に続く段階を示
す図である。
に基づくＭＩＭキャパシタ製造の図１９に続く段階を示
す図である。
１０ インターレベル誘電層 １１ フィーチャ １２ ライナ／接着プロモータ １３ シード層 １４ めっき金属 １４ａ めっき金属の上面 １５ フィーチャの外側の領域 １６ 誘電層 ２０ 誘電層（基板層） ２０ａ 誘電層の上面 ２１ フィーチャ ２２ ライナ層 ２２ａ ライナ層の上面 ２２ｂ めっき金属の角のライナ層の領域 ２３ シード層 ２４ 金属 ２４ａ 金属の上面 ２４ｃ 金属のリセス ２４ｄ 金属のリセス ２５ ライナ／バリア層 ２５ａ ライナ／バリア層の上面 ２５ｂ リセスの中のライナ／バリア層 ３１ マイクロディッシング領域 ３２ ライナ／バリア層 ４０ 基板層 ４１ 金属 ４２ バリア層 ４３ バリア層 ４４ 絶縁層 ４４ａ 絶縁層の上面 ４５ 開口 ４６ 誘電層 ４７ キャパシタの上部プレート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ドナルド・カナペリ アメリカ合衆国06752 コネチカット州ブ リッジウォーター ノース メイン・スト リート 126 (72)発明者 マハデヴァイヤー・クリシナン アメリカ合衆国12533 ニューヨーク州ホ ープウェル・ジャンクション ラーチモン ト・ドライブ 18 (72)発明者 ケニース・ジェイ・ステイン アメリカ合衆国06482 コネチカット州サ ンディ・フック リバーサイド・ロード 31 (72)発明者 リチャード・ピー・ヴォラント アメリカ合衆国06812 コネチカット州ニ ュー・フェアフィールド ファルトン・ド ライブ 16 Ｆターム(参考） 4M104 BB32 DD43 DD52 DD75 FF17 FF18 HH12 5F033 HH11 HH21 HH32 MM01 MM05 MM12 MM13 PP06 PP27 QQ48 RR04 RR06 XX24 XX28 5F038 AC05 AC10 AC15 EZ14 EZ15
Claims (25)
- 【請求項１】上面を有する基板に形成され、側壁および
底面を有し、少なくとも前記側壁および底面が第１のバ
リア層によって覆われ、金属が充てんされたフィーチャ
中に、カプセル化された金属構造を製造する方法であっ
て、 前記金属中にリセスを形成し、これによって前記金属の
上面を前記基板の前記上面よりも低くする段階と、 前記金属の前記上面を覆う追加のバリア層を付着させ、
前記第１のバリア層と接触させる段階と、 前記追加のバリア層を平坦化する段階とを含む方法。 - 【請求項２】前記方法が繰り返され、これによって最後
のバリア層を平坦化した後に、前記基板の前記上面が露
出され、前記第１のバリア層と前記最後のバリア層を含
む少なくとも１層の追加のバリア層とによって前記金属
がカプセル化される、カプセル化された金属構造を製造
する請求項１に記載の方法。 - 【請求項３】前記金属中にリセスを形成する前記段階お
よび前記平坦化段階が、化学機械研磨（ＣＭＰ）によっ
て実施される、カプセル化された金属構造を製造する請
求項１に記載の方法。 - 【請求項４】上面を有する基板に形成された側壁および
底面を有するフィーチャ中にカプセル化された金属構造
を製造する方法であって、 前記基板の前記上面ならびに前記フィーチャの前記側壁
および底面に第１のバリア層を付着させる段階と、 前記フィーチャに金属を充てんする段階と、 前記金属中にリセスを形成し、これによって前記金属の
上面を前記基板の前記上面よりも低くする段階と、 前記金属の前記上面に第２のバリア層を付着させる段階
と、 前記第１のバリア層および前記第２のバリア層を平坦化
し、これによって前記基板の前記上面を露出させ、前記
第１のバリア層および前記第２のバリア層によって前記
金属をカプセル化する段階とを含む方法。 - 【請求項５】前記フィーチャに金属を充てんする前記段
階がさらに、 前記第１のバリア層の上に前記金属のシード層を付着さ
せる段階と、 前記シード層を使用して前記金属を電気めっきする段階
を含む、カプセル化された金属構造を製造する請求項４
に記載の方法。 - 【請求項６】前記金属中にリセスを形成する前記段階お
よび前記平坦化段階が、化学機械研磨（ＣＭＰ）によっ
て実施される、カプセル化された金属構造を製造する請
求項４に記載の方法。 - 【請求項７】前記金属が前記上面に電気めっきされ、前
記金属中にリセスを形成する前記段階が前記上面から前
記金属を除去する段階をさらに含む、カプセル化された
金属構造を製造する請求項５に記載の方法。 - 【請求項８】上面を有する基板に形成された側壁および
底面を有するフィーチャ中にカプセル化された金属構造
を製造する方法であって、 前記基板の前記上面ならびに前記フィーチャの前記側壁
および底面に第１のバリア層を付着させる段階と、 前記フィーチャに金属を充てんする段階と、 前記金属中に第１のリセスを形成し、これによって前記
金属の上面を前記基板の前記上面よりも低くする段階
と、 前記金属の前記上面に第２のバリア層を付着させる段階
と、 前記第１のバリア層および前記第２のバリア層を平坦化
し、これによって前記基板の前記上面が露出し、前記第
２のバリア層の一部分が前記金属の前記上面に残り、前
記金属の前記上面の一部分が露出する段階と、 前記金属の前記露出部分に第２のリセスを形成する段階
と、 前記金属の前記上面および前記第２のバリア層の前記残
りの部分に第３のバリア層を付着させ、これによって前
記金属中の前記第２のリセスを埋める段階と、 前記第３のバリア層を平坦化し、これによって前記基板
の前記上面を露出させ、前記第１のバリア層、前記第２
のバリア層および前記第３のバリア層によって前記金属
をカプセル化する段階とを含む方法。 - 【請求項９】前記フィーチャに金属を充てんする前記段
階がさらに、 前記第１のバリア層の上に前記金属のシード層を付着さ
せる段階と、 前記シード層を使用して前記金属を電気めっきする段階
を含む、カプセル化された金属構造を製造する請求項８
に記載の方法。 - 【請求項１０】前記金属中に第１のリセスを形成する前
記段階、前記金属中に第２のリセスを形成する前記段階
および前記平坦化段階が、化学機械研磨（ＣＭＰ）によ
って実施される、カプセル化された金属構造を製造する
請求項８に記載の方法。 - 【請求項１１】前記金属が前記上面に電気めっきされ、
前記金属中に第１のリセスを形成する前記段階が前記上
面から前記金属を除去する段階をさらに含む、カプセル
化された金属構造を製造する請求項９に記載の方法。 - 【請求項１２】金属−絶縁体−金属（ＭＩＭ）キャパシ
タを製造する方法であって、 上面を有し、側壁および底面を有するフィーチャがその
中に形成された第１の基板層を用意する段階と、 前記フィーチャの前記側壁および底面が第１のバリア層
によって覆われ、前記フィーチャが金属で埋められ、前
記金属が、前記第１のバリア層と接触した追加のバリア
層によって覆われたカプセル化された金属構造を、前記
フィーチャの中に形成する段階と、 前記第１の基板層の前記上面および前記カプセル化され
た金属構造の上に第２の基板層を付着させる段階と、 前記第２の基板層中に開口を形成して、前記カプセル化
された金属構造を露出させる段階と、 前記第２の基板層の上に誘電層を付着させ、これによっ
て前記開口の側壁および前記開口の底の前記露出させた
カプセル化金属構造を覆う段階と、 追加の層を付着させて、前記開口の前記側壁および前記
底の前記誘電層を覆い、前記開口を埋める段階と、 前記誘電層および前記追加の層を平坦化する段階とを含
む方法。 - 【請求項１３】カプセル化された金属構造を形成する前
記段階が、 前記基板の前記上面ならびに前記フィーチャの前記側壁
および底面に前記第１のバリア層を付着させる段階と、 前記フィーチャに金属を充てんする段階と、 前記金属中にリセスを形成し、これによって前記金属の
上面を前記基板の前記上面よりも低くする段階と、 前記追加のバリア層を付着させて、前記金属の前記上面
を覆い、前記第１のバリア層と接触させる段階と、 前記追加のバリア層を平坦化する段階とを含む、ＭＩＭ
キャパシタを製造する請求項１２に記載の方法。 - 【請求項１４】前記金属中にリセスを形成する前記段
階、前記追加のバリア層を付着させる前記段階および前
記追加のバリア層を平坦化する前記段階が繰り返され、
これによって、最後のバリア層を平坦化した後に、前記
基板の前記上面が露出し、前記金属が、前記第１のバリ
ア層と前記最後のバリア層を含む少なくとも１層の追加
のバリア層とによってカプセル化される、ＭＩＭキャパ
シタを製造する請求項１３に記載の方法。 - 【請求項１５】前記金属中にリセスを形成する前記段階
および平坦化する前記段階が、化学機械研磨（ＣＭＰ）
によって実施される、ＭＩＭキャパシタを製造する請求
項１３に記載の方法。 - 【請求項１６】前記誘電層および前記追加の層を平坦化
する前記段階が、前記第２の基板層の上面から前記誘電
層および前記追加の層を除去し、これによって、前記第
２の基板層の前記上面が露出し、前記誘電層の残りの部
分および前記追加の層の残りの部分が前記開口中に配置
される、ＭＩＭキャパシタを製造する請求項１２に記載
の方法。 - 【請求項１７】上面を有する基板の側壁および底面を有
するフィーチャ中に形成されたカプセル化された金属構
造であって、 前記フィーチャの前記側壁および底面を覆う第１のバリ
ア層と、 前記フィーチャを埋め、リセスがその中に形成され、こ
れによってその上面が前記基板の前記上面よりも低くな
った金属と、 前記金属の前記上面を覆い、前記第１のバリア層と接触
し、これによって前記金属をカプセル化する追加のバリ
ア層とを備え、 前記追加のバリア層が平坦化され、これによって前記基
板の前記上面が露出した金属構造。 - 【請求項１８】前記金属が銅を含む、請求項１７に記載
のカプセル化された金属構造。 - 【請求項１９】前記第１のバリア層がタンタルおよび窒
化タンタルを含む、請求項１７に記載のカプセル化され
た金属構造。 - 【請求項２０】前記追加のバリア層の上面が、前記基板
の前記上面と同一平面にある、請求項１７に記載のカプ
セル化された金属構造。 - 【請求項２１】上面を有し、側壁および底面を有するフ
ィーチャがその中に形成された第１の基板層と、 キャパシタ構造の下部プレートを形成する前記フィーチ
ャ中のカプセル化された金属構造であって、前記フィー
チャの前記側壁および底面が第１のバリア層によって覆
われ、前記フィーチャが金属で埋められ、前記金属が、
前記第１のバリア層と接触した追加のバリア層によって
覆われた金属構造と、 前記第１の基板層の前記上面の第２の基板層であって、
前記カプセル化された金属構造の上に形成された開口を
有する第２の基板層と、 前記開口の側壁および前記開口の底の前記カプセル化さ
れた金属構造を覆う誘電層と、 前記開口の前記側壁および前記底の前記誘電層を覆い、
前記開口を埋め、キャパシタ構造の上部プレートを形成
する追加の層とを備え、 前記誘電層および前記追加の層が平坦化され、これによ
って前記第２の基板層の前記上面が露出した金属−絶縁
体−金属（ＭＩＭ）キャパシタ構造。 - 【請求項２２】前記金属が銅を含む、請求項２１に記載
のＭＩＭキャパシタ構造。 - 【請求項２３】前記第１のバリア層がタンタルおよび窒
化タンタルを含む、請求項２１に記載のＭＩＭキャパシ
タ構造。 - 【請求項２４】前記誘電層がＴａ2Ｏ5を含む、請求項２
１に記載のＭＩＭキャパシタ構造。 - 【請求項２５】前記追加の層が窒化タンタルを含む、請
求項２１に記載のＭＩＭキャパシタ構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/567,466 US6368953B1 (en) | 2000-05-09 | 2000-05-09 | Encapsulated metal structures for semiconductor devices and MIM capacitors including the same |
| US09/567466 | 2000-05-09 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002026018A true JP2002026018A (ja) | 2002-01-25 |
| JP3864245B2 JP3864245B2 (ja) | 2006-12-27 |
Family
ID=24267273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001127214A Expired - Fee Related JP3864245B2 (ja) | 2000-05-09 | 2001-04-25 | カプセル化された金属構造を製造する方法その金属構造、及びキャパシタ構造 |
Country Status (5)
| Country | Link |
|---|---|
| US (4) | US6368953B1 (ja) |
| JP (1) | JP3864245B2 (ja) |
| KR (1) | KR100424239B1 (ja) |
| CN (1) | CN1181533C (ja) |
| TW (1) | TWI220064B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526378A (ja) * | 2001-08-29 | 2005-09-02 | フリースケール セミコンダクター インコーポレイテッド | Ｍｉｍキャパシタの形成方法 |
| US7564109B2 (en) | 2004-05-25 | 2009-07-21 | Kabushiki Kaisha Toshiba | MRAM and method of manufacturing the same |
| JP4829792B2 (ja) * | 2003-09-30 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電子デバイス及びこれを製造する方法 |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6373087B1 (en) * | 2000-08-31 | 2002-04-16 | Agere Systems Guardian Corp. | Methods of fabricating a metal-oxide-metal capacitor and associated apparatuses |
| AU2001296609A1 (en) * | 2000-10-03 | 2002-04-15 | Broadcom Corporation | High-density metal capacitor using dual-damascene copper interconnect |
| JP2002270769A (ja) * | 2001-03-08 | 2002-09-20 | Toshiba Corp | 半導体装置及びその製造方法 |
| US6975032B2 (en) * | 2002-12-16 | 2005-12-13 | International Business Machines Corporation | Copper recess process with application to selective capping and electroless plating |
| KR100949004B1 (ko) * | 2002-12-24 | 2010-03-23 | 동부일렉트로닉스 주식회사 | Ｍｉｍ 구조의 커패시터 제조방법 |
| US6903011B2 (en) * | 2003-06-05 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Displacement method to grow cu overburden |
| US6913965B2 (en) * | 2003-06-12 | 2005-07-05 | International Busniess Machines Corporation | Non-Continuous encapsulation layer for MIM capacitor |
| US7005371B2 (en) * | 2004-04-29 | 2006-02-28 | International Business Machines Corporation | Method of forming suspended transmission line structures in back end of line processing |
| JP2006086155A (ja) * | 2004-09-14 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| KR20060027747A (ko) * | 2004-09-23 | 2006-03-28 | 삼성전자주식회사 | 금속전극들을 갖는 커패시터 제조방법 |
| US7290315B2 (en) * | 2004-10-21 | 2007-11-06 | Intel Corporation | Method for making a passive device structure |
| KR100679257B1 (ko) * | 2004-11-26 | 2007-02-05 | 삼성전자주식회사 | 매립형 커패시터의 제조방법 |
| DE102005004384A1 (de) * | 2005-01-31 | 2006-08-10 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer definierten Vertiefung in einer Damaszener-Struktur unter Verwendung eines CMP Prozesses und eine Damaszener-Struktur |
| US7160772B2 (en) * | 2005-02-23 | 2007-01-09 | International Business Machines Corporation | Structure and method for integrating MIM capacitor in BEOL wiring levels |
| US7375412B1 (en) * | 2005-03-31 | 2008-05-20 | Intel Corporation | iTFC with optimized C(T) |
| US7629269B2 (en) * | 2005-03-31 | 2009-12-08 | Intel Corporation | High-k thin film grain size control |
| US20060220177A1 (en) * | 2005-03-31 | 2006-10-05 | Palanduz Cengiz A | Reduced porosity high-k thin film mixed grains for thin film capacitor applications |
| US7402519B2 (en) | 2005-06-03 | 2008-07-22 | Intel Corporation | Interconnects having sealing structures to enable selective metal capping layers |
| US7453144B2 (en) * | 2005-06-29 | 2008-11-18 | Intel Corporation | Thin film capacitors and methods of making the same |
| US7348672B2 (en) * | 2005-07-07 | 2008-03-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnects with improved reliability |
| US7680373B2 (en) * | 2006-09-13 | 2010-03-16 | University Of Washington | Temperature adjustment in scanning beam devices |
| US7625815B2 (en) * | 2006-10-31 | 2009-12-01 | International Business Machines Corporation | Reduced leakage interconnect structure |
| US7935621B2 (en) * | 2008-02-15 | 2011-05-03 | International Business Machines Corporation | Anti-fuse device structure and electroplating circuit structure and method |
| US8043966B2 (en) * | 2008-04-11 | 2011-10-25 | International Business Machines Corporation | Method for monitoring patterning integrity of etched openings and forming conductive structures with the openings |
| US7955964B2 (en) * | 2008-05-14 | 2011-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dishing-free gap-filling with multiple CMPs |
| US8048752B2 (en) | 2008-07-24 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Spacer shape engineering for void-free gap-filling process |
| US11018087B2 (en) | 2018-04-25 | 2021-05-25 | International Business Machines Corporation | Metal interconnects |
| US10741748B2 (en) | 2018-06-25 | 2020-08-11 | International Business Machines Corporation | Back end of line metallization structures |
| US11404378B2 (en) * | 2020-11-24 | 2022-08-02 | Omnivision Technologies, Inc. | Semiconductor device with buried metal pad, and methods for manufacture |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181141A (ja) * | 1994-12-21 | 1996-07-12 | Yamaha Corp | 配線形成法 |
| JPH08222568A (ja) * | 1995-02-10 | 1996-08-30 | Ulvac Japan Ltd | 銅配線製造方法、半導体装置、及び銅配線製造装置 |
| JPH09181258A (ja) * | 1995-10-27 | 1997-07-11 | Internatl Business Mach Corp <Ibm> | コンデンサおよびその作製方法 |
| JPH09283520A (ja) * | 1996-04-11 | 1997-10-31 | Mitsubishi Electric Corp | 集積回路の多段埋め込み配線構造およびその製造方法 |
| JP2000049224A (ja) * | 1998-07-22 | 2000-02-18 | United Integrated Circuits Corp | 集積回路の金属相互接続構造を製造する方法 |
| JP2000208443A (ja) * | 1999-01-13 | 2000-07-28 | Sony Corp | 電子装置の製造方法および製造装置 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3385773A (en) | 1965-05-28 | 1968-05-28 | Buckbee Mears Co | Process for making solid electrical connection through a double-sided printed circuitboard |
| US3464855A (en) | 1966-09-06 | 1969-09-02 | North American Rockwell | Process for forming interconnections in a multilayer circuit board |
| US5256274A (en) | 1990-08-01 | 1993-10-26 | Jaime Poris | Selective metal electrodeposition process |
| NL9100241A (nl) | 1991-02-12 | 1991-08-01 | Koninkl Philips Electronics Nv | Werkwijze voor de vervaardiging van een halfgeleiderinrichting. |
| GB9105943D0 (en) | 1991-03-20 | 1991-05-08 | Philips Nv | A method of manufacturing a semiconductor device |
| DE69226411T2 (de) | 1991-09-30 | 1998-12-24 | At & T Corp., New York, N.Y. | Herstellung eines leitenden Gebietes in elektronischen Vorrichtungen |
| JPH05198525A (ja) * | 1992-01-21 | 1993-08-06 | Sony Corp | 配線構造及び配線の形成方法 |
| US5380546A (en) * | 1993-06-09 | 1995-01-10 | Microelectronics And Computer Technology Corporation | Multilevel metallization process for electronic components |
| JPH08264538A (ja) * | 1995-03-28 | 1996-10-11 | Sumitomo Metal Ind Ltd | 配線の形成方法 |
| US5549808A (en) | 1995-05-12 | 1996-08-27 | International Business Machines Corporation | Method for forming capped copper electrical interconnects |
| US5821168A (en) * | 1997-07-16 | 1998-10-13 | Motorola, Inc. | Process for forming a semiconductor device |
| US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
| US6077780A (en) * | 1997-12-03 | 2000-06-20 | Advanced Micro Devices, Inc. | Method for filling high aspect ratio openings of an integrated circuit to minimize electromigration failure |
| US6251771B1 (en) * | 1998-02-23 | 2001-06-26 | Texas Instruments Incorporated | Hydrogen passivation of chemical-mechanically polished copper-containing layers |
| US6268289B1 (en) * | 1998-05-18 | 2001-07-31 | Motorola Inc. | Method for protecting the edge exclusion of a semiconductor wafer from copper plating through use of an edge exclusion masking layer |
| US6110648A (en) * | 1998-09-17 | 2000-08-29 | Taiwan Semiconductor Manufacturing Company | Method of enclosing copper conductor in a dual damascene process |
| JP2000164812A (ja) * | 1998-11-27 | 2000-06-16 | Sharp Corp | 半導体装置及びその製造方法 |
| US6221710B1 (en) * | 1998-12-29 | 2001-04-24 | United Microelectronics Corp. | Method of fabricating capacitor |
| US6251786B1 (en) * | 1999-09-07 | 2001-06-26 | Chartered Semiconductor Manufacturing Ltd. | Method to create a copper dual damascene structure with less dishing and erosion |
| US6207552B1 (en) * | 2000-02-01 | 2001-03-27 | Advanced Micro Devices, Inc. | Forming and filling a recess in interconnect for encapsulation to minimize electromigration |
| TW439176B (en) * | 2000-03-17 | 2001-06-07 | United Microelectronics Corp | Manufacturing method of capacitors |
-
2000
- 2000-05-09 US US09/567,466 patent/US6368953B1/en not_active Expired - Fee Related
-
2001
- 2001-03-22 TW TW090106812A patent/TWI220064B/zh not_active IP Right Cessation
- 2001-04-17 KR KR10-2001-0020400A patent/KR100424239B1/ko not_active IP Right Cessation
- 2001-04-25 JP JP2001127214A patent/JP3864245B2/ja not_active Expired - Fee Related
- 2001-05-08 CN CNB011179228A patent/CN1181533C/zh not_active Expired - Lifetime
- 2001-12-28 US US10/034,862 patent/US6597068B2/en not_active Expired - Lifetime
-
2003
- 2003-04-07 US US10/409,010 patent/US6756624B2/en not_active Expired - Lifetime
-
2004
- 2004-01-14 US US10/757,214 patent/US6825075B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08181141A (ja) * | 1994-12-21 | 1996-07-12 | Yamaha Corp | 配線形成法 |
| JPH08222568A (ja) * | 1995-02-10 | 1996-08-30 | Ulvac Japan Ltd | 銅配線製造方法、半導体装置、及び銅配線製造装置 |
| JPH09181258A (ja) * | 1995-10-27 | 1997-07-11 | Internatl Business Mach Corp <Ibm> | コンデンサおよびその作製方法 |
| JPH09283520A (ja) * | 1996-04-11 | 1997-10-31 | Mitsubishi Electric Corp | 集積回路の多段埋め込み配線構造およびその製造方法 |
| JP2000049224A (ja) * | 1998-07-22 | 2000-02-18 | United Integrated Circuits Corp | 集積回路の金属相互接続構造を製造する方法 |
| JP2000208443A (ja) * | 1999-01-13 | 2000-07-28 | Sony Corp | 電子装置の製造方法および製造装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526378A (ja) * | 2001-08-29 | 2005-09-02 | フリースケール セミコンダクター インコーポレイテッド | Ｍｉｍキャパシタの形成方法 |
| JP4829792B2 (ja) * | 2003-09-30 | 2011-12-07 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 電子デバイス及びこれを製造する方法 |
| US7564109B2 (en) | 2004-05-25 | 2009-07-21 | Kabushiki Kaisha Toshiba | MRAM and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6756624B2 (en) | 2004-06-29 |
| US6368953B1 (en) | 2002-04-09 |
| US6597068B2 (en) | 2003-07-22 |
| KR100424239B1 (ko) | 2004-03-24 |
| CN1181533C (zh) | 2004-12-22 |
| KR20010103606A (ko) | 2001-11-23 |
| TWI220064B (en) | 2004-08-01 |
| US20030211698A1 (en) | 2003-11-13 |
| US20020068431A1 (en) | 2002-06-06 |
| JP3864245B2 (ja) | 2006-12-27 |
| US6825075B2 (en) | 2004-11-30 |
| CN1323060A (zh) | 2001-11-21 |
| US20040147089A1 (en) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3864245B2 (ja) | カプセル化された金属構造を製造する方法その金属構造、及びキャパシタ構造 | |
| JP3427934B2 (ja) | 選択めっきプロセス | |
| US6004188A (en) | Method for forming copper damascene structures by using a dual CMP barrier layer | |
| JP3778487B2 (ja) | 金属キャパシタの形成方法 | |
| US5985762A (en) | Method of forming a self-aligned copper diffusion barrier in vias | |
| KR100400037B1 (ko) | 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법 | |
| KR0133483B1 (ko) | 폴리시스톱(polishstop) 평탄화 방법 및 구조 | |
| US6593185B1 (en) | Method of forming embedded capacitor structure applied to logic integrated circuit | |
| US7208404B2 (en) | Method to reduce Rs pattern dependence effect | |
| US6103625A (en) | Use of a polish stop layer in the formation of metal structures | |
| US6169024B1 (en) | Process to manufacture continuous metal interconnects | |
| JPH10178096A (ja) | アルミニウム接点の製造法 | |
| US6344408B1 (en) | Method for improving non-uniformity of chemical mechanical polishing by over coating | |
| US6214745B1 (en) | Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern | |
| US6174813B1 (en) | Dual damascene manufacturing process | |
| US6977216B2 (en) | Method for forming metal wire in semiconductor device | |
| KR100368082B1 (ko) | 연마 저지층을 가진 금속 다마신 배선 토포그라피를산화막 충전과 산화막의 선택적 화학 기계적 연마를이용하여 수정하는 방법 | |
| KR20070052452A (ko) | 반도체 소자의 금속배선 제조방법 | |
| US20030119301A1 (en) | Method of fabricating an IMD layer to improve global planarization in subsequent CMP | |
| KR100450241B1 (ko) | 플러그 형성 방법 및 이 플러그를 갖는 반도체 소자 | |
| US6713398B2 (en) | Method of planarizing polysillicon plug | |
| JP2000049224A (ja) | 集積回路の金属相互接続構造を製造する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050414 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050419 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050817 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051101 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060612 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091013 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101013 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111013 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121013 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131013 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |