JP3192903B2 - 半導体装置の製造方法および半導体製造装置 - Google Patents
半導体装置の製造方法および半導体製造装置Info
- Publication number
- JP3192903B2 JP3192903B2 JP01241095A JP1241095A JP3192903B2 JP 3192903 B2 JP3192903 B2 JP 3192903B2 JP 01241095 A JP01241095 A JP 01241095A JP 1241095 A JP1241095 A JP 1241095A JP 3192903 B2 JP3192903 B2 JP 3192903B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- reflow
- gas
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
および半導体製造装置に係り、特に多層配線構造を有す
る半導体装置の層間絶縁膜の形成方法および形成装置に
関する。
および半導体製造装置に係り、特に多層配線構造を有す
る半導体装置の層間絶縁膜の形成方法および形成装置に
関する。
【０００２】
【従来の技術】半導体装置の集積度が増大するのにつれ
て、基板上に配線材料を多層にわたって形成する、いわ
ゆる多層配線化が進んでおり、このような多層配線構造
を有する半導体装置の製造工程が複雑化、長工程化して
きている。
て、基板上に配線材料を多層にわたって形成する、いわ
ゆる多層配線化が進んでおり、このような多層配線構造
を有する半導体装置の製造工程が複雑化、長工程化して
きている。
【０００３】特に、多層配線の形成工程が半導体装置の
製造価格に占める割合は大きく、半導体装置のコストダ
ウンを図る上で多層配線工程の低減化の要求が高まって
きている。
製造価格に占める割合は大きく、半導体装置のコストダ
ウンを図る上で多層配線工程の低減化の要求が高まって
きている。
【０００４】ここで、従来の多層配線の形成工程につい
て説明する。まず、下層配線用の第１の配線材料を堆積
後、下層配線のパターニングを行い、この下層配線上に
第１の絶縁膜を形成すると共に下層配線相互間に絶縁膜
を埋め込む。この時点では、前記下層配線のパターンな
どに依存して第１の絶縁膜の表面に段差が存在し、この
ままでは、この後の上層配線用の第２の配線材料の堆積
時および上層配線のパターニング時に悪影響を及ぼし、
上層配線の段切れによる断線、短絡などの重大な欠陥を
もたらすおそれがある。
て説明する。まず、下層配線用の第１の配線材料を堆積
後、下層配線のパターニングを行い、この下層配線上に
第１の絶縁膜を形成すると共に下層配線相互間に絶縁膜
を埋め込む。この時点では、前記下層配線のパターンな
どに依存して第１の絶縁膜の表面に段差が存在し、この
ままでは、この後の上層配線用の第２の配線材料の堆積
時および上層配線のパターニング時に悪影響を及ぼし、
上層配線の段切れによる断線、短絡などの重大な欠陥を
もたらすおそれがある。
【０００５】そこで、通常は、前記第１の絶縁膜上に第
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
２の配線材料を堆積する前に、その下地である第１の絶
縁膜の表面をレジストエッチバックにより平坦化して段
差を緩和した後、その上に第２の絶縁膜を形成してい
る。
【０００６】上記したような第１の絶縁膜と第２の絶縁
膜とが積層された従来の層間絶縁膜の形成工程は、１回
目の成膜→平坦化→２回目の成膜と工程数が多く、前記
したような多層配線工程の低減化の要求に対する大きな
障害となっている。
膜とが積層された従来の層間絶縁膜の形成工程は、１回
目の成膜→平坦化→２回目の成膜と工程数が多く、前記
したような多層配線工程の低減化の要求に対する大きな
障害となっている。
【０００７】ところで、多層配線工程の低減化の要求に
応える層間絶縁膜表面の平坦化技術の１つとして、ＡＰ
Ｌ（Advanced Planarisation Layer）プロセスが報告
（文献；Matsuura et.al., IEEE Tech.Dig., pp117,199
4 ）されている。
応える層間絶縁膜表面の平坦化技術の１つとして、ＡＰ
Ｌ（Advanced Planarisation Layer）プロセスが報告
（文献；Matsuura et.al., IEEE Tech.Dig., pp117,199
4 ）されている。
【０００８】このＡＰＬプロセスは、層間絶縁膜の形成
に際して、ＳｉＨ4 ガスと酸化剤であるＨ2 Ｏ2 （過酸
化水素水）とを低温（例えば０℃程度）・真空中で反応
させることにより、下層配線上に自己流動型（リフロ
ー）のＳｉＯ2 膜（以下、リフローＳｉＯ2 膜という）
を形成するものである。
に際して、ＳｉＨ4 ガスと酸化剤であるＨ2 Ｏ2 （過酸
化水素水）とを低温（例えば０℃程度）・真空中で反応
させることにより、下層配線上に自己流動型（リフロ
ー）のＳｉＯ2 膜（以下、リフローＳｉＯ2 膜という）
を形成するものである。
【０００９】この方法は、下層配線の配線相互間の絶縁
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
膜の埋め込みと絶縁膜表面の平坦化を同時に達成でき、
１回の成膜で平坦化までの工程を終了するので、多層配
線工程の低減化を実現できる。
【００１０】なお、上記リフローＳｉＯ2 膜を形成する
前に、下層配線上に通常のプラズマＣＶＤ法により第１
層間絶縁膜（ベース絶縁膜）として第１のプラズマＣＶ
Ｄ絶縁膜を形成し、上記リフローＳｉＯ2 膜を形成した
後にリフローＳｉＯ2 膜上に通常のプラズマＣＶＤ法に
より第２層間絶縁膜（キャップ膜）として第２のプラズ
マＣＶＤ絶縁膜を形成した後、ファーネス・アニールを
行う。
前に、下層配線上に通常のプラズマＣＶＤ法により第１
層間絶縁膜（ベース絶縁膜）として第１のプラズマＣＶ
Ｄ絶縁膜を形成し、上記リフローＳｉＯ2 膜を形成した
後にリフローＳｉＯ2 膜上に通常のプラズマＣＶＤ法に
より第２層間絶縁膜（キャップ膜）として第２のプラズ
マＣＶＤ絶縁膜を形成した後、ファーネス・アニールを
行う。
【００１１】しかし、上記したような方法により形成さ
れたリフロー絶縁膜は、比誘電率が４．５〜４．７程度
と高い（熱酸化による通常のＳｉＯ2 膜で３．９程度）
ので、高速化デバイスに要求される低誘電率絶縁膜への
追従が困難であるという問題がある。
れたリフロー絶縁膜は、比誘電率が４．５〜４．７程度
と高い（熱酸化による通常のＳｉＯ2 膜で３．９程度）
ので、高速化デバイスに要求される低誘電率絶縁膜への
追従が困難であるという問題がある。
【００１２】そこで、上記比誘電率を低くする方法とし
て、リフロー絶縁膜の形成途中で膜中にフッ素（Ｆ）を
取り込むことが有効であるが、前記したようなリフロー
絶縁膜を減圧ＣＶＤ法により形成する方法では、フッ素
ガスは分解し難いので、フッ素を取り込むことが困難で
ある。
て、リフロー絶縁膜の形成途中で膜中にフッ素（Ｆ）を
取り込むことが有効であるが、前記したようなリフロー
絶縁膜を減圧ＣＶＤ法により形成する方法では、フッ素
ガスは分解し難いので、フッ素を取り込むことが困難で
ある。
【００１３】
【発明が解決しようとする課題】上記したように従来の
多層配線工程中の層間絶縁膜形成工程にリフロー絶縁膜
形成技術を採用した場合に得られるリフローＳｉＯ2 膜
は、比誘電率が高いという問題があった。
多層配線工程中の層間絶縁膜形成工程にリフロー絶縁膜
形成技術を採用した場合に得られるリフローＳｉＯ2 膜
は、比誘電率が高いという問題があった。
【００１４】本発明は上記の問題点を解決すべくなされ
たもので、半導体装置の多層配線工程中の層間絶縁膜形
成工程にリフロー絶縁膜形成技術を採用した場合に得ら
れるリフロー絶縁膜の比誘電率を低くすることができ、
平坦性に優れた層間絶縁膜を平坦化工程を行うことなく
低コストで実現し得る半導体装置の製造方法を提供する
ことを目的とする。
たもので、半導体装置の多層配線工程中の層間絶縁膜形
成工程にリフロー絶縁膜形成技術を採用した場合に得ら
れるリフロー絶縁膜の比誘電率を低くすることができ、
平坦性に優れた層間絶縁膜を平坦化工程を行うことなく
低コストで実現し得る半導体装置の製造方法を提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体基板を収容した反応室内にＳｉＨ4ガ
ス、Ｈ2 Ｏ2 およびマイクロ波導波管を通したラジカル
な状態のフッ素系ガスを導入し、６６５Ｐａ以下の真空
中、−１０℃以上＋１０℃以下の温度範囲内で上記Ｓｉ
Ｈ4 ガス、Ｈ2 Ｏ2 およびフッ素系ガスを互いに反応さ
せ、上記半導体基板上にリフロー形状を有するリフロー
ＳｉＯ2 膜を形成するリフロー膜形成工程とを具備する
ことを特徴とする。
造方法は、半導体基板を収容した反応室内にＳｉＨ4ガ
ス、Ｈ2 Ｏ2 およびマイクロ波導波管を通したラジカル
な状態のフッ素系ガスを導入し、６６５Ｐａ以下の真空
中、−１０℃以上＋１０℃以下の温度範囲内で上記Ｓｉ
Ｈ4 ガス、Ｈ2 Ｏ2 およびフッ素系ガスを互いに反応さ
せ、上記半導体基板上にリフロー形状を有するリフロー
ＳｉＯ2 膜を形成するリフロー膜形成工程とを具備する
ことを特徴とする。
【００１６】また、本発明の半導体製造装置は、半導体
基板を収容して半導体基板上に気相成長絶縁膜を堆積形
成するためのチャンバーと、上記チャンバーに連結され
たＳｉＨ4 ガス供給管と、前記チャンバーに連結された
Ｈ2 Ｏ2 供給管と、前記チャンバーに連結されたマイク
ロ波導波管と、マイクロ波を発生して上記マイクロ波導
波管にマイクロ波を供給するマイクロ波発生装置と、前
記マイクロ波導波管の一端側にフッ素系ガスを供給する
フッ素系ガス供給源とを具備することを特徴とする。
基板を収容して半導体基板上に気相成長絶縁膜を堆積形
成するためのチャンバーと、上記チャンバーに連結され
たＳｉＨ4 ガス供給管と、前記チャンバーに連結された
Ｈ2 Ｏ2 供給管と、前記チャンバーに連結されたマイク
ロ波導波管と、マイクロ波を発生して上記マイクロ波導
波管にマイクロ波を供給するマイクロ波発生装置と、前
記マイクロ波導波管の一端側にフッ素系ガスを供給する
フッ素系ガス供給源とを具備することを特徴とする。
【００１７】
【作用】本発明の製造方法および半導体製造装置は、多
層配線工程中の層間絶縁膜形成工程にリフロー絶縁膜形
成技術を採用し、絶縁膜を形成後の半導体基板を収容し
た反応室内にＳｉＨ4 ガス、Ｈ2 Ｏ2 およびマイクロ波
導波管を通したラジカルな状態のフッ素系ガスを導入
し、５Ｔｏｒｒ＝５×１３３．３２２Ｐａ（約６６５Ｐ
ａ）以下の真空中、−１０℃以上＋１０℃以下の温度範
囲内で上記ＳｉＨ4ガス、Ｈ2 Ｏ2 およびフッ素系ガス
を互いに反応させることにより、絶縁膜上にリフローＳ
ｉＯ2 膜を形成することが可能である。
層配線工程中の層間絶縁膜形成工程にリフロー絶縁膜形
成技術を採用し、絶縁膜を形成後の半導体基板を収容し
た反応室内にＳｉＨ4 ガス、Ｈ2 Ｏ2 およびマイクロ波
導波管を通したラジカルな状態のフッ素系ガスを導入
し、５Ｔｏｒｒ＝５×１３３．３２２Ｐａ（約６６５Ｐ
ａ）以下の真空中、−１０℃以上＋１０℃以下の温度範
囲内で上記ＳｉＨ4ガス、Ｈ2 Ｏ2 およびフッ素系ガス
を互いに反応させることにより、絶縁膜上にリフローＳ
ｉＯ2 膜を形成することが可能である。
【００１８】これにより、平坦性に優れた層間絶縁膜を
平坦化工程を行うことなく低コストで実現することが可
能になる。しかも、上記したような低温・減圧ＣＶＤ法
によりリフローＳｉＯ2 膜を形成する際、ラジカルな状
態のフッ素系ガスを導入しているので、リフローＳｉＯ
2 膜の形成途中で膜中にフッ素を取り込むことが容易で
あり、リフローＳｉＯ2 膜の比誘電率を３．６以下に低
くすることができることが確認された。
平坦化工程を行うことなく低コストで実現することが可
能になる。しかも、上記したような低温・減圧ＣＶＤ法
によりリフローＳｉＯ2 膜を形成する際、ラジカルな状
態のフッ素系ガスを導入しているので、リフローＳｉＯ
2 膜の形成途中で膜中にフッ素を取り込むことが容易で
あり、リフローＳｉＯ2 膜の比誘電率を３．６以下に低
くすることができることが確認された。
【００１９】
【実施例】以下、図面を参照して本発明の一実施例を詳
細に説明する。図１（ａ）は、本発明の半導体装置の製
造方法で使用されるマルチチャンバー型の半導体製造装
置の構成の一例を概略的に示している。
細に説明する。図１（ａ）は、本発明の半導体装置の製
造方法で使用されるマルチチャンバー型の半導体製造装
置の構成の一例を概略的に示している。
【００２０】図１（ａ）において、１０はプラズマＣＶ
Ｄ装置、２０は減圧ＣＶＤ装置、１は半導体基板が収容
されてセットされるカセットローダー室、２は上記カセ
ットローダー室１と前記プラズマＣＶＤ装置１０の反応
室あるいは減圧ＣＶＤ装置２０の反応室との間で半導体
基板を搬送（搬入・搬出）するロボットアームである。
Ｄ装置、２０は減圧ＣＶＤ装置、１は半導体基板が収容
されてセットされるカセットローダー室、２は上記カセ
ットローダー室１と前記プラズマＣＶＤ装置１０の反応
室あるいは減圧ＣＶＤ装置２０の反応室との間で半導体
基板を搬送（搬入・搬出）するロボットアームである。
【００２１】上記プラズマＣＶＤ装置１０は、通常の構
成を有するもので、その構成の一例を図１（ｂ）に概略
的に示している。図１（ｂ）中、１１は反応室（チャン
バー）、１２は上部電極（シャワーヘッド）、１３は下
部電極（テーブル）、１４は排気口、１５はプロセスガ
ス供給管、１６は高周波電力供給管である。
成を有するもので、その構成の一例を図１（ｂ）に概略
的に示している。図１（ｂ）中、１１は反応室（チャン
バー）、１２は上部電極（シャワーヘッド）、１３は下
部電極（テーブル）、１４は排気口、１５はプロセスガ
ス供給管、１６は高周波電力供給管である。
【００２２】前記減圧ＣＶＤ装置は、通常の構成を有す
る減圧ＣＶＤ装置に対して、マイクロ波導波管を通した
ラジカルな状態のフッ素系ガスを導入し得るような構成
を付加したもので、その一例を図１（ｃ）に概略的に示
している。
る減圧ＣＶＤ装置に対して、マイクロ波導波管を通した
ラジカルな状態のフッ素系ガスを導入し得るような構成
を付加したもので、その一例を図１（ｃ）に概略的に示
している。
【００２３】図１（ｃ）中、２１は反応室（チャンバ
ー）、２２は上部電極（シャワーヘッド）、２３は下部
電極（テーブル）、２４は排気口、２５は前記チャンバ
ー１１に連結されたＳｉＨ4 ガス供給管、２６は前記チ
ャンバー１１に連結されたＨ2Ｏ2 供給管、２７は前記
チャンバー１１に連結され、その一端側のフッ素系ガス
流入口にフッ素系ガスが供給されるマイクロ波導波管、
２８はマイクロ波を発生して上記マイクロ波導波管の途
中にマイクロ波を供給するマイクロ波発生装置、２９は
前記Ｈ2 Ｏ2 供給管２６の一部を加熱するヒーターであ
る。
ー）、２２は上部電極（シャワーヘッド）、２３は下部
電極（テーブル）、２４は排気口、２５は前記チャンバ
ー１１に連結されたＳｉＨ4 ガス供給管、２６は前記チ
ャンバー１１に連結されたＨ2Ｏ2 供給管、２７は前記
チャンバー１１に連結され、その一端側のフッ素系ガス
流入口にフッ素系ガスが供給されるマイクロ波導波管、
２８はマイクロ波を発生して上記マイクロ波導波管の途
中にマイクロ波を供給するマイクロ波発生装置、２９は
前記Ｈ2 Ｏ2 供給管２６の一部を加熱するヒーターであ
る。
【００２４】図２（ａ）乃至（ｅ）は、本発明の半導体
装置の製造方法に係る多層配線工程中の層間絶縁膜形成
工程に図１の半導体製造装置およびリフロー絶縁膜形成
技術を採用した場合の一例を示している。
装置の製造方法に係る多層配線工程中の層間絶縁膜形成
工程に図１の半導体製造装置およびリフロー絶縁膜形成
技術を採用した場合の一例を示している。
【００２５】まず、図２（ａ）に示すように、半導体基
板（例えばシリコン基板）３０上の絶縁膜３１上に下層
配線用の第１の配線材料（例えばＳｉ、Ｃｕを含むアル
ミニウムなどの金属配線材料）を例えばスパッタ法によ
り堆積後、フォトリソグラフィ技術および反応性イオン
エッチング（ＲＩＥ）技術を用いて第１の配線材料のパ
ターニングを行って下層配線３２を形成する。
板（例えばシリコン基板）３０上の絶縁膜３１上に下層
配線用の第１の配線材料（例えばＳｉ、Ｃｕを含むアル
ミニウムなどの金属配線材料）を例えばスパッタ法によ
り堆積後、フォトリソグラフィ技術および反応性イオン
エッチング（ＲＩＥ）技術を用いて第１の配線材料のパ
ターニングを行って下層配線３２を形成する。
【００２６】次に、前記半導体製造装置を使用して、下
層配線３２の配線間に絶縁膜を埋め込むと共に下層配線
上に絶縁膜を堆積することにより層間絶縁膜を形成す
る。上記層間絶縁膜の形成工程においては、まず、下層
配線形成後の半導体基板３０を前記カセットローダー室
１内の例えば石英製のボート上にセットする。
層配線３２の配線間に絶縁膜を埋め込むと共に下層配線
上に絶縁膜を堆積することにより層間絶縁膜を形成す
る。上記層間絶縁膜の形成工程においては、まず、下層
配線形成後の半導体基板３０を前記カセットローダー室
１内の例えば石英製のボート上にセットする。
【００２７】次に、ドライポンプ（図示せず）を用いて
カセットローダー室１内を１００ｍＴｏｒｒ以下の真空
状態に設定し、ロボットアーム２により、前記半導体基
板３０をプラズマＣＶＤ装置１０の反応室１１内に搬入
させる。このプラズマＣＶＤ装置１０の反応室１１内を
５ｍＴｏｒｒ以下の真空状態に設定すると共に下部電極
１３を３００℃程度に設定しておき、半導体基板２０上
の全面に０．１μｍ以上（本例では１００ｎｍ）の厚さ
の第１のプラズマＳｉＯ2 膜３３を形成する。
カセットローダー室１内を１００ｍＴｏｒｒ以下の真空
状態に設定し、ロボットアーム２により、前記半導体基
板３０をプラズマＣＶＤ装置１０の反応室１１内に搬入
させる。このプラズマＣＶＤ装置１０の反応室１１内を
５ｍＴｏｒｒ以下の真空状態に設定すると共に下部電極
１３を３００℃程度に設定しておき、半導体基板２０上
の全面に０．１μｍ以上（本例では１００ｎｍ）の厚さ
の第１のプラズマＳｉＯ2 膜３３を形成する。
【００２８】次に、ロボットアーム２により、前記半導
体基板３０をプラズマＣＶＤ装置の反応室１１内から減
圧ＣＶＤ装置の反応室２１内へ搬送させる。そして、こ
の減圧ＣＶＤ装置の反応室２１内に、ＳｉＨ4 ガス供給
源からＳｉＨ4 ガス供給管２５を介してＳｉＨ4 ガスを
１２０ｓｃｃｍの流量で導入し、かつ、、Ｈ2 Ｏ2 供給
源からＨ2 Ｏ2 供給管２６を介してＨ2 Ｏ2 を０．６ｇ
／分の流量で導入し、かつ、不活性ガス（例えばＮ2 ガ
ス）を５００ｓｃｃｍの流量で導入し、かつ、前記マイ
クロ波導波管を通したラジカルな状態のフッ素系ガス
（例えばＣＦ4 ガス）を２０ｓｃｃｍの流量で導入し
て、５Ｔｏｒｒ以下（本例では５００ｍＴｏｒｒ）の真
空中、−１０℃以上＋１０℃以下の温度範囲内（例えば
０℃）で互いに反応させ、図２（ｂ）に示すように、上
記半導体基板３０上にリフロー形状を有する０．４μｍ
以上、１．４μｍ以下（本例では０．８μｍ）の厚さの
リフローＳｉＯ2 膜３４を得る。
体基板３０をプラズマＣＶＤ装置の反応室１１内から減
圧ＣＶＤ装置の反応室２１内へ搬送させる。そして、こ
の減圧ＣＶＤ装置の反応室２１内に、ＳｉＨ4 ガス供給
源からＳｉＨ4 ガス供給管２５を介してＳｉＨ4 ガスを
１２０ｓｃｃｍの流量で導入し、かつ、、Ｈ2 Ｏ2 供給
源からＨ2 Ｏ2 供給管２６を介してＨ2 Ｏ2 を０．６ｇ
／分の流量で導入し、かつ、不活性ガス（例えばＮ2 ガ
ス）を５００ｓｃｃｍの流量で導入し、かつ、前記マイ
クロ波導波管を通したラジカルな状態のフッ素系ガス
（例えばＣＦ4 ガス）を２０ｓｃｃｍの流量で導入し
て、５Ｔｏｒｒ以下（本例では５００ｍＴｏｒｒ）の真
空中、−１０℃以上＋１０℃以下の温度範囲内（例えば
０℃）で互いに反応させ、図２（ｂ）に示すように、上
記半導体基板３０上にリフロー形状を有する０．４μｍ
以上、１．４μｍ以下（本例では０．８μｍ）の厚さの
リフローＳｉＯ2 膜３４を得る。
【００２９】次に、図２（ｃ）に示すように、上記減圧
ＣＶＤ装置の反応室１１内で５ｍＴｏｒｒ以下の真空中
に上記半導体基板３０を３０秒以上（本例では３０秒）
放置する。
ＣＶＤ装置の反応室１１内で５ｍＴｏｒｒ以下の真空中
に上記半導体基板３０を３０秒以上（本例では３０秒）
放置する。
【００３０】次に、ロボットアーム２により、前記半導
体基板３０を減圧ＣＶＤ装置の反応室２１内からプラズ
マＣＶＤ装置の反応室１１内へ搬送させる。そして、図
２（ｄ）に示すように、プラズマＣＶＤ装置１０の反応
室内で、３００℃以上、４５０℃未満の高温（本例では
３００℃）中に１２０秒以上、６００秒未満の時間（本
例では１２０秒）放置する。
体基板３０を減圧ＣＶＤ装置の反応室２１内からプラズ
マＣＶＤ装置の反応室１１内へ搬送させる。そして、図
２（ｄ）に示すように、プラズマＣＶＤ装置１０の反応
室内で、３００℃以上、４５０℃未満の高温（本例では
３００℃）中に１２０秒以上、６００秒未満の時間（本
例では１２０秒）放置する。
【００３１】この後、図２（ｅ）に示すように、半導体
基板３０上の全面に０．３μｍ以上（本例では３００ｎ
ｍ）の厚さの第２のプラズマＳｉＯ2 膜３５を形成す
る。この後、上記半導体基板３０を上記半導体製造装置
から取り出し、別の半導体製造装置を使用して４５０
℃、３０分のファーネスアニールを行う。
基板３０上の全面に０．３μｍ以上（本例では３００ｎ
ｍ）の厚さの第２のプラズマＳｉＯ2 膜３５を形成す
る。この後、上記半導体基板３０を上記半導体製造装置
から取り出し、別の半導体製造装置を使用して４５０
℃、３０分のファーネスアニールを行う。
【００３２】この後、層間絶縁膜にコンタクトホールあ
るいはビアホールを開口するためのエッチングを行い、
上層配線用の第２の配線材料を堆積後、パターニングを
行って上層配線を形成する。
るいはビアホールを開口するためのエッチングを行い、
上層配線用の第２の配線材料を堆積後、パターニングを
行って上層配線を形成する。
【００３３】上記実施例によれば、多層配線工程中の層
間絶縁膜形成工程にリフロー絶縁膜形成技術を採用し、
絶縁膜を形成後の半導体基板を収容した反応室内にＳｉ
Ｈ4ガス、Ｈ2 Ｏ2 およびマイクロ波導波管を通したラ
ジカルな状態のフッ素系ガスを導入し、５Ｔｏｒｒ以下
の真空中、−１０℃以上＋１０℃以下の温度範囲内で上
記ＳｉＨ4 ガス、Ｈ2 Ｏ2 およびフッ素系ガスを互いに
反応させることにより、減圧ＣＶＤ法により絶縁膜上に
リフローＳｉＯ2 膜を形成するものである。
間絶縁膜形成工程にリフロー絶縁膜形成技術を採用し、
絶縁膜を形成後の半導体基板を収容した反応室内にＳｉ
Ｈ4ガス、Ｈ2 Ｏ2 およびマイクロ波導波管を通したラ
ジカルな状態のフッ素系ガスを導入し、５Ｔｏｒｒ以下
の真空中、−１０℃以上＋１０℃以下の温度範囲内で上
記ＳｉＨ4 ガス、Ｈ2 Ｏ2 およびフッ素系ガスを互いに
反応させることにより、減圧ＣＶＤ法により絶縁膜上に
リフローＳｉＯ2 膜を形成するものである。
【００３４】これにより、平坦性に優れた層間絶縁膜を
平坦化工程を行うことなく低コストで実現することが可
能になる。しかも、減圧ＣＶＤ法によりリフローＳｉＯ
2 膜を形成する際、ラジカルな状態のフッ素系ガスを導
入しているので、リフローＳｉＯ2 膜の形成途中で膜中
にフッ素を取り込むことが容易であり、リフローＳｉＯ
2 膜の比誘電率を３．６以下に低くすることができるこ
とが確認された。
平坦化工程を行うことなく低コストで実現することが可
能になる。しかも、減圧ＣＶＤ法によりリフローＳｉＯ
2 膜を形成する際、ラジカルな状態のフッ素系ガスを導
入しているので、リフローＳｉＯ2 膜の形成途中で膜中
にフッ素を取り込むことが容易であり、リフローＳｉＯ
2 膜の比誘電率を３．６以下に低くすることができるこ
とが確認された。
【００３５】なお、リフローＳｉＯ2 膜３４を形成した
後に所定の真空中に所定時間以上放置し、さらに、所定
の高温中に所定時間以上放置することにより、リフロー
ＳｉＯ2 膜３４の形成工程において絶縁膜の成膜中に水
分が発生して絶縁膜中に水分が含まれたとしても、絶縁
膜中の水分を低減させるように制御し、クラック耐性の
良いリフローＳｉＯ2 膜３４を得ることが可能になる。
後に所定の真空中に所定時間以上放置し、さらに、所定
の高温中に所定時間以上放置することにより、リフロー
ＳｉＯ2 膜３４の形成工程において絶縁膜の成膜中に水
分が発生して絶縁膜中に水分が含まれたとしても、絶縁
膜中の水分を低減させるように制御し、クラック耐性の
良いリフローＳｉＯ2 膜３４を得ることが可能になる。
【００３６】従って、層間絶縁膜形成後の上層配線材料
の堆積時および上層配線のパターニング時に悪影響を及
ぼすことなく、上層配線の段切れによる断線、短絡など
の重大な欠陥をもたらすおそれを防止することが可能に
なる。
の堆積時および上層配線のパターニング時に悪影響を及
ぼすことなく、上層配線の段切れによる断線、短絡など
の重大な欠陥をもたらすおそれを防止することが可能に
なる。
【００３７】なお、上記実施例により得られたリフロー
ＳｉＯ2 膜３４の成膜後に４５０℃で３０分の熱処理を
行った場合、リフローＳｉＯ2 膜３４の膜厚およびリフ
ローＳｉＯ2 膜上にプラズマＳｉＯ2 膜（キャップ膜）
を形成した場合のキャップ膜厚をパラメータとし、リフ
ローＳｉＯ2 膜３４中に含まれる水分の放出などに起因
するリフローＳｉＯ2 膜３４の割れ（クラック）が発生
した状況を実測した。この結果、本実施例で得られたリ
フローＳｉＯ2 膜３４は、キャップ膜が存在しない場合
のクラック特性は従来例と比べて変わらないが、キャッ
プ膜が存在する場合にはクラックが発生しない膜厚上限
がほぼ１．４μｍまで上昇し、クラック耐性が向上して
いることが確認された。
ＳｉＯ2 膜３４の成膜後に４５０℃で３０分の熱処理を
行った場合、リフローＳｉＯ2 膜３４の膜厚およびリフ
ローＳｉＯ2 膜上にプラズマＳｉＯ2 膜（キャップ膜）
を形成した場合のキャップ膜厚をパラメータとし、リフ
ローＳｉＯ2 膜３４中に含まれる水分の放出などに起因
するリフローＳｉＯ2 膜３４の割れ（クラック）が発生
した状況を実測した。この結果、本実施例で得られたリ
フローＳｉＯ2 膜３４は、キャップ膜が存在しない場合
のクラック特性は従来例と比べて変わらないが、キャッ
プ膜が存在する場合にはクラックが発生しない膜厚上限
がほぼ１．４μｍまで上昇し、クラック耐性が向上して
いることが確認された。
【００３８】
【発明の効果】上述したように本発明の半導体装置の製
造方法によれば、半導体装置の多層配線工程中の層間絶
縁膜形成工程にリフロー絶縁膜形成技術を採用した場合
に得られるリフロー絶縁膜の比誘電率を容易に高くする
ことができ、平坦性に優れた層間絶縁膜を平坦化工程を
行うことなく低コストで実現することができる。
造方法によれば、半導体装置の多層配線工程中の層間絶
縁膜形成工程にリフロー絶縁膜形成技術を採用した場合
に得られるリフロー絶縁膜の比誘電率を容易に高くする
ことができ、平坦性に優れた層間絶縁膜を平坦化工程を
行うことなく低コストで実現することができる。
【図１】本発明の半導体装置の製造方法で使用される半
導体製造装置の一例を概略的に示す構成説明図。
導体製造装置の一例を概略的に示す構成説明図。
【図２】本発明の半導体装置の製造方法に係る層間絶縁
膜形成工程にリフロー絶縁膜形成技術を採用した多層配
線工程の一例を示す断面図。
膜形成工程にリフロー絶縁膜形成技術を採用した多層配
線工程の一例を示す断面図。
１…カセットローダー室、２…ロボットアーム、１０…
プラズマＣＶＤ装置、１１、２１…反応室（チャンバ
ー）、１２、２２…上部電極（シャワーヘッド）、１
３、２３…下部電極（テーブル）、１４、２４…排気
口、１５…プロセスガス供給管、１６…高周波電力供給
管、２０…減圧ＣＶＤ装置、２５…ＳｉＨ4 ガス供給
管、２６…Ｈ2 Ｏ2 供給管、２７…マイクロ波導波管、
２８…マイクロ波発生装置、２９…ヒーター、３０…半
導体基板、３１…絶縁膜、３２…下層配線、３３…第１
のプラズマＣＶＤ膜、３４…リフローＳｉＯ2 膜、３５
…第２のプラズマＣＶＤ膜。
プラズマＣＶＤ装置、１１、２１…反応室（チャンバ
ー）、１２、２２…上部電極（シャワーヘッド）、１
３、２３…下部電極（テーブル）、１４、２４…排気
口、１５…プロセスガス供給管、１６…高周波電力供給
管、２０…減圧ＣＶＤ装置、２５…ＳｉＨ4 ガス供給
管、２６…Ｈ2 Ｏ2 供給管、２７…マイクロ波導波管、
２８…マイクロ波発生装置、２９…ヒーター、３０…半
導体基板、３１…絶縁膜、３２…下層配線、３３…第１
のプラズマＣＶＤ膜、３４…リフローＳｉＯ2 膜、３５
…第２のプラズマＣＶＤ膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−77466（ＪＰ，Ａ) 特開 平４−11730（ＪＰ，Ａ) 特開 平６−295901（ＪＰ，Ａ) 特開 平８−111412（ＪＰ，Ａ) 特開 平８−181209（ＪＰ，Ａ) 特開 平８−195439（ＪＰ，Ａ) 特開 平８−204008（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316 H01L 21/31
Claims (2)
- 【請求項１】 半導体基板上の配線上に絶縁膜を形成す
る工程と、上記絶縁膜を形成後の半導体基板を収容した
反応室内にＳｉＨ4 ガス、Ｈ2 Ｏ2 およびマイクロ波導
波管を通したラジカルな状態のフッ素系ガスを導入し、
６６５Ｐａ以下の真空中、−１０℃以上＋１０℃以下の
温度範囲内で上記ＳｉＨ4 ガス、Ｈ2Ｏ2 およびフッ素
系ガスを互いに反応させ、上記半導体基板上にリフロー
形状を有するリフローＳｉＯ2 膜を形成するリフロー膜
形成工程とを具備することを特徴とする半導体装置の製
造方法。 - 【請求項２】 半導体基板を収容して半導体基板上に気
相成長絶縁膜を堆積形成するためのチャンバーと、上記
チャンバーに連結されたＳｉＨ4 ガス供給管と、前記チ
ャンバーに連結されたＨ2 Ｏ2 供給管と、前記チャンバ
ーに連結され、一端側からフッ素系ガスが供給されるマ
イクロ波導波管と、上記マイクロ波導波管にマイクロ波
を供給するマイクロ波発生装置とを具備することを特徴
とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01241095A JP3192903B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法および半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01241095A JP3192903B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法および半導体製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08203892A JPH08203892A (ja) | 1996-08-09 |
| JP3192903B2 true JP3192903B2 (ja) | 2001-07-30 |
Family
ID=11804499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01241095A Expired - Fee Related JP3192903B2 (ja) | 1995-01-30 | 1995-01-30 | 半導体装置の製造方法および半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192903B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3522917B2 (ja) * | 1995-10-03 | 2004-04-26 | 株式会社東芝 | 半導体装置の製造方法および半導体製造装置 |
| KR100878270B1 (ko) * | 2002-05-17 | 2009-01-13 | 삼성전자주식회사 | 반도체 소자의 저유전율 절연막의 증착방법 |
| US6933568B2 (en) | 2002-05-17 | 2005-08-23 | Samsung Electronics Co., Ltd. | Deposition method of insulating layers having low dielectric constant of semiconductor device, a thin film transistor substrate using the same and a method of manufacturing the same |
-
1995
- 1995-01-30 JP JP01241095A patent/JP3192903B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08203892A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0720212B1 (en) | Method of manufacturing semiconductor devices | |
| JP3281209B2 (ja) | 半導体装置の製造方法 | |
| JPH05304213A (ja) | 半導体装置の製造方法 | |
| JPH08264530A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP3522917B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US5731225A (en) | Method for fabricating semiconductor device having buried contact structure | |
| JP3176017B2 (ja) | 半導体装置の製造方法 | |
| JP2004200203A (ja) | 半導体装置及びその製造方法 | |
| JP3192903B2 (ja) | 半導体装置の製造方法および半導体製造装置 | |
| US6235644B1 (en) | Method of improving etch back process | |
| JP2000068261A (ja) | 半導体装置の製造方法 | |
| JP3400162B2 (ja) | 半導体装置の製造方法 | |
| JP4616492B2 (ja) | 半導体素子の絶縁膜形成方法 | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| JPH06104222A (ja) | 半導体装置の製造方法 | |
| JP2000058641A (ja) | 半導体装置、その製造方法及び層間絶縁膜の形成方法 | |
| JP2900525B2 (ja) | 半導体装置の製造方法 | |
| KR100201721B1 (ko) | 반도체장치의 제조방법 | |
| JP2000223477A (ja) | 半導体装置の製造方法 | |
| JPS62274082A (ja) | ドライエツチング方法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JP3214146B2 (ja) | 窒化チタン成膜の前処理方法および窒化チタン膜の成膜方法 | |
| JPH08181209A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| WO1999035675A1 (fr) | Procede pour former un film de titane par d.c.p.v. | |
| JP3112755B2 (ja) | ＴｉＮ膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |