JPH0822018B2 - Still image coding device - Google Patents
Still image coding deviceInfo
- Publication number
- JPH0822018B2 JPH0822018B2 JP62070447A JP7044787A JPH0822018B2 JP H0822018 B2 JPH0822018 B2 JP H0822018B2 JP 62070447 A JP62070447 A JP 62070447A JP 7044787 A JP7044787 A JP 7044787A JP H0822018 B2 JPH0822018 B2 JP H0822018B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- encoder
- signal
- length
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は静止画像符号化装置に係り、特に静止画像信
号を高能率符号化することができる静止画像符号化装置
に関するものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a still image coding device, and more particularly to a still image coding device capable of highly efficient coding a still image signal.
従来、静止画像符号化装置における静止画像の高能率
符号化においては、単一の符号器、例えば、前置予測符
号化や直交変換符号化などによつて符号化されていた。Conventionally, in the high-efficiency coding of a still image in a still image coding apparatus, a single coder, such as pre-prediction coding or orthogonal transform coding, has been used for coding.
上述した従来の静止画像符号化装置では、単一の符号
化器で構成され、その符号化方式も入力信号の特性から
前置予測等のフレーム内予測あるいは離散コサイン変換
などの変換符号化が固定的に使用されており、一般的に
これらの能率は、それほど高くなく、伝送路レートが低
ビツトレートの場合非常に長い時間がかかるという問題
点があつた。The conventional still image coding apparatus described above is composed of a single encoder, and its coding method is also fixed to transform coding such as intraframe prediction such as pre-prediction or discrete cosine transform from the characteristics of the input signal. However, their efficiency is not so high, and it takes a very long time when the transmission line rate is low.
本発明の静止画像符号化装置は、画像信号を外部から
の制御信号により１画像フレーム記憶するフレームメモ
リと、このフレームメモリの出力を符号化する複数の異
なつた符号化方式の符号化器と、この複数の符号化器の
出力を選択するセレクタと、このセレクタで選択された
上記符号化器の出力を可変長符号化する可変長符号化器
と、１画像フレーム時間に発生する上記可変長符号化器
で符号化された可変長符号の総符号長を計数するカウン
タと、上記複数の符号化器の出力の上記総符号長をそれ
ぞれ記憶する複数のレジスタと、この複数のレジスタの
内容を比較し最小の上記総符号長を検出する比較器と、
この比較器の出力から上記符号化器を選択する選択信号
を発生する選択信号発生回路と、上記複数のセレクタの
出力を上記選択信号で選択した選択符号化信号を上記可
変長符号化器で可変長符号化した選択可変長符号化信号
と上記比較器の出力とを多重化する多重化回路と、この
多重化回路の出力を伝送路ビツトレートに平滑化するバ
ツフアメモリとを備えてなるようにしたものである。A still image coding apparatus of the present invention includes a frame memory that stores one image frame of an image signal according to a control signal from the outside, and a plurality of encoders of different coding systems that encode the output of the frame memory. A selector for selecting the outputs of the plurality of encoders, a variable length encoder for variable length encoding the outputs of the encoders selected by the selector, and the variable length code generated in one image frame time. A counter that counts the total code length of the variable-length code encoded by the encoder, a plurality of registers that respectively store the total code length of the outputs of the plurality of encoders, and the contents of the plurality of registers are compared. And a comparator for detecting the minimum total code length,
A selection signal generation circuit for generating a selection signal for selecting the encoder from the output of the comparator, and a selection coded signal in which the outputs of the plurality of selectors are selected by the selection signal is changed by the variable length encoder. A multiplexing circuit for multiplexing the long-coded selected variable-length coded signal and the output of the comparator, and a buffer memory for smoothing the output of the multiplexing circuit to the transmission line bit rate. Is.
本発明においては、複数個の符号化器により発生する
１画像フレームの総符号長を比較し、最小の総符号長で
符号化した符号器で符号化を行う。In the present invention, the total code lengths of one image frame generated by a plurality of encoders are compared with each other, and encoding is performed by the encoder that has encoded with the minimum total code length.
以下、図面に基づき本発明の実施例を詳細に説明す
る。Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
第１図は本発明の一実施例を示すブロツク図である。
なお、この第１図に示す実施例においては、簡単化のた
めに符号化器およびレジスタの数をそれぞれ２個とした
場合を示すものである。FIG. 1 is a block diagram showing an embodiment of the present invention.
In the embodiment shown in FIG. 1, the number of encoders and the number of registers are two for simplification.
図において、１は画像信号が印加される画像信号入力
端子、２はフレームメモリ書き込み信号が印加されるフ
レームメモリ書き込み信号入力端子、３は画像信号を外
部からの制御信号により１画像フレーム記憶するフレー
ムメモリ４−1,4−２はこのフレームメモリ３の出力を
符号化する複数の異なつた符号化方式の符号化器、５は
この複数の符号化器４−1,4−２の出力を選択するセレ
クタ、5aおよび5bはセレクタ入力端子である。In the figure, 1 is an image signal input terminal to which an image signal is applied, 2 is a frame memory write signal input terminal to which a frame memory write signal is applied, and 3 is a frame for storing one image frame in response to an external control signal. The memories 4-1 and 4-2 are encoders of a plurality of different encoding systems that encode the output of the frame memory 3, and 5 is an output of the plurality of encoders 4-1 and 4-2. Selectors, 5a and 5b, are selector input terminals.
６はセレクタ５で選択された上記符号化器の出力を可
変長符号化する可変長符号化器、７は１画像フレーム時
間に発生する上記可変長符号化器６で符号化された可変
長符号の総符号長を計数するカウンタ、８−1,8−２は
上記複数の符号化器４−1,4−２の出力の総符号長をそ
れぞれ記憶するレジスタ、９はこのレジスタ８−1,8−
２の内容を比較し最小の総符号長を検出する比較器、10
はこの比較器９の出力から上記符号化器を選択する選択
信号を発生する選択信号発生回路、11はセレクタ５の出
力を上記選択信号で選択した選択符号化信号を可変長符
号化器６で可変長符号化した可変長符号化信号と比較器
９の出力とを多重化する多重化回路、12はこの多重化回
路11の出力を伝送路ビツトレートに平滑化するバツフア
メモリ、13は伝送路出力端子である。6 is a variable length encoder for variable length encoding the output of the encoder selected by the selector 5, and 7 is a variable length code encoded by the variable length encoder 6 generated in one image frame time. , 8-1 and 8-2 are registers for storing the total code lengths of the outputs of the plurality of encoders 4-1, 4-2, and 9 is the register 8-1, 8-
Comparator that compares the contents of 2 and detects the minimum total code length, 10
Is a selection signal generation circuit for generating a selection signal for selecting the encoder from the output of the comparator 9, and 11 is a variable length encoder 6 for the selection coded signal in which the output of the selector 5 is selected by the selection signal. A multiplexing circuit for multiplexing the variable length coded variable-length coded signal and the output of the comparator 9, 12 is a buffer memory for smoothing the output of the multiplexing circuit 11 to the transmission line bit rate, and 13 is a transmission line output terminal. Is.
つぎにこの第１図に示す実施例の動作を説明する。 The operation of the embodiment shown in FIG. 1 will be described below.
まず、画像信号入力端子１から入力された入力画像信
号ａは１画像フレームを記憶するフレームメモリ３に入
力される。一方、フレームメモリ書き込み信号入力端子
２から入力されたフレームメモリ書き込み信号ｂはフレ
ームメモリ３に入力される。このフレームメモリ３は、
フレームメモリ書き込み信号ｂが「LOW」レベルの間書
き込みが行なわれる。そして、フレームメモリ３から出
力されるフレームメモリ出力ｃは、符号化器４−１と符
号化器４−２に入力され、この符号化器４−１からは符
号化された符号化器４−１の出力ｄがセレクタ入力端子
5aに，符号化器４−２からは符号化された符号化器４−
２の出力ｅがセレクタ入力端子5bにそれぞれ出力され
る。セレクタ５は選択信号ｆが「High」レベルの時に
は、セレクタ入力端子5aからの入力を選択し、選択符号
化信号ｏとして出力し、選択信号ｆが「LOW」レベルの
時には、セレクタ入力端子5bからの入力を選択し、選択
符号化信号ｏとして出力する。First, the input image signal a input from the image signal input terminal 1 is input to the frame memory 3 that stores one image frame. On the other hand, the frame memory write signal b input from the frame memory write signal input terminal 2 is input to the frame memory 3. This frame memory 3
Writing is performed while the frame memory write signal b is at "LOW" level. Then, the frame memory output c output from the frame memory 3 is input to the encoder 4-1 and the encoder 4-2, and from this encoder 4-1 the encoded encoder 4- Output 1 is selector input terminal
5a, from the encoder 4-2 to the encoded encoder 4-
The two outputs e are output to the selector input terminals 5b, respectively. When the selection signal f is at "High" level, the selector 5 selects the input from the selector input terminal 5a and outputs it as the selection coded signal o. When the selection signal f is at "LOW" level, the selector 5 outputs from the selector input terminal 5b. Input is selected and output as a selective encoded signal o.
つぎに、セレクタ５から出力された選択符号化信号ｏ
は可変長符号化器６に入力され、可変長符号化が行なわ
れる。そして、この可変長符号化器６からは可変長符号
化信号ｇが、多重化回路11とカウンタ７に出力される。
このカウンタ７は、入力された可変長符号化信号ｇの符
号長を１画像フレーム時間計数し総符号長ｈとして出力
する。カウンタ７から出力した総符号長ｈは、レジスタ
８−１とレジスタ８−２に入力され、レジスタ８−１は
セレクタ５が符号化器４−１の出力ｄを選択した時の総
符号長ｈを記憶し、レジスタ８−２はセレクタ５が符号
化器４−２の出力ｅを選択した時の総符号長ｈを記憶す
る。そして、このレジスタ８−１は記憶した総符号長ｈ
をレジスタ８−１の出力ｉとして出力し、レジスタ８−
２は記憶した総符号長ｈをレジスタ８−２の出力ｊとし
て出力し、これらレジスタ８−１の出力ｉとレジスタ８
−２の出力ｊは比較器９に入力される。この比較器９で
は、レジスタ８−１の出力ｉとレジスタ８−２の出力ｊ
とを大小比較し、レジスタ８−１の出力ｉがレジスタ８
−２の出力ｊより小さいかあるいは等しい時には「Hig
h」レベルを出力し、レジスタ８−２の出力ｊがレジス
タ８−１の出力ｉより小さい時には「LOW」レベルを出
力する。Next, the selective encoded signal o output from the selector 5
Is input to the variable length encoder 6, and variable length encoding is performed. Then, the variable length encoder 6 outputs the variable length encoded signal g to the multiplexing circuit 11 and the counter 7.
The counter 7 counts the code length of the input variable length coded signal g for one image frame time and outputs it as a total code length h. The total code length h output from the counter 7 is input to the registers 8-1 and 8-2, and the register 8-1 uses the total code length h when the selector 5 selects the output d of the encoder 4-1. The register 8-2 stores the total code length h when the selector 5 selects the output e of the encoder 4-2. The register 8-1 stores the total code length h
Is output as the output i of the register 8-1, and
2 outputs the stored total code length h as the output j of the register 8-2, and the output i of the register 8-1 and the register 8
The output j of −2 is input to the comparator 9. In the comparator 9, the output i of the register 8-1 and the output j of the register 8-2
Are compared with each other, and the output i of the register 8-1 is
-2 output j less than or equal to "Hig
When the output j of the register 8-2 is smaller than the output i of the register 8-1, the "LOW" level is output.
そして、この比較器９からの出力は比較器出力ｋとし
て、選択信号発生回路10と多重化回路11に入力され、選
択信号発生回路10は選択信号ｆを出力する。この選択信
号ｆは、まず、最初に符号化器４−１の出力ｄを選択す
る「High」レベルを１画像フレーム時間出力し、次に符
号化器４−２の出力ｅを選択する「LOW」レベルを１画
像フレーム時間出力する。The output from the comparator 9 is input to the selection signal generating circuit 10 and the multiplexing circuit 11 as the comparator output k, and the selection signal generating circuit 10 outputs the selection signal f. This selection signal f first outputs the "High" level for selecting the output d of the encoder 4-1 for one image frame time, and then outputs the "LOW" level for selecting the output e of the encoder 4-2. The level is output for one image frame time.
その結果、レジスタ８−１には符号化器４−１で符号
化したときの総符号長が記憶され、レジスタ８−２には
符号化器４−２で符号化したときの総符号長が記憶され
る。そして、比較器９は、符号化器４−１で符号化した
ときの総符号長と符号化器４−２で符号化したときの総
符号長とを大小比較し、符号化器４−１で符号化したと
きの総符号長が、符号化器４−２で符号化したときの総
符号長より小さいか等しいときには、比較器出力ｋは、
「High」レベルとなり、選択信号発生回路10は、選択信
号ｆとして１画像フレームの間「High」レベルを出力
し、セレクタ５は符号化器４−１の出力ｄを選択し可変
長符号化器６で可変長符号化を行ない、多重化回路11で
比較器出力ｋと多重化される。As a result, the register 8-1 stores the total code length when encoded by the encoder 4-1 and the register 8-2 stores the total code length when encoded by the encoder 4-2. Remembered. Then, the comparator 9 compares the total code length when encoded by the encoder 4-1 with the total code length when encoded by the encoder 4-2, to determine the encoder 4-1. When the total code length when coded by the encoder is less than or equal to the total code length when coded by the encoder 4-2, the comparator output k is
The level becomes "High", the selection signal generation circuit 10 outputs the level "High" as the selection signal f during one image frame, and the selector 5 selects the output d of the encoder 4-1 to select the variable length encoder. Variable-length coding is performed at 6, and multiplexed with the comparator output k at the multiplexing circuit 11.
また、一方、符号化器４−２で符号化したときの総符
号長が符号化器４−１で符号化したときの総符号長より
小さいときには、比較器出力ｋは「LOW」レベルとな
り、選択信号発生回路10は選択信号ｆとして１画像フレ
ームの間「LOW」レベルを出力し、セレクタ５は符号化
器４−２の出力ｅを選択し、可変長符号化器６で可変長
符号化を行ない、多重化回路11で比較器出力ｋと多重化
される。そして、この多重化回路11は、比較器出力ｋと
可変長符号化信号ｇを多重化し、多重化信号ｍを出力す
る。この多重化信号ｍはバツフアメモリ12に入力され伝
送路ビツトレートに平滑化され、バツフアメモリ出力ｎ
として出力されて伝送路出力端子13より出力される。On the other hand, when the total code length when encoded by the encoder 4-2 is smaller than the total code length when encoded by the encoder 4-1, the comparator output k becomes the “LOW” level, The selection signal generation circuit 10 outputs the "LOW" level as the selection signal f for one image frame, the selector 5 selects the output e of the encoder 4-2, and the variable length encoder 6 performs variable length encoding. And is multiplexed with the comparator output k in the multiplexing circuit 11. Then, the multiplexing circuit 11 multiplexes the comparator output k and the variable length coded signal g and outputs the multiplexed signal m. This multiplexed signal m is input to the buffer memory 12 and smoothed to the transmission line bit rate, and the buffer memory output n
And is output from the transmission line output terminal 13.
第２図は第１図に示す実施例の動作説明に供するタイ
ムチヤートである。この第２図において、（ａ）は入力
画像信号ａを示したものであり、（ｂ）はフレームメモ
リ書き込み信号ｂ、（ｃ）はフレームメモリ３の出力
ｃ、（ｄ）は符号化器４−１の出力ｄ、（ｅ）は符号化
器４−２の出力ｅ、（ｆ）は選択信号ｆ、（ｇ）は可変
長符号化信号ｇ、（ｈ）は総符号長ｈ、（ｉ）はレジス
タ８−１の出力ｉ、（ｊ）はレジスタ８−２の出力ｊ、
（ｋ）は比較器９の出力ｋ、（ｌ）は可変長符号化信号
ｌ、（ｍ）は多重化信号ｍ、（ｎ）はバツフアメモリ12
の出力ｎを示したものである。また、A,B,C…Ｋはそれ
ぞれ画像信号を示す。FIG. 2 is a time chart used for explaining the operation of the embodiment shown in FIG. In FIG. 2, (a) shows the input image signal a, (b) is the frame memory write signal b, (c) is the output c of the frame memory 3, and (d) is the encoder 4. −1 output d, (e) is output e of encoder 4-2, (f) is selection signal f, (g) is variable length coded signal g, (h) is total code length h, (i ) Is the output i of the register 8-1, (j) is the output j of the register 8-2,
(K) is the output k of the comparator 9, (l) is the variable length coded signal l, (m) is the multiplexed signal m, and (n) is the buffer memory 12
The output n is shown. Further, A, B, C ... K respectively represent image signals.
そして、この第２図に示すタイムチヤートにおいて、
前半（左半分）は符号化器４−２が選択された場合を示
し、後半（右半分）は符号化器４−１が選択された場合
を示す。Then, in the time chart shown in FIG.
The first half (left half) shows the case where the encoder 4-2 is selected, and the second half (right half) shows the case where the encoder 4-1 is selected.
まず、第２図（ｂ）に示すフレームメモリ書き込み信
号ｂで画像信号Ｂをフレームメモリ３に書き込む。そし
て、このフレームメモリ３から読み出された画像信号Ｂ
を符号書器４−１で符号化し、第２図（ｄ）に示す符号
化器４−１の出力ｄである符号化された画像信号BC1を
出力する。一方、符号化器４−２で符号化し、第２図
（ｅ）に示す符号化器４−２の出力ｅである符号化され
た画像信号BC2を出力する。First, the image signal B is written in the frame memory 3 by the frame memory write signal b shown in FIG. Then, the image signal B read from the frame memory 3
Is encoded by the encoder / writer 4-1 and the encoded image signal BC1 which is the output d of the encoder 4-1 shown in FIG. 2 (d) is output. On the other hand, it is encoded by the encoder 4-2 and outputs the encoded image signal BC2 which is the output e of the encoder 4-2 shown in FIG. 2 (e).
つぎに、第２図（ｆ）に示す選択信号ｆで符号化器４
−１の出力である符号化された画像信号BC1が選択され
可変長符号化されて可変長符号化器６から第２図（ｇ）
に示す可変長符号化信号VBC1が出力され、カウンタ７で
第２図（ｈ）に示す総符号長mYBC1が計数される。そし
て、この総符号長mYBC1はレジスタ８−１に記憶され
る。次にもう一度、フレームメモリ３から画像信号Ｂを
読み出し符号化された画像信号BC1,BC2を符号化器４−
1,符号化器４−２より出力し、選択信号ｆ（第２図
（ｆ）参照）で符号化器４−２の出力である符号化され
た画像信号BC2が選択され可変長符号化されて可変長符
号化器６から可変長符号化信号VBC2が出力され、カウン
タ７で総符号長mVBC2が計数され、この総符号長mVBC2は
レジスタ８−２に記憶される。そして、比較器９でレジ
スタ８−１に記憶されている総符号長mVBC1とレジスタ
８−２に記憶されている総符号長mVBC2とが大小比較さ
れる。その結果がmVBC1＞mVBC2であつつため、比較器内
力ｋ（第２図（ｋ）参照）は「LOW」レベルとなる。そ
して、比較器９の出力ｋが入力された選択信号発生回路
10は選択信号ｆを「LOW」レベルにしてセレクタ５の出
力として符号化されて画像信号BC2を選択する。また、
この符号化された画像信号BC2を可変長符号化器６で可
変長符号化し可変長符号化信号VBC2を出力する。そし
て、この可変長符号化信号VBC2は、比較器出力「LOW」
レベルと共に多重化回路11で多重化される。多重化され
た「LOW」レベルと可変長符号化信号VBC2はバツフアメ
モリ12で伝送路ビツトレートにに平滑化され出力され
る。同様に、フレームメモリ書き込み信号ｂでフレーム
メモリ３に書き込まれた画像信号Ｇは、２つの符号化器
４−1,4−２で符号化され、さらに、可変長符号化器６
で可変長符号化され、総符号長がカウンタ７で計数され
る。Next, the encoder 4 uses the selection signal f shown in FIG.
The encoded image signal BC1 which is the output of -1 is selected and variable-length coded to be output from the variable-length encoder 6 as shown in FIG.
The variable length coded signal VBC1 shown in FIG. 2 is output, and the counter 7 counts the total code length mYBC1 shown in FIG. Then, the total code length mYBC1 is stored in the register 8-1. Next, again, the image signal B is read from the frame memory 3 and the encoded image signals BC1 and BC2 are encoded by the encoder 4-.
1. The encoded image signal BC2 output from the encoder 4-2 and output from the encoder 4-2 by the selection signal f (see FIG. 2 (f)) is selected and variable-length encoded. The variable length encoder 6 outputs the variable length coded signal VBC2, the counter 7 counts the total code length mVBC2, and the total code length mVBC2 is stored in the register 8-2. Then, the comparator 9 compares the total code length mVBC1 stored in the register 8-1 with the total code length mVBC2 stored in the register 8-2. Since the result is mVBC1> mVBC2, the internal force k of the comparator (see FIG. 2 (k)) becomes “LOW” level. Then, the selection signal generation circuit to which the output k of the comparator 9 is input
Reference numeral 10 sets the selection signal f to the "LOW" level and is encoded as the output of the selector 5 to select the image signal BC2. Also,
The coded image signal BC2 is variable-length coded by the variable-length encoder 6 and the variable-length coded signal VBC2 is output. Then, the variable length coded signal VBC2 is the comparator output "LOW".
The level is multiplexed by the multiplexing circuit 11. The multiplexed "LOW" level and the variable length coded signal VBC2 are smoothed to a transmission line bit rate by the buffer memory 12 and output. Similarly, the image signal G written in the frame memory 3 by the frame memory write signal b is encoded by the two encoders 4-1 and 4-2, and further the variable length encoder 6 is used.
Variable length coding is performed by the counter, and the total code length is counted by the counter 7.
そして、符号化器４−１で符号化された総符号長mVGC
1と符号化器４−２で符号化された総符号長mVGC2との大
小比較を行ない、その結果が、mVGC1＜mVGC2であつたた
め第２図（ｋ）に示す比較器出力ｋは「High」レベルと
なる。また、選択信号ｆは、「High」レベルとなりセレ
クタ５の出力として符号化された画像信号GC1を選択
し、この符号化された画像信号GC1を可変長符号化器６
で可変長符号化し可変長符号化信号VGC1を出力する。こ
の可変長符号化信号VGC1は比較器出力ｋの「High」レベ
ルと共に多重化回路11で多重化され、バツフアメモリ12
で伝送路ビツトレートに平滑化され出力される（第２図
（ｌ），（ｍ），（ｎ）参照）。Then, the total code length mVGC encoded by the encoder 4-1
1 is compared with the total code length mVGC2 encoded by the encoder 4-2, and the result is mVGC1 <mVGC2. Therefore, the comparator output k shown in FIG. 2 (k) is "High". It becomes a level. Further, the selection signal f becomes “High” level, and the encoded image signal GC1 is selected as the output of the selector 5, and the encoded image signal GC1 is selected by the variable length encoder 6
Variable-length coding is performed by and the variable-length coded signal VGC1 is output. This variable length coded signal VGC1 is multiplexed with the "High" level of the comparator output k in the multiplexing circuit 11, and the buffer memory 12
Then, it is smoothed to a transmission line bit rate and output (see FIGS. 2 (l), (m), and (n)).
なお、以上の説明では、この実施例においては符号化
器を４−１と４−２の２個およびレジスタを８−１と８
−２の２個をそれぞれもつ場合を例にとつて説明した
が、これは説明を簡単化するためで、本発明はこれに限
定されるものではなく、２個以外でも本発明が適用する
ことは明らかである。In the above description, two encoders 4-1 and 4-2 and registers 8-1 and 8 are used in this embodiment.
-2 has been described as an example, but the present invention is not limited to this and the present invention can be applied to a case other than two. Is clear.
以上説明したように、本発明は、複数個の符号化器を
有し、それぞれの符号化器により発生する１画像フレー
ムの総符号長を比較し、最小の総符号長で符号化した符
号器で符号化を行なうことにより、入力画像に応じて能
率の良い符号化を行なうことができ、また、１画像フレ
ームの総符号長を比較し、最小の総符号長で符号化する
ためにかかる時間は、伝送路のビツトレートが低い場合
には無視できるほどの時間となり得るので、１画像フレ
ームの静止画像を伝送する時間を短縮できる効果があ
る。As described above, the present invention has a plurality of encoders, compares the total code length of one image frame generated by each encoder, and encodes with the minimum total code length. By performing encoding with, it is possible to perform efficient encoding according to the input image, and it also takes time to compare the total code lengths of one image frame and perform encoding with the minimum total code length. Can be negligible when the bit rate of the transmission path is low, so that the time for transmitting a still image of one image frame can be shortened.
第１図は本発明の一実施例を示すブロツク図、第２図は
第１図の動作説明に供するタイムチヤートである。 ３……フレームメモリ、４−1,4−２……符号化器、５
……セレクタ、６……可変長符号化器、７……カウン
タ、８−1,8−２……レジスタ、９……比較器、10……
選択信号発生回路、11……多重化回路、12……バツフア
メモリ。FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a time chart for explaining the operation of FIG. 3 ... Frame memory, 4-1, 4-2 ... Encoder, 5
...... Selector, 6 …… Variable length encoder, 7 …… Counter, 8-1,8-2 …… Register, 9 …… Comparator, 10 ……
Select signal generation circuit, 11 ... Multiplexing circuit, 12 ... Buffer memory.
Claims (1)
像フレーム記憶するフレームメモリと、このフレームメ
モリの出力を符号化する複数の異なつた符号化方式の符
号化器と、この複数の符号化器の出力を選択するセレク
タと、このセレクタで選択された前記符号化器の出力を
可変長符号化する可変長符号化器と、１画像フレーム時
間に発生する前記可変長符号化器で符号化された可変長
符号の総符号長を計数するカウンタと、前記複数の符号
化器の出力の前記総符号長をそれぞれ記憶する複数のレ
ジスタと、この複数のレジスタの内容を比較し最小の前
記総符号長を検出する比較器と、この比較器の出力から
前記符号化器を選択する選択信号を発生する選択信号発
生回路と、前記複数のセレクタ出力を前記選択信号で選
択した選択符号化信号を前記可変長符号化器で可変長符
号化した選択可変長符号化信号と前記比較器の出力とを
多重化する多重化回路と、この多重化回路の出力を伝送
路ビツトレートに平滑化するバツフアメモリとを備えて
なることを特徴とする静止画像符号化装置。1. A frame memory for storing one image frame of an image signal by an external control signal, a plurality of encoders of different encoding systems for encoding the output of the frame memory, and a plurality of the encoders. Selector for selecting the output of the encoder, a variable length encoder for variable length encoding the output of the encoder selected by this selector, and an encoding by the variable length encoder generated in one image frame time A counter that counts the total code length of the generated variable-length codes, a plurality of registers that respectively store the total code lengths of the outputs of the plurality of encoders, and the minimum total that compares the contents of the plurality of registers. A comparator for detecting a code length, a selection signal generation circuit for generating a selection signal for selecting the encoder from the output of the comparator, and a selective coding for selecting the plurality of selector outputs by the selection signal. A variable-length coded signal of the signal is variable-length coded by a variable-length coded signal and a multiplexer circuit for multiplexing the output of the comparator, and the output of the multiplexer circuit is smoothed to a transmission line bit rate. A still image encoding device comprising a buffer memory.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62070447A JPH0822018B2 (en) | 1987-03-26 | 1987-03-26 | Still image coding device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62070447A JPH0822018B2 (en) | 1987-03-26 | 1987-03-26 | Still image coding device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63237671A JPS63237671A (en) | 1988-10-04 |
| JPH0822018B2 true JPH0822018B2 (en) | 1996-03-04 |
Family
ID=13431761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62070447A Expired - Lifetime JPH0822018B2 (en) | 1987-03-26 | 1987-03-26 | Still image coding device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0822018B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917350B1 (en) * | 1990-03-16 | 2003-09-24 | Canon Kabushiki Kaisha | Image encoding and recording apparatus and method |
-
1987
- 1987-03-26 JP JP62070447A patent/JPH0822018B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63237671A (en) | 1988-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4907101A (en) | Method and apparatus for digital data transmission and/or recording and playback | |
| JP3025321B2 (en) | Variable length encoding / decoding device for digital signal | |
| US5625355A (en) | Apparatus and method for decoding variable-length code | |
| RU2154350C2 (en) | Method and system of coding, method and system for decoding | |
| JPS6248437B2 (en) | ||
| US4191974A (en) | Facsimile encoding communication system | |
| US4744085A (en) | Data processing device | |
| KR940008389A (en) | Image signal processing device and information transmitting / receiving device using the same | |
| JPS5816665B2 (en) | Fuakushimirishingounofugoukahoushiki | |
| JPH0822018B2 (en) | Still image coding device | |
| JP2738136B2 (en) | Blocking device | |
| JPH06276394A (en) | Huffman decoding circuit | |
| GB1569076A (en) | Digital transmission system using discrepancy line coding | |
| JP3005384B2 (en) | Huffman decoding circuit | |
| JP2661122B2 (en) | Inter-frame prediction coding / decoding device | |
| JPH05300486A (en) | Variable length encoding and decoding circuit | |
| JPH05316355A (en) | Picture data coding and decoding device | |
| EP0724219B1 (en) | Memory system for storing information data and state-of-radio-transmission data | |
| JPH01158825A (en) | Adaptive type coding control system | |
| JPH04186984A (en) | Image encoding device | |
| JPS5915553B2 (en) | Predictive coding device | |
| JPS6016772B2 (en) | Signal transmission method | |
| JPH0214830B2 (en) | ||
| KR100242307B1 (en) | Apparatus for transmitting video data | |
| JPH02186837A (en) | System for refreshing inter-frame predictive encoder/ decoder |