KR100242307B1 - Apparatus for transmitting video data - Google Patents
Apparatus for transmitting video data Download PDFInfo
- Publication number
- KR100242307B1 KR100242307B1 KR1019960022333A KR19960022333A KR100242307B1 KR 100242307 B1 KR100242307 B1 KR 100242307B1 KR 1019960022333 A KR1019960022333 A KR 1019960022333A KR 19960022333 A KR19960022333 A KR 19960022333A KR 100242307 B1 KR100242307 B1 KR 100242307B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- temporary memory
- storage unit
- bit
- symbol
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/25—Management operations performed by the server for facilitating the content distribution or administrating data related to end-users or client devices, e.g. end-user or client device authentication, learning user preferences for recommending movies
- H04N21/266—Channel or content management, e.g. generation and management of keys and entitlement messages in a conditional access system, merging a VOD unicast channel into a multicast channel
- H04N21/2662—Controlling the complexity of the video stream, e.g. by scaling the resolution or bitrate of the video stream based on the client capabilities
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
- H03M13/235—Encoding of convolutional codes, e.g. methods or arrangements for parallel or block-wise encoding
Landscapes
- Engineering & Computer Science (AREA)
- Databases & Information Systems (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Television Signal Processing For Recording (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Error Detection And Correction (AREA)
Abstract
본 발명은 계산시간과 복잡도를 줄이고 비슷한 계산시간과 복잡도에서 에러에 강한 방법 및 회로를 제공하기 위하여 모든 심볼의 시작포인트를 다르게 하기 위하여 VLC 데이타 블럭을 일시적으로 저장하는 템포러리 메모리와, N개의 심볼에 대해 토탈비트수에 따라 상기 템포러리 메모리의 저장어드레스 신호와 라이트 제어신호를 발생하는 비트카운터와, 상기 비트카운터의 출력에 의해 상기 템포러리 메모리의 출력데이타를 보관하는 큐저장부로 구성된다.The present invention includes a temporary memory for temporarily storing a VLC data block to reduce computation time and complexity and to differentiate start points of all symbols in order to provide methods and circuits resistant to errors in similar computation time and complexity, A bit counter for generating a storage address signal and a write control signal of the temporary memory in accordance with the total number of bits for the temporary memory and a queue storage for storing output data of the temporary memory by the output of the bit counter.
Description
제1도는 본 발명의 실시예에 따른 회로도.FIG. 1 is a circuit diagram according to an embodiment of the present invention; FIG.
제2도는 본 발명의 다른 실시예에 따른 회로도.FIG. 2 is a circuit diagram according to another embodiment of the present invention; FIG.
제3도는 기존의 개별 레이트 비트스트림을 고정레이트로 변화한 예시도.FIG. 3 shows an example in which an existing individual rate bit stream is changed to a fixed rate. FIG.
제4도는 제1도의 실시예에 따른 EREC 비트평면처리예시도.4 shows an example of EREC bit planar processing according to an embodiment of FIG.
제5도는 제2도의 실시예에 따른 EREC 비트평면처리예시도.5 shows an example of EREC bit planar processing according to an embodiment of FIG. 2; FIG.
본 발명은 무선채널을 이용한 비디오 데이타 전송 수신장치에 있어서 비디오 데이타의 채널 코딩 패킷화회로에 관한 것으로, 특히 가변 레이트 스트림의 결점을 보완할 수 있도록 하는 비디오 데이타 전송장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0002] The present invention relates to a channel coding packetization circuit for video data in a video data transmission receiving apparatus using a wireless channel, and more particularly, to a video data transmission apparatus that can compensate for defects in a variable rate stream.
일반적으로 무선채널(Wireless Channel)을 통해 데이타를 전송할 때(특히 64Kbps보다 높은 bps일 때) 고정율 비트스트림(Fixed-Rate Bit-stream)의 에러율은 가변율 비트스트림(Variable-Rate Bit-Stream)보다 비트에러율(Bit-Error-Rate)이 낮다.Generally, when data is transmitted through a wireless channel (in particular, bps higher than 64 Kbps), the error rate of a fixed-rate bit-stream is determined by a variable-rate bit- The bit error rate (Bit-Error-Rate) is lower.
종래의 방법은 제3도의 (3a)의 301의 예처럼 일정한 비트레이트(S)보다 작게 코딩된 심볼(303)의 뒤에 일정 비트레이트보다 크게 코딩된 심볼(302)의 일부분을 (3B, 3C, 3D)의 예와 같이 채워 넣음으로써 전체적으로 모든 심볼들이 일정한 비트레이트(S)씩 동시에 전송될 수 있도록 하는 방법이다. 그러나 이 방법은 첫 번째 심볼부터 N번째 심볼까지 즉 한 번에 전송할 수 있는 전체에 대해 상기와 제3도의 (3B, 3C, 3D)와 같은 과정으로 VLC될 때까지 기다렸다가 처리를 해야 하므로 처리시간이 많이 소요되는 문제점이 있으며, 또한 일정 비트레이트를 가지도록 하기 위해서는 굉장히 긴 심볼(제3도의 첫 번째 심볼)은 여러번 분리하여 다른 심볼 뒤에 채워넣게 되므로 처리시간이 길다는 것과 처리과정이 복잡해지는 문제점이 있었다.The conventional method is to add a portion of the symbol 302 coded to be larger than a certain bit rate after the coded symbol 303 smaller than the constant bit rate S as in the example of 301 of (3a) of FIG. 3 by (3B, 3C, 3D), it is possible to simultaneously transmit all the symbols at a constant bit rate (S). However, since this method needs to wait until the VLC is performed in the same way as the above and the above-mentioned steps (3B, 3C, and 3D) for the entire transmission from the first symbol to the Nth symbol, In order to have a certain bit rate, a very long symbol (the first symbol of FIG. 3) is divided into a plurality of symbols and padded after another symbol. This results in a long processing time and a complicated processing procedure there was.
따라서 본 발명의 목적은 계산시간과 복잡도를 줄이는 장치를 제공함에 있다.It is therefore an object of the present invention to provide an apparatus for reducing calculation time and complexity.
본 발명의 다른 목적은 비슷한 계산시간과 복잡도에서 에러에 강한 회로를 제공함에 있다.Another object of the present invention is to provide an error-resistant circuit at similar computation time and complexity.
상기 목적을 수행하기 위한 본 발명은 모든 심볼의 시작포인트를 다르게 하기위해 VLC데이타 블럭을 일시적으로 저장하는 템포러리 메모리와, N개의 심볼에 대해 토탈 비트수에 따라 상기 템포러리 메모리의 저장 어드레스 신호와 라이트 제어신호를 발생하는 비트카운터와, 상기 비트카운터의 출력에 의해 상기 템포러리메모리의 출력 데이타를 보관하는 큐저장부로 구성됨을 특징으로 한다.According to an aspect of the present invention, there is provided a VLC memory system including a temporary memory for temporarily storing a VLC data block to differentiate start points of all symbols, a temporary address memory for storing temporary address signals of the temporary memory according to a total number of bits for N symbols, A bit counter for generating a write control signal and a queue storage for storing output data of the temporary memory by outputting the bit counter.
이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다.BRIEF DESCRIPTION OF THE DRAWINGS The invention will be described in detail with reference to the accompanying drawings.
제1도는 본 발명의 실시예에 따른 계산시간과 복잡도를 줄이기 위한 회로도로서,FIG. 1 is a circuit diagram for reducing calculation time and complexity according to an embodiment of the present invention,
VLC된 데이타 심볼단위로 일시적으로 저장하는 템포러리 메모리(101)와,A temporary memory 101 for temporarily storing VLC data symbol units,
상기 VLC된 데이타 한 번에 전송할 수 있는 N개의 전체 심볼에 대해 토탈 비트수에 따라 상기 템포러리 메모리(101)의 저장할 어드레스 신호와 라이트 제어신호를 발생하는 비트카운터(102)와,A bit counter 102 for generating an address signal and a write control signal to be stored in the temporary memory 101 in accordance with the total number of bits for all the N symbols which can be transmitted at one time through the VLC data,
상기 비트카운터(102)의 출력인 어드레스 신호와 라이트 제어신호에 의해 상기 템포러리 메모리(101)의 출력 데이타를 보관하는 큐저장부(103)로 구성된다.And a queue storage unit 103 for storing output data of the temporary memory 101 in response to an address signal and a write control signal output from the bit counter 102.
제2도는 본 발명의 실시예에 따른 실시예 회로도로서,FIG. 2 is a circuit diagram of an embodiment according to the present invention,
VLC 데이타블럭을 일시적으로 저장하는 템포러리 메모리(201)와,A temporary memory 201 for temporarily storing the VLC data blocks,
상기 템포러리 메모리(201)의 심볼의 저장을 위한 어드레스신호와 가변 레이트 코멘트 및 라이트 제어신호를 발생하는 비트카운터(207)와, 상기 비트카운터(207)의 가변 레이트 코멘드에 따라 가변 콘볼루션 코딩을 하는 가변 레이트 채널코덱(203)와,A bit counter 207 for generating an address signal, a variable rate comment and a write control signal for storing symbols of the temporary memory 201, and variable convolutional coding in accordance with the variable rate command of the bit counter 207 A variable rate channel codec 203,
상기 비트카운터(207)의 출력 라이트 제어신호에 의해 상기 가변 레이트 채널코덱(203)의 출력데이타를 저장하는 큐저장부(205)로 구성된다.And a queue storage unit 205 for storing output data of the variable rate channel codec 203 according to an output write control signal of the bit counter 207.
제4도는 본 발명의 실시예에 따른 모든 심볼의 시작포인트를 다르게 하기위한 예시도로서FIG. 4 is an exemplary diagram for changing the starting point of all symbols according to the embodiment of the present invention
제4(a)도는 기존의 한 번에 전송할 수 있는 N개의 비트레이트(S)가 다른 심볼의 예시도이고,4 (a) is an illustration of another symbol of the N bit rates S that can be transmitted at one time,
제4(b)도는 본 발명의 예로 모든 심볼에 대해 시작 포인트(Start Point; STi, i=정수)를 달리하여 일정한 비트레이트(S)로 변환시킨 예시도이다.FIG. 4 (b) is an example of the present invention in which a start point (STi, i = integer) is changed for all symbols and converted into a constant bit rate (S).
제5도는 본 발명의 실시예에 따른 고정 레이트의 비트스트림을 구성한 예시도로서FIG. 5 is a diagram illustrating a bit stream of a fixed rate according to an embodiment of the present invention
제5(a)도는 기존의 한 번에 전송할 수 있는 N개의 비트레이트(S)가 다른 심볼의 예시도이고,5 (a) and 5 (b) are diagrams illustrating an example in which the N bit rates S that can be transmitted at one time are different from each other,
제5(b)도는 VLC된 심볼을 중요도에 따라 다른 가중치의 채널 코딩을 동시에 하여 고정 레이트의 비트스트림으로 변환시킨 예시도이다. 제5(a)도에서 501의 예와 같이 VLC된 코드의 비트레이트가 높으면 고주파성분이 많으며, 505의 예와 같이 VLC된 코드의 비트레이트가 낮으면 저주파 성분이 많다는 것으로 제5도에서 콘벌루션 코드(Convolutional Code)의 경우 레이트[1(입력)/0(출력)]로써 코드의 성능을 결정할 수 있는데, 레이트가 낮을수록, 즉, 입력심볼수(1)에 대해 출력심볼수(0)가 많을수록 리던던시(Redundancy)가 많아져서 에러 로우버스트니스(Error Robustness)가 커진다. 제5(b)도는 제5(a)도를 이용하여 심볼의 중요도 즉, VLC된 코드의 비트레이트의 높고, 낮음에 따라 다른 가중치의 채널코딩으로 에러의 로우버스트니스를 높이면서 고정 레이트를 얻을 수 있도록 한 예이다.FIG. 5 (b) is an example of converting a VLC symbol into a bitstream at a fixed rate by performing channel coding of different weights according to importance. As shown in FIG. 5A, when the bit rate of the VLC code is high, the number of high frequency components is high, and when the bit rate of the VLC code is low as in the example of 505, The performance of the code can be determined with the rate [1 (input) / 0 (output)] in the case of a convolutional code. The lower the rate, ie the more the number of output symbols (0) The greater the redundancy, the larger the error robustness. 5 (b) and 5 (b), the channel coding of different weights according to the importance of the symbol, that is, the bit rate of the VLC code, is increased to obtain a fixed rate while increasing the low burstiness of the error This is an example.
따라서 본 발명의 구체적 일 실시예를 제1도에서 제5도를 참조하여 상세히 설명하면,Accordingly, a specific embodiment of the present invention will be described in detail with reference to FIG. 5 in FIG. 1,
본 발명은 계산시간과 복잡도를 동시에 줄이기 위해서는 제1도의 구성에 의해 제4(a)도와 같이 발생된 모든 심볼에 대해 제4(b)도와 같이 시작 포인트(ST1)-(ST6)를 다르게 하여 각 심볼의 비트레이트(S)가 다르더라도 일정한 비트레이트(S)한 것이다. 이로 인하여 전송측(Transmitter)에서 전송시 제4(b)도와 같이 일정한 비트레이트(S)로 미리 만들어진 하나의 심볼(bi, i=정수)씩 동일한 비트레이트(S)를 순차적으로 그대로 보낼 수 있어 제4(a)도와 같이 각각의 다른 비트레이트에 따라 별도의 계산을 할 필요가 없으므로 전송전 비트레이트의 전송에 따른 계산시간이 줄일 수 있고, 수신측(Receiver)에서도 역시 심볼단위로 동일한 심볼을 그대로 수신할 수 있어 심볼별로 제4(a)도와 같이 레이트가 다른 심볼이 없이 동일한 심볼이 수신되므로 이에 따른 계산이 요구되지 않아 계산복잡도를 훨씬 줄일 수 있도록 하는데 있다. 한 번에 전송할 수 있는 N개의 심볼이 상기 방법을 수행할 때 N번째 심볼(혹은 블럭)에서 정확히 비트레이트(S)를 얻을 수 없으면 임의의 필-비트(Fill-bit)로 저장할 수 있다.In order to simultaneously reduce computation time and complexity, the present invention differs from ST1 to ST6 with respect to all symbols generated as shown in FIG. 4 (a) Even if the bit rate S of the symbol is different, the bit rate S is constant. Therefore, the same bit rate S can be sequentially transmitted in a single bit (i, integer) generated in advance at a constant bit rate S as shown in FIG. 4 (b) Since it is not necessary to perform a separate calculation according to each different bit rate as shown in FIG. 4 (a), the calculation time required for transmission of the bit rate before transmission can be reduced, and the receiver can receive the same symbol Since the same symbol is received for each symbol without symbols having different rates as shown in FIG. 4 (a), calculations are not required according to the symbol, so that the calculation complexity can be further reduced. N symbols that can be transmitted at one time can be stored as arbitrary fill-bits if the bit rate S can not be obtained precisely in the Nth symbol (or block) when performing the above method.
즉, 제1도의 큐저장부(103)에는 일정 비트레이트(S)(Specified Bit-Rate)보다 작은 비트의 심볼들이 모여 있게 되고, 여기서의 현재의 상태를 비트카운터(102)에게 알려 주게 된다. 상기 비트카운터(102)는 큐저장부(103)에서 받은 정보를 이용하여 모자라는 비트 만큼만 큐저장부(103)에 쌓이게 되고, 나머지는 템포러리 메모리(101)에 홀드시킨다. 한편, 큐저장부(103)에 일정한 비트레이트(S) 만큼의 비트들이 모이면 큐저장부(103)에서 데이터는 고정레이트 데이터가 되어 멀티플렉셔(MUX)로 가게 한다. 그리고 상기 템포러리 메모리(101)에 홀드된 데이터는 다시 큐저장부(103)에 쌓이게 되고, 이 같은 동작을 계속 반복한다.That is, symbols of bits smaller than a predetermined bit-rate (S) are gathered in the queue storage unit 103 of FIG. 1, and the current state of the symbols is informed to the bit counter 102. The bit counter 102 accumulates only a small number of bits in the queue storage unit 103 using information received from the queue storage unit 103 and holds the remaining bits in the temporary memory 101. [ On the other hand, if bits equal to a certain bit rate S are collected in the queue storage unit 103, the data in the queue storage unit 103 becomes fixed rate data and the multiplexed data is transmitted to the multiplexer MUX. The data held in the temporary memory 101 is accumulated in the queue storage unit 103 again, and the same operation is continuously repeated.
다음 비슷한 계산시간과 복잡도에서 훨씬 더 향상된 에러 억제능력을 갖도록 하는 방법은 제2도의 회로에 의해 제5도의 예와 같이 이방법은 VLC된 심볼을 중요도에 따라 다른 가중치의 채널코딩을 동시에 하여 고정레이트의 비트스트림 만드는 방법으로써 제5도와 같다. 컨볼루션 코덱의 경우 비트레이트 입출력단(Input/Output)으로써 코덱의 성능을 결정할 수 있는데, 이는 레이트가 낮을수록 즉, 입력심볼수에 대해 출력심볼수가 많을수록 리던던시 많아져서 에러 억제가 커진다. b1처럼 VLC된 코드가 길면 고주파 성분이 많다는 것이고, 짧으면 저주파 성분이 많다는 것이다. 본 발명은 저주파성분이 우수한(Dominant) 심볼(혹은 블록)의 에러 억제를 높이면서 고정 비트레이트를 얻을 수 있도록 하는 것이다.The following method of achieving a much improved error suppression capability at similar computation time and complexity is achieved by the circuit of FIG. 2, as in the example of FIG. 5, in which the VLC symbols are subjected to channel coding of different weights, A method for generating a bit stream of the first embodiment is the same as the fifth embodiment. In the case of a convolutional codec, the performance of a codec can be determined by a bit rate input / output (Input / Output). The lower the rate, that is, the greater the number of output symbols with respect to the number of input symbols, the greater the redundancy. If the VLC code is long like b1, it means that there are many high-frequency components, and if it is short, there are many low-frequency components. The present invention enables a fixed bit rate to be obtained while enhancing error suppression of a dominant symbol (or block) having a low frequency component.
제2도의 예로 제1도의 방법과 같이 동작하면, 단지 비트카운터(207)가 템포러리 메모리(201)의 비트수를 알아내어 가변 레이트 채널코덱(203)으로 정보를 주면 가변 레이트 채널코덱(203)에서 가변레이트로 코딩하여 일정한 비트레이트(S′)를 만들어 큐저장부(205)에 보내고, 다시 멀티플렉셔로 가게 된다. 이같은 동작을 VLC 데이터가 끝날 때 까지 반복한다. 여기서 주의할 점은 상기 모든 큐저장부(205)의 마지막 및 첫부분은 경계비트를 주어 큐 데이터의 마지막과 처음부분을 디코딩하도록 되어있다.2, only when the bit counter 207 finds the number of bits in the temporary memory 201 and gives information to the variable rate channel codec 203, To generate a constant bit rate S 'to the queue storage unit 205, and then to the multiplexer. This operation is repeated until the VLC data ends. It should be noted that the last and first portions of all the queue storage units 205 are configured to decode the last and first portions of the queue data by giving boundary bits.
상술한 바와같이 무선채널 혹은 에러 억제가 낮은 채널을 통한 비디오 및 다른 데이터의 전송시 가변 레이트 데이터를 쉽게 고정 레이트 데이타로 변환시키며, 이로 인하여 채널의 에러 억제를 증가시키는 장점이 있고, 채널 코덱을 이용하여 중요도가 높은 심볼에 대한 보호를 더욱 강화시켜 버스트 에러를 최소화 시킬 수 있는 이점이 있다.As described above, it is easy to convert variable rate data into fixed rate data when transmitting video and other data through a channel having a low channel or error suppression, thereby increasing the error suppression of the channel. Thereby further enhancing protection for symbols having high importance, thereby minimizing burst errors.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022333A KR100242307B1 (en) | 1996-06-19 | 1996-06-19 | Apparatus for transmitting video data |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960022333A KR100242307B1 (en) | 1996-06-19 | 1996-06-19 | Apparatus for transmitting video data |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR980007766A KR980007766A (en) | 1998-03-30 |
| KR100242307B1 true KR100242307B1 (en) | 2000-02-01 |
Family
ID=19462492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960022333A KR100242307B1 (en) | 1996-06-19 | 1996-06-19 | Apparatus for transmitting video data |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100242307B1 (en) |
-
1996
- 1996-06-19 KR KR1019960022333A patent/KR100242307B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR980007766A (en) | 1998-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3427149B2 (en) | Decoding circuit for coded signal, synchronization control method thereof, synchronization detection circuit and synchronization detection method | |
| USRE41569E1 (en) | Method of processing variable size blocks of data by storing numbers representing size of data blocks in a fifo | |
| JP3025321B2 (en) | Variable length encoding / decoding device for digital signal | |
| KR970701984A (en) | Buffer management in variable bit-rate compression systems | |
| RU2008152401A (en) | MOVING DEVICE AND RECEIVER FOR SIGNAL FORMED BY MOVING DEVICE | |
| JPH0897825A (en) | Data transmitter | |
| KR100223762B1 (en) | Bariable code rate puncturer | |
| EP0912009A2 (en) | Date rate conversion using repetition codes | |
| KR100451687B1 (en) | Digital interface device | |
| US5949356A (en) | High speed variable length code decoder | |
| KR100242307B1 (en) | Apparatus for transmitting video data | |
| JP2001500350A (en) | Transmission system using variable length encoder | |
| GB2125255A (en) | Digital data coding | |
| EP0771083A2 (en) | Audio coding device and audio decoding device | |
| US5929793A (en) | High speed variable length code detection using a cascaded structure | |
| JPH04318790A (en) | Vide encoder/decoder for preventing shift of correctly decoded signal block | |
| JPH02288739A (en) | Voice coding and decoding transmission system | |
| CN117406249B (en) | Anti-unmanned aerial vehicle satellite navigation equipment and data playback method | |
| KR0184405B1 (en) | Coding method and apparatus | |
| JP4370246B2 (en) | Clock extraction circuit for linearly expandable broadcast router | |
| KR100360870B1 (en) | Method for multiplexing digital packet data | |
| KR100199100B1 (en) | Apparatus for decoding digital audio signals | |
| CN1124741C (en) | Method and device for transmitting video data in radio communication system | |
| KR100246622B1 (en) | Packet generator using flag bit | |
| JPH07321668A (en) | High efficiency data transmission storage device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20091029 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |