JPH08213594A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH08213594A JPH08213594A JP7201148A JP20114895A JPH08213594A JP H08213594 A JPH08213594 A JP H08213594A JP 7201148 A JP7201148 A JP 7201148A JP 20114895 A JP20114895 A JP 20114895A JP H08213594 A JPH08213594 A JP H08213594A
- Authority
- JP
- Japan
- Prior art keywords
- channel layer
- layer
- effect transistor
- thickness
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 50
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 25
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 230000005533 two-dimensional electron gas Effects 0.000 claims abstract description 17
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 125000005842 heteroatom Chemical group 0.000 claims description 8
- 239000004065 semiconductor Substances 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 abstract 1
- 229910052733 gallium Inorganic materials 0.000 abstract 1
- 229910052738 indium Inorganic materials 0.000 abstract 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 1
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
ト電圧範囲で均一な相互コンダクタンスを得ることので
きるダブルヘテロ接合構造型の電界効果トランジスタを
提供する。 【解決手段】 InGaAs(インジウムガリウム砒
素)で形成するチャネル層4の膜厚を2次元電子ガス層
の厚さと同等(50〜150オングストローム)にす
る。チャネル層4を中心として上下のワイドバンドギャ
ップ層5,3の組成とこれらの層の不純物濃度を対称に
する。
Description
合構造を有する電界効果トランジスタに係り、特に相互
コンダクタンス特性の改良を図った電界効果トランジス
タに関する。
界効果トランジスタの模式断面図である。InGaAs
(インジウムガリウム砒素)からなり膜厚が100〜2
00オングストロームのチャネル層4の上下にAlGa
As(アルミガリウム砒素)からなるワイドバンドギャ
ップ層(電子供給層)5,3を形成したダブルヘテロ接
合構造の電界効果トランジスタFETは、特開平1−1
28473号公報,特開平1−143271号公報等で
知られている。
イン電圧−ドレイン電流特性をゲート電圧をパラメータ
にして示したグラフであり、複数の特性はゲート電圧を
一定値ずつ変化させた場合を示している。このように、
従来の電界効果トランジスタは相互コンダクタンスgm
が均一にならないという問題がある。
ップ層(電子供給層)5のドーピング濃度を下側のワイ
ドバンドギャップ層(電子供給層)3よりも大きくした
り、上側のワイドバンドギャップ層(電子供給層)5の
バンドギャップを下側のワイドバンドギャップ層(電子
供給層)3よりも大きくしたりすることで、相互コンダ
クタンスgmの均一化を図っている。
効果トランジスタでは、相互コンダクタンスgmが均一
になるよう各ワイドバンドギャップ層(電子供給層)
5,3のドーピング濃度,バンドギャップを個別に調整
していたが、相互コンダクタンスgmの均一化を図ると
相互コンダクタンスgmが小さくなってしまい、高gm
化とgmの均一化を両立することが困難であった。
なされたもので、相互コンダクタンスが高く、かつ、広
いゲート電圧範囲で均一な相互コンダクタンスを得るこ
とのできる電界効果トランジスタを提供することを目的
とする。
請求項1に係る電界効果トランジスタは、InGaAs
をチャネル層とし、このチャネル層の上下にヘテロ接合
を構成したダブルヘテロ型の電界効果トランジスタにお
いて、チャネル層の膜厚をチャネル層内の2次元電子ガ
ス層が実質的に単一となる厚みとし、チャネル層とヘテ
ロ接合を構成する上下のワイドバンドギャップ層の不純
物濃度を同一としたことを特徴とする。
InGaAsをチャネル層とし、このチャネル層の上下
にヘテロ接合を構成したダブルヘテロ型の電界効果トラ
ンジスタにおいて、チャネル層の膜厚をチャネル層内の
2次元電子ガス層が実質的に単一となる厚みとし、チャ
ネル層とヘテロ接合を構成する上下のワイドバンドギャ
ップ層の不純物濃度を同一とし、かつ、上下のワイドバ
ンドギャップ層を同一の組成としたことを特徴とする。
InGaAsをチャネル層とし、このチャネル層の上下
にワイドバンドギャップを有する半導体層を配置してヘ
テロ接合を構成したダブルヘテロ型の電界効果トランジ
スタにおいて、チャネル層の膜厚をチャネル層内の2次
元電子ガス層が実質的に単一となる厚みとし、チャネル
層の上下のワイドバンドギャップ半導体層のチャネル層
との接合部に上下対称の厚みのノンドープのスペーサ層
を配置するとともにプレーナドーピングを行なったこと
を特徴とする。
請求項1又は2記載のものにおいて、InGaAs層に
対して、上下対称に同一の不純物濃度でプレーナドーピ
ングを施したことを特徴とする。
請求項1〜3に記載のものにおいて、InGaAs層内
の2次元電子ガスを実質的に単一とする厚みは、50〜
150オングストロームであることを特徴とする。
ランジスタは、InGaAsをチャネル層として、この
チャネル層の上下にヘテロ接合層を形成したダブルヘテ
ロ型電界効果トランジスタにおいて、チャネル層の上下
のヘテロ接合の界面から略同一の距離にプレーナドーピ
ングを施したことを特徴とする。
InGaAsをチャネル層とし、このチャネル層の上下
にヘテロ接合を構成したダブルヘテロ型の電界効果トラ
ンジスタにおいて、チャネル層の上下にヘテロ接合する
ワイドバンドギャップ層として不純物が含まれたAlX
Ga1-X As層を用いるとともに、チャネル層を中心と
してAlXGa1-X As層の組成比ならびに不純物濃度を
上下対称にしたことを特徴とする。
の厚さと同等の厚さ(50〜100オングストローム以
下)に設定することによって、上下の2次元電子ガス層
を事実上単一の2次元電子ガス層とみなすことができ
る。よって、チャネル層とヘテロ接合を構成する上下の
ワイドバンドギャップ層の組成や不純物濃度を調整しな
くても、高くかつ均一な相互コンダクタンスを広いゲー
ト電圧範囲で維持できる電界効果トランジスタを得るこ
とができる。
0〜100オングストローム程度の極めて薄い層とする
とともに、このInGaAsチャネル層に対して上下に
対称なプレーナドーピング構造を形成することによっ
て、高い相互コンダクタンスを得るとともに、ゲート電
圧に対してより均一なインダクタンス特性を有する電界
効果トランジスタを得ることができる。
に基づいて説明する。図1はこの発明に係る電界効果ト
ランジスタの模式断面図である。電界効果トランジスタ
FETは、半絶縁性GaAs基板1の上に超格子バッフ
ァ層2を形成し、その上に層3,4,5からなるダブル
ヘテロ構造を形成し、その上にN+コンタクト層6を形
成した後、ソース電極7,ドレイン電極8,ゲート電極
9を形成してなる。
リアのリークを防止するために超格子構造を有するバッ
ファ層2を形成する。この超格子バッファ層2上に適当
な厚みを有するAlX Ga1-X As(0.2<X<0.
3)のワイドバンドギャップ層3を形成する。このワイ
ドバンドギャップ層3の内部には、InGaAsチャネ
ル層4との接合界面から所定の厚みを有するスペーサ層
3aをはさみ、ヘテロ界面から所定の位置だけ離間させ
てシリコンによるプレーナドーピングを行なう。スペー
サ層3aは、AlX Ga1-X As(0.2<X<0.
3)からなる。
スタのチャネルとなるチャネル4を形成する。このチャ
ネル層4はInGaAsでその膜厚は50〜150オン
グストローム近傍の値としている。この膜厚は、ダブル
ヘテロ構造によって形成されるInGaAsチャネル層
4内の2つの2次元電子ガスによるチャネルが、お互い
に分断されることなく単一のチャネルとして形成される
程度の膜厚であり、ゲート電極に電圧を与えない定常状
態においてにみならず電圧を印加した状態においても実
質的に単一のチャネルが形成される厚みとなる。
ネル上部に形成されるワイドバンドギャップ層5はAl
X Ga1-X As(0.2<X<0.3)で形成され、膜
厚は約250〜350オングストロームとし、ゲート電
極からの空乏層がチャネルに影響を与える程度の膜厚と
する。このワイドバンドギャップ層5の内部において
は、チャネル層4とのヘテロ接合界面からスペーサ層5
a(40オングストローム以下の厚み)をはさみ、所定
の距離だけ離間させた位置に公知のシリコンによるプレ
ーナドーピングを1〜10×1012/cm2 の不純物濃
度で行なう。このようなダブルヘテロ構造における本願
の発明では、このスペーサ層5aの厚みを、スペーサ層
3aの厚みとほぼ同一とし、ワイドバンドギャップ層3
内のプレーナドーピングの不純物濃度はワイドバンドギ
ャップ層3内のプレーナドーピングの不純物濃度とほぼ
同一にする。さらに、各ワイドバンドギャップ層3,5
を形成するAlX Ga1-X Asの組成比を同一にする。
なお、各スペーサ層3a,5aを形成せずに、ヘテロ界
面においてプレーナドーピングしてもよい。
対称の構造と、InGaAsチャネル層4の膜厚を適度
な厚みとすることにより、ゲート電圧を変化させた場合
の相互コンダクタンスgmの変化率が均一化されたダブ
ルヘテロ構造を有する電界効果トランジスタを得ること
ができる。また、AlX Ga1-X Asワイドバンドギャ
ップ層5の上部には、ソース電極7とドレイン電極8を
形成する位置に、オーミックコンタクトを容易にするた
めのN+コンタクト層6を形成し、このN+コンタクト
層6上にソース電極7とドレイン電極8を形成する。ゲ
ート電極9の下端部とN+コンタクト層6との間隙は極
めて狭く(例えば0.1ミクロンメートル以下)形成す
るのが望ましい。
タのドレイン電圧−ドレイン電流特性を示すグラフであ
る。パラメータはゲート電圧であり、ゲート電圧を一定
値ずつ変化させた場合のドレイン電流の変化率は均一化
されており、相互コンダクタンスgmの均一化が図られ
ていることがわかる。
性を示すグラフであり、縦軸は単位ゲート幅当りの相互
コンダクタンスgmを、横軸はゲート電圧である。実線
で示す特性Aがこの発明に係る電界効果トランジスタ、
点線で示す特性Bが従来の電界効果トランジスタの特
性、一点鎖線で示す特性Cが上側のワイドギャップ層
(電子供給層)5のドーピング濃度ならびにバンドギャ
ップを下側のワイドギャップ層(電子供給層)3のそれ
よりも大きくした従来の改良型電界効果トランジスタの
特性である。この発明に係る電界効果トランジスタの相
互コンダクタンスgmが大きいことがわかる。
効果トランジスタは、InGaAsチャネル層の厚さを
2次元電子ガス層の厚さと同等の厚さ(50〜150オ
ングストローム)に設定することによって、上下2種類
にヘテロ接合により形成される上下の2つの2次元電子
ガスは上下同一のキャリア密度となるとともに、互いに
近傍に形成されて下層の2次元電子ガスも上層と同じ電
子密度となり、上下の2次元電子ガス層を実質上単一の
2次元電子ガス層とみなすことができる。このようにチ
ャネル層を中心として上下のワイドバンドギャップ層の
組成とこれらの層の不純物濃度を対称とすることによっ
て、均一な相互コンダクタンスを広いゲート電圧範囲で
維持できる。
る上下のワイドバンドギャップ層の不純物濃度を同一と
し、かつ、上下のワイドバンドギャップ層を同一の組成
とすることは、製造プロセスでの条件管理が容易とな
り、結果として半導体装置の歩留りが向上するととも
に、特性のばらつきを抑えることができる。
0〜150オングストローム程度の極めて薄い層にする
とともに、このInGaAsチャネル層に対して上下に
対称なプレーナドーピング構造を形成することによっ
て、単一の高いキャリア濃度のチャネルを有して高い相
互コンダクタンスを得るとともに、ゲート電圧に対して
より均一なインダクタンス特性を有する電界効果トラン
ジスタを得ることができる。
面図
ン電圧−ドレイン電流特性を示すグラフ
ラフ
ドレイン電流特性を示すグラフ
Claims (7)
- 【請求項1】 InGaAsをチャネル層とし、このチ
ャネル層の上下にヘテロ接合を構成したダブルヘテロ型
の電界効果トランジスタにおいて、 チャネル層の膜厚をチャネル層内の2次元電子ガス層が
実質的に単一となる厚みとし、チャネル層とヘテロ接合
を構成する上下のワイドバンドギャップ層の不純物濃度
を同一としたことを特徴とする電界効果トランジスタ。 - 【請求項2】 InGaAsをチャネル層とし、このチ
ャネル層の上下にヘテロ接合を構成したダブルヘテロ型
の電界効果トランジスタにおいて、 チャネル層の膜厚をチャネル層内の2次元電子ガス層が
実質的に単一となる厚みとし、チャネル層とヘテロ接合
を構成する上下のワイドバンドギャップ層の不純物濃度
を同一とし、かつ、上下のワイドバンドギャップ層を同
一の組成としたことを特徴とする電界効果トランジス
タ。 - 【請求項3】 InGaAsをチャネル層とし、このチ
ャネル層の上下にワイドバンドギャップを有する半導体
層を配置してヘテロ接合を構成したダブルヘテロ型の電
界効果トランジスタにおいて、 チャネル層の膜厚をチャネル層内の2次元電子ガス層が
実質的に単一となる厚みとし、チャネル層の上下のワイ
ドバンドギャップ層とチャネル層との接合部に上下対称
の厚みのノンドープのスペーサ層を配置するとともにプ
レーナドーピングを行なったことを特徴とする電界効果
トランジスタ。 - 【請求項4】 チャネル層に対して、上下対称に同一の
不純物濃度でプレーナドーピングを施したことを特徴と
する請求項1又は2記載の電界効果トランジスタ。 - 【請求項5】 チャネル層内の2次元電子ガスを実質的
に単一とする厚みは、50〜150オングストロームで
あることを特徴とする請求項1から3に記載の電界効果
トランジスタ。 - 【請求項6】 InGaAsをチャネル層として、この
チャネル層の上下にヘテロ接合層を形成したダブルヘテ
ロ型の電界効果トランジスタにおいて、 チャネル層の上下のヘテロ接合の界面から略同一の距離
にプレーナドーピングを施したことを特徴とする電界効
果トランジスタ。 - 【請求項7】 InGaAsをチャネル層とし、このチ
ャネル層の上下にヘテロ接合を構成したダブルヘテロ型
の電界効果トランジスタにおいて、 チャネル層の上下にヘテロ接合するワイドバンドギャッ
プ層として不純物が含まれたAlX Ga1-X As層を用
いるとともに、チャネル層を中心としてAlXGa1-X
As層の組成比ならびに不純物濃度を上下対称としたこ
とを特徴とする電界効果トランジスタ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20114895A JP3447438B2 (ja) | 1994-12-06 | 1995-08-07 | 電界効果トランジスタ |
US08/565,295 US5945693A (en) | 1994-12-06 | 1995-11-30 | Field-effect transistor |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30234394 | 1994-12-06 | ||
JP6-302343 | 1994-12-06 | ||
JP20114895A JP3447438B2 (ja) | 1994-12-06 | 1995-08-07 | 電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08213594A true JPH08213594A (ja) | 1996-08-20 |
JP3447438B2 JP3447438B2 (ja) | 2003-09-16 |
Family
ID=26512599
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20114895A Expired - Fee Related JP3447438B2 (ja) | 1994-12-06 | 1995-08-07 | 電界効果トランジスタ |
Country Status (2)
Country | Link |
---|---|
US (1) | US5945693A (ja) |
JP (1) | JP3447438B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0802570A2 (en) * | 1996-04-18 | 1997-10-22 | Honda Giken Kogyo Kabushiki Kaisha | Double heterojunction field-effect transistor |
JP2001127282A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP2013187345A (ja) * | 2012-03-08 | 2013-09-19 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19600116C2 (de) * | 1996-01-03 | 2001-03-15 | Siemens Ag | Doppelheterostruktur-HEMT |
US6489639B1 (en) * | 2000-05-24 | 2002-12-03 | Raytheon Company | High electron mobility transistor |
JP4854980B2 (ja) * | 2005-03-30 | 2012-01-18 | 住友電工デバイス・イノベーション株式会社 | スイッチ回路及び半導体装置の製造方法 |
US8907378B2 (en) * | 2013-03-15 | 2014-12-09 | Mitsubishi Electric Research Laboratories, Inc. | High electron mobility transistor with multiple channels |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3721364A1 (de) * | 1987-06-29 | 1989-01-19 | Palitex Project Co Gmbh | Spindelrotor als teil einer vorrichtung zum herstellen eines garnes oder zwirnes und mit einem solchen spingelrotor ausgeruestete doppeldraht-zwirnspindel |
JPH0682691B2 (ja) * | 1987-11-12 | 1994-10-19 | 松下電器産業株式会社 | 電界効果型トランジスタ |
JPH05275463A (ja) * | 1992-03-30 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2581452B2 (ja) * | 1994-06-06 | 1997-02-12 | 日本電気株式会社 | 電界効果トランジスタ |
-
1995
- 1995-08-07 JP JP20114895A patent/JP3447438B2/ja not_active Expired - Fee Related
- 1995-11-30 US US08/565,295 patent/US5945693A/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0802570A2 (en) * | 1996-04-18 | 1997-10-22 | Honda Giken Kogyo Kabushiki Kaisha | Double heterojunction field-effect transistor |
EP0802570A3 (en) * | 1996-04-18 | 1998-08-05 | Honda Giken Kogyo Kabushiki Kaisha | Double heterojunction field-effect transistor |
JP2001127282A (ja) * | 1999-10-29 | 2001-05-11 | Fujitsu Ltd | 半導体装置 |
JP2013187345A (ja) * | 2012-03-08 | 2013-09-19 | Hitachi Cable Ltd | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP3447438B2 (ja) | 2003-09-16 |
US5945693A (en) | 1999-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
JP3224437B2 (ja) | Iii−v族化合物半導体装置 | |
US5952672A (en) | Semiconductor device and method for fabricating the same | |
JP3177951B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JPS63281475A (ja) | 半導体装置の製造方法 | |
JP3447438B2 (ja) | 電界効果トランジスタ | |
US5955742A (en) | Semiconductor device formed on a substrate having an off-angle surface and a fabrication process thereof | |
US5466955A (en) | Field effect transistor having an improved transistor characteristic | |
JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
JP3102947B2 (ja) | ヘテロ接合型電界効果トランジスタの素子間分離方法 | |
JPH088354B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
JP2708492B2 (ja) | 半導体装置の製造方法 | |
JPH028450B2 (ja) | ||
JP2689877B2 (ja) | ヘテロ接合fetの製造方法 | |
JPH02246344A (ja) | エピタキシヤルウエハ及びその製造方法 | |
JP3423812B2 (ja) | Hemt素子およびその製造方法 | |
JPH06252175A (ja) | 高電子移動度トランジスタ | |
JPH06163602A (ja) | 高電子移動度トランジスタ及びその製造方法 | |
JPH01199474A (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH0738091A (ja) | 半導体装置 | |
JPH03165576A (ja) | 量子細線半導体装置およびその製造方法 | |
JPH06188273A (ja) | 電界効果トランジスタ | |
JP3121671B2 (ja) | 半導体装置の製造方法 | |
JPH01145871A (ja) | ヘテロ接合型電界効果トランジスタ | |
JPH0327537A (ja) | 変調ドープ型電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |