JPH08191127A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH08191127A JPH08191127A JP7002266A JP226695A JPH08191127A JP H08191127 A JPH08191127 A JP H08191127A JP 7002266 A JP7002266 A JP 7002266A JP 226695 A JP226695 A JP 226695A JP H08191127 A JPH08191127 A JP H08191127A
- Authority
- JP
- Japan
- Prior art keywords
- stand
- semiconductor device
- semiconductor
- semiconductor package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistor by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】実装の高密度化が可能であり、かつそれ自身が
倒れにくい表面実装タイプを提供する。 【構成】半導体素子を封止した端子リード３と、側面４
により引き出されたスタンド５により、基板６に対して
斜めとなるように支えた状態の半導体装置を形成する。
これにより、本体１を密着させ高密度の実装が可能とな
り、かつ基板上での接地する範囲が広いために安定して
自立することができる。
倒れにくい表面実装タイプを提供する。 【構成】半導体素子を封止した端子リード３と、側面４
により引き出されたスタンド５により、基板６に対して
斜めとなるように支えた状態の半導体装置を形成する。
これにより、本体１を密着させ高密度の実装が可能とな
り、かつ基板上での接地する範囲が広いために安定して
自立することができる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
表面実装タイプの縦型半導体装置に関する。
表面実装タイプの縦型半導体装置に関する。
【０００２】
【従来の技術】近年、半導体装置を高密度にプリント基
板等の実装基板上に実装する方法として縦型に置く方法
が注目されている。縦型実装を可能にする半導体装置と
しては、ＳＩＰ（ＳＩＮＧＬＥ ＩＮＬＩＮＥ ＰＡＣ
ＫＥＧＥ）や、図１０に示すようなパッケージ本体１の
下面２から引き出された端子２３を交互に反対方向に曲
げたＺＩＰ（ＺＩＧＺＡＧ ＩＮＬＩＮＥ ＰＡＣＫＡ
ＧＥ）などがある。
板等の実装基板上に実装する方法として縦型に置く方法
が注目されている。縦型実装を可能にする半導体装置と
しては、ＳＩＰ（ＳＩＮＧＬＥ ＩＮＬＩＮＥ ＰＡＣ
ＫＥＧＥ）や、図１０に示すようなパッケージ本体１の
下面２から引き出された端子２３を交互に反対方向に曲
げたＺＩＰ（ＺＩＧＺＡＧ ＩＮＬＩＮＥ ＰＡＣＫＡ
ＧＥ）などがある。
【０００３】しかしながら、上記タイプでは図１０に示
すように実装基板６にスルーホール２４を設ける必要が
あり、基板のコストが上昇したり基板６上の配線密度を
高めることができない。そこで、スルーホールを必要と
しない表面実装タイプが提案されている。
すように実装基板６にスルーホール２４を設ける必要が
あり、基板のコストが上昇したり基板６上の配線密度を
高めることができない。そこで、スルーホールを必要と
しない表面実装タイプが提案されている。
【０００４】表面実装タイプの縦型半導体装置は、特開
昭６３ー１６６５０号公報、特開平２ー３０１６９号公
報に示されているリード自立タイプや特開平２ー２７０
３６１号公報に示されているサポート支持タイプがあ
る。これらタイプを図１１および図１２に示す。
昭６３ー１６６５０号公報、特開平２ー３０１６９号公
報に示されているリード自立タイプや特開平２ー２７０
３６１号公報に示されているサポート支持タイプがあ
る。これらタイプを図１１および図１２に示す。
【０００５】図１１はリード自立タイプである。かかる
リード自立タイプはパッケージ本体１の下面より引き出
された内曲げ端子リード２５や外曲げ端子リード２５’
により端子リード自身で基板に立つものである。一方、
図１２に記載されてるサポート維持タイプは端子リード
２６を短くして本体１の下面２に設けたサポートリード
２７やサポートピン２８などのサポートに支持されて基
板上に立つものである。
リード自立タイプはパッケージ本体１の下面より引き出
された内曲げ端子リード２５や外曲げ端子リード２５’
により端子リード自身で基板に立つものである。一方、
図１２に記載されてるサポート維持タイプは端子リード
２６を短くして本体１の下面２に設けたサポートリード
２７やサポートピン２８などのサポートに支持されて基
板上に立つものである。
【０００６】
【発明が解決しようとする課題】しかしながら、表面実
装タイプの縦半導体装置を実装する場合、リード自立タ
イプ、サポート自立タイプはそれぞれ図１３、図１４に
示されているような配線パターンの基板が必要である。
これら基板の導電パット８上に半田ペーストを塗布し、
導体パット８と端子リードが重なるように半導体装置を
基板上にのせて、リフローにより導電パットと端子リー
ドを半田づけすることで半導体装置の実装を行う。 図
１３ａは図１１ａに示す内曲げ端子リード２５により自
立したリード自立タイプの半導体装置の配線パターンで
あり、半導体装置の実装を高密度に行うことができる。
しかし、内曲げ端子リード２５と導電パット８との設置
面積が狭いためリフローにより半田ペーストが溶け、半
田として硬直するまでの間に半導体装置が転倒しやすい
という欠点があった。
装タイプの縦半導体装置を実装する場合、リード自立タ
イプ、サポート自立タイプはそれぞれ図１３、図１４に
示されているような配線パターンの基板が必要である。
これら基板の導電パット８上に半田ペーストを塗布し、
導体パット８と端子リードが重なるように半導体装置を
基板上にのせて、リフローにより導電パットと端子リー
ドを半田づけすることで半導体装置の実装を行う。 図
１３ａは図１１ａに示す内曲げ端子リード２５により自
立したリード自立タイプの半導体装置の配線パターンで
あり、半導体装置の実装を高密度に行うことができる。
しかし、内曲げ端子リード２５と導電パット８との設置
面積が狭いためリフローにより半田ペーストが溶け、半
田として硬直するまでの間に半導体装置が転倒しやすい
という欠点があった。
【０００７】図１３ｂは図１１ｂに示す外曲げリード２
５’により自立したリードタイプの半導体装置の配線パ
ターンである。この構成により内曲げ端子リード２５に
比べ、接地範囲が広がり転倒しにくくなるが、配線パタ
ーンが複雑であり、さらに図１３ｃに示されるように端
子リードが増加すると、配線９を引き回すために半導体
素子の間隔を広げねばならず、実装密度が低下するとい
う問題があった。
５’により自立したリードタイプの半導体装置の配線パ
ターンである。この構成により内曲げ端子リード２５に
比べ、接地範囲が広がり転倒しにくくなるが、配線パタ
ーンが複雑であり、さらに図１３ｃに示されるように端
子リードが増加すると、配線９を引き回すために半導体
素子の間隔を広げねばならず、実装密度が低下するとい
う問題があった。
【０００８】サポート支持タイプの半導体装置では、図
１４ａにしめすようにサポートリード２７を半田づけす
るためのダミーパット２９や図１４ｂに示すようなサポ
ートピン２８を挿入するための穴３０を基板上に設ける
必要がある。このダミーパット２９や穴３０は回路上不
要なものであり、配線９を引き回す上で障害となり、実
装密度の低下を招くという欠点を有し、また、穴３０に
ついては穴あけ加工により基板のコストが増加するとい
う欠点があった。
１４ａにしめすようにサポートリード２７を半田づけす
るためのダミーパット２９や図１４ｂに示すようなサポ
ートピン２８を挿入するための穴３０を基板上に設ける
必要がある。このダミーパット２９や穴３０は回路上不
要なものであり、配線９を引き回す上で障害となり、実
装密度の低下を招くという欠点を有し、また、穴３０に
ついては穴あけ加工により基板のコストが増加するとい
う欠点があった。
【０００９】このように、従来の手法では、基板のコス
トを変えずに、半導体装置を倒れにくくすることと、基
板上の実装をさらに高密度にすることは不可能であっ
た。
トを変えずに、半導体装置を倒れにくくすることと、基
板上の実装をさらに高密度にすることは不可能であっ
た。
【００１０】よって、本発明の目的は、基板のコストを
増大することなく、縦型実装の際の転倒を防止しつつ実
装密度を高くすることができる半導体装置を提供するこ
とである。
増大することなく、縦型実装の際の転倒を防止しつつ実
装密度を高くすることができる半導体装置を提供するこ
とである。
【００１１】
【課題を解決するための手段】本願発明の半導体装置
は、半導体素子が内部に封止された半導体パッケージ
と、前記半導体パッケージの一つの面から導出された複
数の外部リードと、前記半導体パッケージの別の面から
導出されたスタンドであって、前記外部リードの導出方
向に対し所定の角度を有してとりつけられたスタンドを
有している。
は、半導体素子が内部に封止された半導体パッケージ
と、前記半導体パッケージの一つの面から導出された複
数の外部リードと、前記半導体パッケージの別の面から
導出されたスタンドであって、前記外部リードの導出方
向に対し所定の角度を有してとりつけられたスタンドを
有している。
【００１２】
【作用】かかる構造の半導体装置によれば、上記スタン
ドの存在より半導体装置が斜めに複数点を支点として実
装されることになり、表面実装が可能となるとともに転
倒も防止される。
ドの存在より半導体装置が斜めに複数点を支点として実
装されることになり、表面実装が可能となるとともに転
倒も防止される。
【００１３】
【実施例】以下、本発明の実施例について図面を用いて
説明する。
説明する。
【００１４】図１は本発明の半導体装置の第１の実施例
を示す。本装置は、パッケージ本体１内に封止された半
導体チップ（図示せず）と、チップの電極と接地されて
本体１の下面２より引き出された端子リード３と、下面
２と相対しない側面４の上面から導出され、そして本体
１に対し斜め下向に延びて機械的に本体１を支持するス
タンド５により支えられている。したがって、図１
（ｂ）に示すように本装置は搭載基板６に対し斜めに実
装されることになる。したがって、端子リード３とスタ
ンド５の基板への接地する範囲がひろがり、半導体装置
が倒れにくくなる。
を示す。本装置は、パッケージ本体１内に封止された半
導体チップ（図示せず）と、チップの電極と接地されて
本体１の下面２より引き出された端子リード３と、下面
２と相対しない側面４の上面から導出され、そして本体
１に対し斜め下向に延びて機械的に本体１を支持するス
タンド５により支えられている。したがって、図１
（ｂ）に示すように本装置は搭載基板６に対し斜めに実
装されることになる。したがって、端子リード３とスタ
ンド５の基板への接地する範囲がひろがり、半導体装置
が倒れにくくなる。
【００１５】図２は第１の実施例の半導体装置を基板上
に実装したときの状態を示す。図２ａはスタンド５を半
田７で固定する実装であり、スタンド５を電極として、
すなわち、半導体チップの電極と接続されたリードとし
ても使用する場合に用いる。この方法は、安定して半導
体装置を実装することができるが、スタンド５を電極と
用いるため基板６上に導電パットが必要となる。一方、
図２ｂはスタンド５を基板６上にのせておくだけの実装
であり、スタンド５を電極として使用しないときに用い
る。図２ｂはスタンド５と基板６との間に半田ペースト
が存在しないが、半導体装置の自重にてスタンド５は基
板６上に押しつけられ、半導体装置は安定して自立する
事が出来る。このため、端子リード３とスタンド５のど
ちらかが高くなり傾斜が出来ても、半導体装置の重心が
端子リード３とスタンド５の内部に存在する限り安定す
るものとなる。また、図２の示す状態はリフロー前の半
田７が半田ペーストであるときも半導体装置は安定して
自立する事が出来、リフロー時等においても倒壊しにく
くなっている。
に実装したときの状態を示す。図２ａはスタンド５を半
田７で固定する実装であり、スタンド５を電極として、
すなわち、半導体チップの電極と接続されたリードとし
ても使用する場合に用いる。この方法は、安定して半導
体装置を実装することができるが、スタンド５を電極と
用いるため基板６上に導電パットが必要となる。一方、
図２ｂはスタンド５を基板６上にのせておくだけの実装
であり、スタンド５を電極として使用しないときに用い
る。図２ｂはスタンド５と基板６との間に半田ペースト
が存在しないが、半導体装置の自重にてスタンド５は基
板６上に押しつけられ、半導体装置は安定して自立する
事が出来る。このため、端子リード３とスタンド５のど
ちらかが高くなり傾斜が出来ても、半導体装置の重心が
端子リード３とスタンド５の内部に存在する限り安定す
るものとなる。また、図２の示す状態はリフロー前の半
田７が半田ペーストであるときも半導体装置は安定して
自立する事が出来、リフロー時等においても倒壊しにく
くなっている。
【００１６】図３は第１の実施例の半導体装置を高密度
に実装したものである。この場合、スタンド５は半田付
けされない実装が用いた方が好ましい。スタンド５は本
体１の側面４より離して基板６上へ下ろしてあるため、
隣接する半導体装置の本体１同士を密着させたもっとも
実装密度が高い実装が可能である。また、スタンド５は
垂直に下ろしてあるため、リード３およびスタンド５同
士が隣接することなく、基板への搭載作業および実装が
可能である。
に実装したものである。この場合、スタンド５は半田付
けされない実装が用いた方が好ましい。スタンド５は本
体１の側面４より離して基板６上へ下ろしてあるため、
隣接する半導体装置の本体１同士を密着させたもっとも
実装密度が高い実装が可能である。また、スタンド５は
垂直に下ろしてあるため、リード３およびスタンド５同
士が隣接することなく、基板への搭載作業および実装が
可能である。
【００１７】図４は第１の実施例の図２ｂの半導体装置
を実装する基板の一例を示している。図４ａに示す配線
のパターンのように、本発明の半導体装置を実装するた
めには、基板６上にリード３用の導電パット８のみを設
ければ良く、スタンド５用の配慮は配線９を保護するた
め従来から行われてきた絶縁コート１０のみで十分であ
る。実装の際には、図４ｂに示す断面図のように導電パ
ット８上に塗布された半田ペースト７’の高さと絶縁コ
ート１０の高さに差が生じるが、図３で示したように半
導体装置は倒れる事なく、自立する事が出来る。
を実装する基板の一例を示している。図４ａに示す配線
のパターンのように、本発明の半導体装置を実装するた
めには、基板６上にリード３用の導電パット８のみを設
ければ良く、スタンド５用の配慮は配線９を保護するた
め従来から行われてきた絶縁コート１０のみで十分であ
る。実装の際には、図４ｂに示す断面図のように導電パ
ット８上に塗布された半田ペースト７’の高さと絶縁コ
ート１０の高さに差が生じるが、図３で示したように半
導体装置は倒れる事なく、自立する事が出来る。
【００１８】図５は、第１の実施例の半導体装置の製造
方法を示す。
方法を示す。
【００１９】まず、半導体素子をリードフレーム上でワ
イヤボンディングで接続し、エポキシ系樹脂にて封止
し、図５ａに示すような曲げ加工前のリード３’とスタ
ンド５’を備えたパッケージ本体１を形成する。図６ａ
に示すように半導体素子６’が接着されるダイボンディ
ング部からスタンド５’が導出されても良いが、図６ｂ
のように独立したスタンド５’を設けても良い。図６ａ
ではしたがってスタンド５’はチップ６’の裏面電極と
して用いられている。図６ｂはスタンド５’をそのまま
で使用してもよく、あるいはチップ６’の表面電極と接
続しても良い。また、図６ａの点線部分を切断してリー
ドフレーム５’を半導体素子６’と切り離す形状もあ
る。
イヤボンディングで接続し、エポキシ系樹脂にて封止
し、図５ａに示すような曲げ加工前のリード３’とスタ
ンド５’を備えたパッケージ本体１を形成する。図６ａ
に示すように半導体素子６’が接着されるダイボンディ
ング部からスタンド５’が導出されても良いが、図６ｂ
のように独立したスタンド５’を設けても良い。図６ａ
ではしたがってスタンド５’はチップ６’の裏面電極と
して用いられている。図６ｂはスタンド５’をそのまま
で使用してもよく、あるいはチップ６’の表面電極と接
続しても良い。また、図６ａの点線部分を切断してリー
ドフレーム５’を半導体素子６’と切り離す形状もあ
る。
【００２０】次に、図５ｂに示すように、本体固定用金
型１１に本体１を固定し、図５ｃのリード曲げ用金型１
２とリード曲げ用ローラー１３により端子リード３を形
成する。そして、図５ｄのスタンド曲げ用金型１４、ス
タンド曲げ用ローラー１５と、図５ｅのスタンド曲げ用
金型１６を用いてスタンド５を２段階で曲げ成形するこ
とより、図１に示す半導体装置を得ることができる。
型１１に本体１を固定し、図５ｃのリード曲げ用金型１
２とリード曲げ用ローラー１３により端子リード３を形
成する。そして、図５ｄのスタンド曲げ用金型１４、ス
タンド曲げ用ローラー１５と、図５ｅのスタンド曲げ用
金型１６を用いてスタンド５を２段階で曲げ成形するこ
とより、図１に示す半導体装置を得ることができる。
【００２１】図７に本発明の半導体装置の第２の実施例
を示す。図７ａに示す側面図のように、スタンド１７を
実装基板に対して斜めに接地されるように形成し、端子
リード３との間隔を広げた事により端子リード３とスタ
ンド１７の設置する基板の段差が大きくても半導体装置
は倒れにくくなる。また、図７ｂに示すように本体１を
密着した高密度の実装も可能である。
を示す。図７ａに示す側面図のように、スタンド１７を
実装基板に対して斜めに接地されるように形成し、端子
リード３との間隔を広げた事により端子リード３とスタ
ンド１７の設置する基板の段差が大きくても半導体装置
は倒れにくくなる。また、図７ｂに示すように本体１を
密着した高密度の実装も可能である。
【００２２】図８は本発明の半導体装置のレイアウトに
関する実施例である。実施例１または、図示していない
が実施例２の半導体装置は、本体１を密着してレイアウ
トされた半導体装置の両側に設けられている。中側にあ
る半導体装置はスタンドを有していなく端子リード３の
みであるが、このレイアウトでも安定して半導体装置を
レイアウトできる。
関する実施例である。実施例１または、図示していない
が実施例２の半導体装置は、本体１を密着してレイアウ
トされた半導体装置の両側に設けられている。中側にあ
る半導体装置はスタンドを有していなく端子リード３の
みであるが、このレイアウトでも安定して半導体装置を
レイアウトできる。
【００２３】図９はリード３とスタンド５の先端の他の
実施例を示している。端子リード１８、スタンド１９
は、先端が丸くなっていることより基板上に段差があっ
ても設置面積は変わらず、その結果、設置条件が変わら
ず、安定して半導体装置が接地できる形状である。端子
リード２０、スタンド２１は基板上の設置面積が最小と
なる形状であり導電パットの大きさを小さくできるとい
う効果がある。スタンド５の先端に絶縁膜２２を施して
リード形成後に寸法が変化する加工も可能である。この
スタンドでは、基板側に絶縁コートする必要が無く基板
を低コスト化することができる。
実施例を示している。端子リード１８、スタンド１９
は、先端が丸くなっていることより基板上に段差があっ
ても設置面積は変わらず、その結果、設置条件が変わら
ず、安定して半導体装置が接地できる形状である。端子
リード２０、スタンド２１は基板上の設置面積が最小と
なる形状であり導電パットの大きさを小さくできるとい
う効果がある。スタンド５の先端に絶縁膜２２を施して
リード形成後に寸法が変化する加工も可能である。この
スタンドでは、基板側に絶縁コートする必要が無く基板
を低コスト化することができる。
【００２４】図５は本発明の半導体装置を得るための製
造方法の一例であり、この方法に限定するものではな
い。
造方法の一例であり、この方法に限定するものではな
い。
【００２５】本発明は、スタンドが２本ある場合に限定
して説明したが、２本以上にする事も可能である。
して説明したが、２本以上にする事も可能である。
【００２６】また、本発明のスタンドは導電性のある導
電リードを用いているが、どんな材質を用いても良く、
例えば、絶縁物質でも良い。これを用いた場合には、基
板にあえて絶縁性のある膜を設ける必要がなくなり工程
数が減少するという効果がある。
電リードを用いているが、どんな材質を用いても良く、
例えば、絶縁物質でも良い。これを用いた場合には、基
板にあえて絶縁性のある膜を設ける必要がなくなり工程
数が減少するという効果がある。
【００２７】また、本願実施例のスタンドの形状は、直
線であったが、これに限定する必要はなく、バネ形や曲
線形でもよい。
線であったが、これに限定する必要はなく、バネ形や曲
線形でもよい。
【００２８】
【発明の効果】以上のとおり、本発明による半導体装置
は、基板上の端子リードとスタンドにより設置する範囲
が広くなって倒れにくくなる。さらに、端子リード用導
電パット以外の配線上の障害がなくなるため、導電パッ
ト及び配線の作製限界まで実装の高密度化が図れるとい
う効果も有する。高さ１１ミリ、厚さ１．２５ミリのパ
ッケージ本体を持つ半導体装置において、従来では３．
６５ミリ幅の設置範囲と２．５４ピッチの実装間隔であ
ったのに対して、垂直から３０度傾けた本発明の半導体
装置では５．５ミリ幅の設置範囲と、１．４５ミリピッ
チの実装が可能となる。
は、基板上の端子リードとスタンドにより設置する範囲
が広くなって倒れにくくなる。さらに、端子リード用導
電パット以外の配線上の障害がなくなるため、導電パッ
ト及び配線の作製限界まで実装の高密度化が図れるとい
う効果も有する。高さ１１ミリ、厚さ１．２５ミリのパ
ッケージ本体を持つ半導体装置において、従来では３．
６５ミリ幅の設置範囲と２．５４ピッチの実装間隔であ
ったのに対して、垂直から３０度傾けた本発明の半導体
装置では５．５ミリ幅の設置範囲と、１．４５ミリピッ
チの実装が可能となる。
【００２９】図７では、さらに安定した構造の半導体装
置を提供できる。また、スタンドを図１よりも長くする
ことができ、半導体パッケージから発生する発熱を放出
しやすくすることができる。
置を提供できる。また、スタンドを図１よりも長くする
ことができ、半導体パッケージから発生する発熱を放出
しやすくすることができる。
【００３０】図８では、従来ある縦型半導体パッケージ
を複数配列し、本発明の半導体装置で挟み込む構造にす
ることにより、従来ある縦型半導体装置を含んでも安定
して配置することができる。
を複数配列し、本発明の半導体装置で挟み込む構造にす
ることにより、従来ある縦型半導体装置を含んでも安定
して配置することができる。
【図１】本発明の１実施例の半導体装置を示す斜視図
（ａ）と側面図（ｂ）。
（ａ）と側面図（ｂ）。
【図２】図１の半導体装置の実装状態を示す側面図。
【図３】図１の半導体装置を高密度に配置した側面図。
【図４】図１の半導体装置が実装される基板の平面図
（ａ）と断面図（ｂ）。
（ａ）と断面図（ｂ）。
【図５】図１の半導体装置の製造方法を示す図。
【図６】図１の半導体装置のパッケージ内部を示す平面
図。
図。
【図７】本発明の第２の実施例を示す側面図。
【図８】本発明の第３の実施例を示す側面図。
【図９】本発明の端子リードとスタンドの形状を示す側
面図。
面図。
【図１０】従来例の挿入実装縦型半導体装置（ＺＩＧ）
を示す図。
を示す図。
【図１１】従来例のリード自立型表面実装縦型半導体装
置を示す図。
置を示す図。
【図１２】従来例のサポート支持表面実装縦型半導体装
置を示す図。
置を示す図。
【図１３】従来例の図１０の半導体装置の実装基板上の
配線パターン図。
配線パターン図。
【図１４】従来例の図１１の半導体装置の基板上の配線
パターン図。
パターン図。
１ パッケージ本体 ２ 端子リード引出下面 ３ 端子リード ３’ 曲げ加工前の端子リード ４ 本体１の側面 ５ スタンド ６ 搭載基板 ６’ 半導体素子 ７ 半田 ７’ 半田ペースト ８ 端子リード半田付け用導電パット ９ 回路用基板 １０ 配線保護用絶縁コート １１ 本体固定用金型 １２ リード曲げ用金型 １３ リード曲げ用ローラー １４ スタンド曲げ用金型 １５ スタンド曲げ用ローラ １６ スタンド曲げ用金型 １７ 他の実施例のスタンド １８、２０ 端子リード形成の他の実施例 １９、２１ スタンド先端形状の他の実施例 ２２ スタンド先端絶縁膜 ２３ 挿入実装タイプ端子リード ２４ 端子リード２３挿入用スルーホール ２５、２５’ 表面実装タイプ端子リード（端子リー
ド自立型） ２６ 表面実装タイプ端子リード（サポート支持型） ２７ サポートリード ２８ サポートピン ２９ サポートリード２７半田付け用ダミーパット ３０ サポートピン挿入用穴
ド自立型） ２６ 表面実装タイプ端子リード（サポート支持型） ２７ サポートリード ２８ サポートピン ２９ サポートリード２７半田付け用ダミーパット ３０ サポートピン挿入用穴
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18
Claims (5)
- 【請求項１】 半導体素子が内部に封止された半導体パ
ッケージと、前記半導体パッケージの一つの面から導出
された複数の外部リードと、前記半導体パッケージの別
の面から導出されたスタンドにであって、前記外部リー
ドの導出方向に対し所定の角度を有してとりつけられた
スタンドとを有することを特徴とする半導体装置。 - 【請求項２】 前記スタンドを介して前記半導体素子に
電位又は信号が与えられることを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 半導体素子が内部に封止された半導体パ
ッケージと、前記半導体パッケージの一面に前記半導体
素子と電気的に接続された外部リードと、前記半導体パ
ッケージの前記外部リードが設けられた一面に隣接し、
相対する面の少なくとも一方の面にその一方の面と前記
外部リードを有する面の中心軸方向から所望の角度を有
してとりつけられたスタンドとを有し、 前記外部リードは、搭載基板上の導電パットに電気的に
接続され、前記スタンドは、前記搭載基板と機械的に接
続され、前記半導体パッケージを前記搭載基板に対して
斜めに搭載されることを特徴とする半導体装置。 - 【請求項４】 半導体素子が内部に封止された半導体パ
ッケージと、前記半導体パッケージの一面に前記半導体
素子と電気的に接続された外部リードと、前記半導体パ
ッケージの前記外部リードが設けられた一面に隣接し、
相対する面の少なくとも一方の面にその一方の面と前記
外部リードを有する面の中心軸方向から所望の角度を有
してとりつけられたスタンドとを有し、 前記外部リードは、搭載基板上の導電パットに電気的に
接続され、前記スタンドは、前記搭載基板と機械的に接
続され、前記半導体パッケージを前記搭載基板に対して
斜めに搭載され、 前記外部リードが設けられた一面と前記スタンドが設け
られた面と異なる面を密着して複数の半導体パッケージ
を配置することを特徴とする半導体装置。 - 【請求項５】 前記密着して複数半導体パッケージを配
置することを特徴とする半導体装置は、前記複数の半導
体パッケージの両はじにあるを半導体パッケージを前記
スタンドを有している半導体パッケージとし、それ以外
の位置にある半導体パッケージを前記スタンドを有さな
いことを特徴とする請求項４記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7002266A JP2655118B2 (ja) | 1995-01-10 | 1995-01-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7002266A JP2655118B2 (ja) | 1995-01-10 | 1995-01-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08191127A true JPH08191127A (ja) | 1996-07-23 |
| JP2655118B2 JP2655118B2 (ja) | 1997-09-17 |
Family
ID=11524579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7002266A Expired - Lifetime JP2655118B2 (ja) | 1995-01-10 | 1995-01-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655118B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169325B1 (en) | 1997-12-17 | 2001-01-02 | Hitachi, Ltd. | Semiconductor device |
| JP2004361175A (ja) * | 2003-06-03 | 2004-12-24 | Seiko Epson Corp | 素子取付パッケージ |
| JP2015060882A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社デンソー | 電子素子の製造方法、および、その電子素子を含む電子部品の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441148U (ja) * | 1987-09-08 | 1989-03-13 | ||
| JPH0158956U (ja) * | 1987-10-07 | 1989-04-13 | ||
| JPH05315521A (ja) * | 1992-05-12 | 1993-11-26 | Oki Electric Ind Co Ltd | 半導体装置 |
-
1995
- 1995-01-10 JP JP7002266A patent/JP2655118B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441148U (ja) * | 1987-09-08 | 1989-03-13 | ||
| JPH0158956U (ja) * | 1987-10-07 | 1989-04-13 | ||
| JPH05315521A (ja) * | 1992-05-12 | 1993-11-26 | Oki Electric Ind Co Ltd | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169325B1 (en) | 1997-12-17 | 2001-01-02 | Hitachi, Ltd. | Semiconductor device |
| JP2004361175A (ja) * | 2003-06-03 | 2004-12-24 | Seiko Epson Corp | 素子取付パッケージ |
| JP2015060882A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社デンソー | 電子素子の製造方法、および、その電子素子を含む電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2655118B2 (ja) | 1997-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7279797B2 (en) | Module assembly and method for stacked BGA packages | |
| JP3718039B2 (ja) | 半導体装置およびそれを用いた電子装置 | |
| US7288837B2 (en) | Semiconductor device and its writing method | |
| US5760469A (en) | Semiconductor device and semiconductor device mounting board | |
| EP0631312A1 (en) | Single inline package | |
| JP2001339043A (ja) | 半導体装置及びそれを用いた半導体モジュール | |
| US5834836A (en) | Multi-layer bottom lead package | |
| US5387814A (en) | Integrated circuit with supports for mounting an electrical component | |
| US6271480B1 (en) | Electronic device | |
| EP1041618A1 (en) | Semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
| JP2001168233A (ja) | 多重回線グリッド・アレイ・パッケージ | |
| JP2655118B2 (ja) | 半導体装置 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JPH10256318A (ja) | 半導体装置、その製造方法及びその実装方法、これを実装した回路基板並びにフレキシブル基板及びその製造方法 | |
| JPH0230169A (ja) | 半導体装置 | |
| JP2002031663A (ja) | テスト用マルティプルライングリッド、半導体チップ、並びに、半導体チップの性能チェック用テスト素子 | |
| JPH05326817A (ja) | マルチチップパッケージ | |
| JPS6379361A (ja) | 立設実装形半導体装置 | |
| JPH0810192Y2 (ja) | 半導体の実装構造 | |
| JPH041744Y2 (ja) | ||
| JP3013809B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06350025A (ja) | 半導体装置 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JPH02138766A (ja) | 電子部品のパツケージ構造 | |
| KR100427541B1 (ko) | 패턴 필름 제조 방법 및 이를 이용한 칩 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970415 |