JPH0816453A - 共有記憶装置 - Google Patents

共有記憶装置

Info

Publication number
JPH0816453A
JPH0816453A JP6144934A JP14493494A JPH0816453A JP H0816453 A JPH0816453 A JP H0816453A JP 6144934 A JP6144934 A JP 6144934A JP 14493494 A JP14493494 A JP 14493494A JP H0816453 A JPH0816453 A JP H0816453A
Authority
JP
Japan
Prior art keywords
input
storage unit
control
information processing
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6144934A
Other languages
English (en)
Inventor
Yasuhei Yugawa
泰平 湯川
Yosuke Furukawa
洋介 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP6144934A priority Critical patent/JPH0816453A/ja
Publication of JPH0816453A publication Critical patent/JPH0816453A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】複数の入出力部に接続される複数の情報処理装
置に対して同一情報を同時に供給する共有記憶装置の提
供。又、複数の入出力部に接続された異なる情報処理装
置からの書き込みのデータの一貫性を保持する共有記憶
装置の提供。 【構成】共有記憶装置10は入出力部11を通してアト゛レステ゛ー
タ線25で外部情報処理装置21と接続され、外部情報処理装
置21は制御用記憶部14と接続される。同様に入出力部12、
アト゛レステ゛ータ線25、外部情報処理装置22と接続され、外部情
報処理装置22は制御用記憶部16と接続される。共有記憶
装置は、記憶部13、制御用記憶部14、制御用記憶部16、
制御部15、入出力部11、入出力部12で構成され、記憶部13
は、テ゛ータ17、テ゛ータ18、空き領域19を有し、制御用記憶部14お
よび制御用記憶部16は制御部15と接続されている。制御
部15は、記憶部13、各入出力部にアト゛レステ゛ータ線25を通してア
クセスでき、各制御用記憶部にもアクセスできる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えば、コンピュータ
等の記憶処理装置として利用可能な、共有記憶装置に関
する。
【0002】
【従来の技術】一般に、複数の情報処理装置が同一デー
タを必要とする場合、それぞれがデータを有するのでは
なく、一つの記憶装置で共有することで資源の有効利用
を行なうことができる。
【0003】そこで、従来、記憶装置が複数の入出力部
を持ち、それぞれに情報処理装置を接続することで、各
情報処理装置が、前記記憶装置をそれぞれに各情報処理
装置内部の記憶装置と認識して必要とするデータアクセ
スを制御してきた。
【0004】
【発明が解決しようとする課題】しかし、前記従来構成
では、複数の情報処理装置が同一情報を同時に必要とす
るような場合、別々のデータの場合と同じ様に、各情報
処理装置から別々に読み出されるので、完全には同時に
情報の転送を行うことができないという問題があった。
【0005】また、前記従来構成では、複数の情報処理
装置が同時に記憶装置への書き込み制御を行なう際、異
なる入出力部からの書き込みデータの情報を他の情報処
理装置が入手できなかった。従って、同時に異なる情報
処理装置による書き込み処理要求がある場合、ある情報
処理装置が書き換えたデータを別の情報処理装置が直後
に上書きすることを防ぐことができず、書き換えた途
端、別のデータになってしまうということが起こり、デ
ータの一貫性を保持できないという課題を有していた。
【0006】本発明は、従来のこのような課題を解決す
るためになされたものであり、同一情報を実質的に同時
に複数の入出力部に供給できる共有記憶装置を提供する
ことを目的とする。
【0007】又、本発明は、複数の入出力部に、それぞ
れ接続された異なる外部情報処理装置からの書き込みの
データの一貫性を保持する制御を行なうことができる機
能を持った共有記憶装置を提供することを目的とする。
【0008】
【課題を解決するための手段】請求項1の本発明は、装
置内部情報を少なくとも読み出し可能に格納する記憶部
と、少なくとも前記装置内部情報を外部情報処理装置に
出力するための複数の入出力部と、それら各入出力部に
対応した制御用記憶部と、その制御用記憶部および前記
各入出力部を制御する制御部とを備え、前記外部情報処
理装置から前記制御用記憶部へ命令情報が入力された場
合、前記制御部は、その命令情報に従って前記記憶部に
格納されている情報を前記複数の入出力部への同時多出
力、あるいは前記複数の入出力部の内の一つの入出力部
への一出力を行うための切り替え制御をする共有記憶装
置である。
【0009】請求項2の本発明は、装置内部情報を少な
くとも書き換え及び/又は書き込み可能に格納する記憶
部と、少なくとも外部情報処理装置からの情報を入力す
るための複数の入出力部と、それら各入出力部に対応し
た制御用記憶部と、その制御用記憶部および前記各入出
力部を制御する制御部とを備え、複数の前記外部情報処
理装置から前記制御用記憶部へ実質的に同時に書き替え
命令情報が入力された場合、前記制御部はその書き替え
命令情報に従って、実質的に同時には前記装置内部情報
の書き換えを行わない共有記憶装置である。
【0010】請求項3の本発明は、複数の前記外部情報
処理装置から前記制御用記憶部へ実質的に同時に前記命
令情報の入力があり、前記装置内部情報の内、同一の装
置内部情報の書き換えを行なおうとする場合、前記記憶
部内に空き領域を確保して、複数の前記外部情報処理装
置からの情報の内、一方の外部情報処理装置からの情報
に対してはその情報を用いて前記書き換えを行い、それ
以外の外部情報処理装置からの情報に対しては前記空き
領域への書き込みを行ない、且つそれらの処理情報を前
記制御用記憶部に書き込む共有記憶装置である。
【0011】請求項4の本発明は、上記空き領域が確保
できない場合、前記一方の外部情報処理装置からの情報
に対しては前記書き換えを行い、それ以外の外部情報処
理装置からの情報に対しては前記書き換えは行なわず、
且つそれらの処理情報を前記制御用記憶部に書き込む共
有記憶装置である。
【0012】
【作用】請求項1の本発明では、記憶部が、装置内部情
報を少なくとも読み出し可能に格納し、複数の入出力部
が、少なくとも前記装置内部情報を外部情報処理装置に
出力し、制御用記憶部が、それら各入出力部に対応し、
制御部が、その制御用記憶部および前記各入出力部を制
御し、前記外部情報処理装置から前記制御用記憶部へ命
令情報が入力された場合、前記制御部は、その命令情報
に従って前記記憶部に格納されている情報を前記複数の
入出力部への同時多出力、あるいは前記複数の入出力部
の内の一つの入出力部への一出力を行うための切り替え
制御をする。これにより、例えば、同一情報を同時に複
数の外部情報処理装置が得ることができる様に情報の転
送を行える。
【0013】請求項2の本発明では、記憶部が、装置内
部情報を少なくとも書き換え及び/又は書き込み可能に
格納し、複数の入出力部が、少なくとも外部情報処理装
置からの情報を入力し、制御用記憶部が、それら各入出
力部に対応し、制御部が、その制御用記憶部および前記
各入出力部を制御し、複数の前記外部情報処理装置から
前記制御用記憶部へ実質的に同時に、書き替え命令情報
が入力された場合、前記制御部はその書き替え命令情報
に従って、実質的に同時には前記装置内部情報の書き換
えを行わない。これにより、例えば、複数の入出力部に
接続された異なる外部情報処理装置からの書き込みのデ
ータの一貫性を保持する制御を行える。
【0014】
【実施例】以下、本発明の共有記憶装置の実施例につい
て、図面を参照しながら説明する。 図1に本発明の一
実施例に係わる、共有記憶装置10を用いたシステムを
摸式的に示し、同図を用いて本実施例の構成を説明す
る。
【0015】同図に示すように、共有記憶装置10は、
入出力部11を通してアドレスデータ線25で外部情報
処理装置21と接続され、さらに外部情報処理装置21
は制御用記憶部14とも接続される。共有記憶装置10
は、同様に入出力部12を通してアドレスデータ線25
で外部情報処理装置22と接続され、さらに外部情報処
理装置22は制御用記憶部16とも接続される。共有記
憶装置10は、記憶部13、制御用記憶部14、制御用
記憶部16、制御部15、入出力部11、入出力部12
等で構成され、記憶部13には、データ17、データ1
8、空き領域19等がある。
【0016】制御用記憶部14および制御用記憶部16
は、制御部15とも接続されており、それぞれ外部情報
処理装置21、外部情報処理装置22、及び制御部15
からアクセスできる。制御部15は、記憶部13、各入
出力部11,12にアドレスデータ線25を通してアク
セスでき、さらに各制御用記憶部14,16にもアクセ
スできる。入出力部11,12に対しては、入出力切替
え制御線26でも接続され入出力部11,12と記憶部
13との接続関係、入出力部11,12同志の接続関係
の制御を行なう。
【0017】外部情報処理装置21内には外部データ2
3が存在し、外部情報処理装置22内には外部データ2
4が存在する。
【0018】以上の構成において、次に、本実施例の動
作について図1を用いて説明する。
【0019】まず、共有記憶装置10に対して、外部情
報処理装置21が外部情報処理装置21と外部情報処理
装置22に同時に記憶部13内のデータ17を転送する
命令を制御用記憶部14に入力する場合を考える。
【0020】制御部15は、制御用記憶部14に入力さ
れた上記転送命令を読んで、入出力部12と記憶部13
の接続を切り、入出力部11と入出力部12を接続し、
記憶部13内のデータ17を入出力部11へ転送する。
そして、制御部15は、入出力部11の外部情報処理装
置21へのデータ転送と、入出力部12の外部情報処理
装置22へのデータ転送を同時に行うために、前記転送
されたデータ17を入出力部11から入出力部12への
転送を行う。そして、各入出力部11,12から各々に
対応した外部情報処理装置21,22へ同時にデータ1
7が転送される。これにより、外部情報処理装置21と
外部情報処理装置22へ同時に記憶部13内のデータ1
7の転送ができる。
【0021】次に、共有記憶装置10に対して、外部情
報処理装置21が外部情報処理装置21に記憶部13内
のデータ17を転送する命令を制御用記憶部14に入力
し、それと同時に、外部情報処理装置22が外部情報処
理装置22に記憶部13内のデータ18を転送する命令
を制御用記憶部16に入力する場合を考える。
【0022】制御部15は、制御用記憶部14および制
御用記憶部16の命令を読んで、入出力部11と記憶部
13の接続をし、入出力部12と記憶部13の接続を
し、入出力部11と入出力部12を接続を切る。そし
て、制御部15は、記憶部13内のデータ17を入出力
部11へ転送し、記憶部13内のデータ18を入出力部
12へ転送し、入出力部11の外部情報処理装置21へ
データ17の転送と入出力部12の外部情報処理装置2
2へデータ18の転送を行なわせる。こうすることで、
外部情報処理装置21へ記憶部13内のデータ17の転
送と、外部情報処理装置22へ記憶部13内のデータ1
8の転送が同時にできる。
【0023】更に、共有記憶装置10に対して、外部情
報処理装置21が外部情報処理装置21内の外部データ
23の、記憶部13内のデータ17への書き換え命令を
制御用記憶部14に入力し、それと同時に、外部情報処
理装置22が外部情報処理装置22内の外部データ24
の、記憶部13内のデータ17への書き換え命令を制御
用記憶部16に入力する場合を考える。
【0024】制御部15は、制御用記憶部14および制
御用記憶部16のデータ書き換え命令を読んで、記憶部
13の空き領域19を用意し、入出力部11と記憶部1
3の接続をし、入出力部12と記憶部13の接続をし、
入出力部11と入出力部12を接続を切る。そして、制
御部15は、入出力部11を通して、記憶部13内のデ
ータ17を外部情報処理装置21の外部データ23で書
き換え、入出力部12を通して、記憶部13内の空き領
域19に外部情報処理装置22の外部データ24を書き
込む。更に、制御部15は、制御用記憶部14および制
御用記憶部16に対して、データ17の書き換えが、外
部情報処理装置21によりなされた旨、および、空き領
域19に外部情報処理装置22からの外部データ24が
データ書き込みされた旨を書き込む。外部情報処理装置
21および外部情報処理装置22は、それぞれ対応する
制御用記憶部14および制御用記憶部16の情報を読む
ことで、共有記憶装置10内のデータが、どのように書
き換えられたかを確認する。
【0025】一方、空き領域19が確保できない場合は
次のような制御を行なう。
【0026】制御部15は、入出力部11と記憶部13
の接続をし、入出力部12と記憶部13の接続を切り、
入出力部11と入出力部12を接続を切る。そして、制
御部15は、入出力部11を通して、記憶部13内のデ
ータ17を外部情報処理装置21の外部データ23で書
き換え、制御用記憶部14および制御用記憶部16に対
して、データ17の書き換えが、外部情報処理装置21
によりなされた旨、および、空き領域がなく、外部情報
処理装置22からの外部データ24のデータ書き込みが
中止された旨を書き込む。
【0027】その後、外部情報処理装置21および外部
情報処理装置22は、それぞれ対応する制御用記憶部1
4および制御用記憶部16の情報を読むことでどのよう
に書き換えられたかを確認する。これにより、外部情報
処理装置21と外部情報処理装置22が同時に記憶部1
3内のデータ17の書き換えを行なおうとした際のデー
タの一貫性を保持することができる。
【0028】以上説明したように、上記実施例によれ
ば、共有記憶装置は、装置内部情報の読み出し可能な記
憶装置であって、複数の入出力部を備えており、各入出
力部に対応した制御用の記憶部と、制御用記憶部および
各入出力部の制御部を有し、外部情報処理装置から制御
用記憶部へ別々の内部情報の読み出し、あるいは同一の
内部情報を複数の情報処理装置が同時に読み出しの命令
を入力することで、制御部が別々の内部情報の読み出
し、あるいは同一の内部情報を複数の情報処理装置が同
時に読み出すことができる。又、本実施例の共有記憶装
置は、装置内部情報の書き換えおよび書き込み可能な記
憶装置であって、複数の入出力部を備えており、各入出
力部に対応した制御用の記憶部と、制御用記憶部および
各入出力部の制御部を有し、外部情報処理装置から制御
用記憶部へ情報データ書き換えおよび書き込み命令を入
力することで制御部が、外部情報処理装置内の情報を読
み込んで内部情報を書き換えおよび書き込みをすること
ができる構成により、複数の入出力部に接続された異な
る情報処理装置からの書き込みのデータの一貫性を保持
する制御を行なうことができる。
【0029】尚、上記実施例では、制御部15が、入出
力部11と記憶部13の接続をし、入出力部12と記憶
部13の接続を切り、入出力部11と入出力部12を接
続を切る場合について説明したが、これに限らず、例え
ば、制御部15は、逆に、入出力部11と記憶部13の
接続を切り、入出力部12と記憶部13を接続し、入出
力部11と入出力部12の接続を切るようにしてもよ
い。そして、制御部15は、入出力部12を通して、記
憶部13内のデータ17を外部情報処理装置22の外部
データ24で書き換え、制御用記憶部14および制御用
記憶部16に、データ17の書き換えが、外部情報処理
装置22によりなされた旨、および、空き領域がなく、
外部情報処理装置21からの外部データ23のデータ書
き込みが中止された旨を書き込む制御も可能である。
【0030】又、上記実施例では、共有記憶装置は、同
一情報を同時に複数の入出力部に供給でき、且つ、複数
の入出力部に、それぞれ接続された異なる外部情報処理
装置からの書き込みのデータの一貫性を保持する制御を
行なうことができる場合について説明したが、これに限
らず、例えば、前者あるいは後者の、何れか一方の制御
を行わないものであってもよい。
【0031】又、上記実施例では、2つの外部情報処理
装置が同時に記憶部内のデータの書き換えを行なおうと
した際、1つの外部情報処理装置からの外部データに対
しては、記憶部13内のデータを書き替えて、他の外部
情報処理装置からの外部データに対しては、記憶部13
に空き領域19があれば、それを利用して前記外部デー
タを書き込み、無ければ、その外部データのデータ書き
込みが中止された旨を、制御用記憶部に書き込む場合に
ついてい説明したが、これに限らず、例えば、他の外部
情報処理装置からの外部データに対しては、空き領域の
有無に関わらず、その外部データの書き替え及び書き込
みを行わず、その外部データのデータ書き込みが中止さ
れた旨を、制御用記憶部に書き込むように制御してもよ
い。又、上記実施例では、共有記憶装置10が、2個の
入出力部を有する場合について説明したが、これに限ら
ず、入出力部の数が3個以上であってももちろんよい。
【0032】
【発明の効果】以上述べたところから明らかなように、
本発明は、同一情報を実質的に同時に複数の入出力部に
供給できるという長所を有する。又、本発明は、複数の
入出力部に、それぞれ接続された異なる外部情報処理装
置からの書き込みのデータの一貫性を保持する制御を行
なうことができるという長所を有する。
【図面の簡単な説明】
【図1】本発明にかかる一実施例の共有記憶装置を用い
たシステムの摸式図である。
【符合の説明】
10 共有記憶装置 11 入出力部 12 入出力部 13 記憶部 14 制御用記憶部 15 制御部 16 制御用記憶部 17,18 データ 19 空き領域 21,22 外部情報処理装置 23,24 外部データ 25 アドレスデータ線 26 入出力切り替え制御線

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 装置内部情報を少なくとも読み出し可能
    に格納する記憶部と、少なくとも前記装置内部情報を外
    部情報処理装置に出力するための複数の入出力部と、 それら各入出力部に対応した制御用記憶部と、 その制御用記憶部および前記各入出力部を制御する制御
    部とを備え、 前記外部情報処理装置から前記制御用記憶部へ命令情報
    が入力された場合、前記制御部は、その命令情報に従っ
    て前記記憶部に格納されている情報を前記複数の入出力
    部への同時多出力、あるいは前記複数の入出力部の内の
    一つの入出力部への一出力を行うための切り替え制御を
    することを特徴とする共有記憶装置。
  2. 【請求項2】 装置内部情報を少なくとも書き換え及び
    /又は書き込み可能に格納する記憶部と、 少なくとも外部情報処理装置からの情報を入力するため
    の複数の入出力部と、 それら各入出力部に対応した制御用記憶部と、 その制御用記憶部および前記各入出力部を制御する制御
    部とを備え、 複数の前記外部情報処理装置から前記制御用記憶部へ実
    質的に同時に、書き替え命令情報が入力された場合、前
    記制御部はその書き替え命令情報に従って、実質的に同
    時には前記装置内部情報の書き換えを行わないことを特
    徴とする共有記憶装置。
  3. 【請求項3】 複数の前記外部情報処理装置から前記制
    御用記憶部へ実質的に同時に前記書き替え命令情報の入
    力があり、前記装置内部情報の内、同一の装置内部情報
    の書き換えを行なおうとする場合、前記記憶部内に空き
    領域を確保して、複数の前記外部情報処理装置からの情
    報の内、一方の外部情報処理装置からの情報に対しては
    その情報を用いて前記書き換えを行い、それ以外の外部
    情報処理装置からの情報に対しては前記空き領域への書
    き込みを行ない、且つそれらの処理情報を前記制御用記
    憶部に書き込むことを特徴とする請求項2記載の共有記
    憶装置。
  4. 【請求項4】 空き領域が確保できない場合、前記一方
    の外部情報処理装置からの情報に対しては前記書き換え
    を行い、それ以外の外部情報処理装置からの情報に対し
    ては前記書き換えは行なわず、且つそれらの処理情報を
    前記制御用記憶部に書き込むことを特徴とする請求項3
    記載の共有記憶装置。
JP6144934A 1994-06-27 1994-06-27 共有記憶装置 Pending JPH0816453A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6144934A JPH0816453A (ja) 1994-06-27 1994-06-27 共有記憶装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6144934A JPH0816453A (ja) 1994-06-27 1994-06-27 共有記憶装置

Publications (1)

Publication Number Publication Date
JPH0816453A true JPH0816453A (ja) 1996-01-19

Family

ID=15373599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6144934A Pending JPH0816453A (ja) 1994-06-27 1994-06-27 共有記憶装置

Country Status (1)

Country Link
JP (1) JPH0816453A (ja)

Similar Documents

Publication Publication Date Title
JP3230898B2 (ja) データ駆動型情報処理システム
JPH0816453A (ja) 共有記憶装置
US8275809B2 (en) Object processing system using an object model
JP2511146B2 (ja) デ―タ処理装置
JPH0554009A (ja) プログラムロード方式
JPH1139214A (ja) マルチプロセッサシステムの共有メモリ制御方式
JP2842024B2 (ja) レジスタファイル回路
JP2776125B2 (ja) 画像再生装置
JP2636760B2 (ja) マルチプロセッサシステム
KR100272050B1 (ko) 데이터 제어방법
JPS6011935A (ja) 動作モ−ド表示装置
JPH03269650A (ja) バッファ記憶装置
JPS5985559A (ja) フアイル制御システム
JP2841432B2 (ja) データ転送装置
JP3331943B2 (ja) 情報処理装置および入出力制御装置
JPH03210645A (ja) キヤツシユ制御方式
JPS60189043A (ja) プロセツサ
JPS6267648A (ja) 排他制御命令処理方式
JPS63223943A (ja) ダイレクトメモリアクセス制御装置
JPS6210725A (ja) マルチジヨブシステムでの画像管理方式
JPH04148235A (ja) マイクロプログラムの更新方式
JPH05324698A (ja) ベクトルデータ処理装置およびそれに使用されるデータ転送方式
JPS63168750A (ja) デ−タ処理装置
JPS60196858A (ja) ラベル付デ−タの入力処理装置
JPS5840212B2 (ja) スキヤン処理方式