JPH03210645A - キヤツシユ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野１ この発明は、主記憶装置と中央処理装置（以下ＣＰＵと
呼ぶ）とキャッシュ機構からなり、キャッシュへの書き
込み時に、ストアイン方式かストアスルー方式かを切り
賛えることができるキャッシュの制御方式に関するもの
である。

［従来の技術］ 従来、この種のシステムにおけるキャッシュの制御方式
を説明するものとして第４図に示すようなものがあった
。

この図はＨ，Ｓ、５ｔｏｎｅ著ｖ高性能コンピユータア
ーキテクチヤＪ　ｐｐ、７ｌ−７５ｔ　１９８９　　年
３月３０日　丸善株式会社発行）に示されたもので９図
において（１）はＣＰＵ、（２）はキャッシュ、（３）
は主記憶装置、（４）は入出カプロセッサ、（５）は外
部記憶装置、（６）はキャッシュディレクトリ、（７）
はキャッシュディレクトリのコピ（８）はシステムバス
、（９）は人出力バスである。

周知のように、キャッシュの書き込み制御方式にはスト
アイン方式とストアスルー方式があり。

システムに応じて使い分けられているが、最近になって
いるが、最近になって、低速大容量の主記憶装置を持っ
た大規模なマルチプロセッサシステムにはストアイン方
式の方が適していることが分かった。というのは、スト
アスルー方式を用いた場合に比べて主記憶装置のアクセ
ス回数が少なくてすみ、したがってシステム全体のパフ
ォーマンスが上がるからである。

しかし、ストアイン方式で管理されている記憶システム
では、データの最新更新結果は必ずしも主記憶装置に格
納されているわけではない。したがって、データを外部
記憶装置に出力する場合や複数のＣＰＵ間で共有メモリ
中に設けた通信用領域を用いてデータの受は渡しを行う
場合には、入出カプロセッサからキャッシュへあるいは
他系のＣＰＵからキャッシュへのアクセスを行う必要が
生じる。

このようなストアイン方式で管理される記憶システムを
持つシステムの動作を、データの出力操作を行なう場合
を例に説明すると次のようになる。ＣＰ　Ｕ　（１）か
ら主記憶装置（３）にデータの書き込み要求があった場
合には、ＣＰＵ（１）はキャッシュ（２）だけを更新し
、主記憶装置（３）の実際の更新は変化があったデータ
がキャッシュ（２）から捨てられるまで遅らされる。し
たがって、データの最新の更新結果は主記憶装置（３）
に保存されている場合もあれば、キャッシュ（２）に保
存されている場合もある。データの出力を行うためには
、キャッシュ（２）と主記憶装置（３）のどちら茫に保
存されているのかに応じて２通りの操作を行う。出力し
ようとするデータの最新の更新結果が主記憶装置（３）
に保存されている場合には、入出カプロセッサ（４）は
主記憶装置（３）からデータを取り出して外部記憶装置
！　（５）に出力するが、最新の更新結果がキャッシュ
（２）に保存されている場合には、入出カプロセッサ（
４）はキャッシュ（２）からデータを取り出して、外部
記憶袋！！　（５）に出力する。このようなキャッシュ
からのデータの取り出しの操作は、入出カプロセッサ（
４）から目的とするデータが保存されているキャッシュ
（２）の制御部に対してデータ送出の要求信号を送り、
その信号を受は取ったキャッシュ（２）の制御部は目的
のデータをバス（８）に出力し、そのデータを入出カプ
ロセッサ（４）が取り込むことによって行なわれる。出
力しようとするデータの最新の更新結果が主記憶装置（
３）とキャッシュ（２）のどちら鉢に保存されているの
かは入出カプロセッサ（４）がキャッシュのディレクト
リのコピー（７）を検査することで識別する。キャッシ
ュディレクトリのコピー（７）は、ＣＰｔＪ（１）の動
作を妨害せずに入出カプロセッサ（４）がディレクトリ
の内容を検査することが出来るように用意されたもので
あり、マルチプロセッサシステムで、ＣＰＵおよびキャ
ッシュが複数あるシステムでは、すべてのキャッシュデ
ィレクトリのコピーを格納している。このコピー（７）
を元の各キャッシュディレクトリと常に′一致させてお
くことにより、ｃｐｕはオリジナルのキャッシュディレ
クトリを、入出カプロセッサ（４）はキャッシュディレ
クトリのコピー（７）を各々独立して検査することで互
いの操作を妨害する＼ ことなしにデータの最新更新結果の所在を調べることが
出来るようになっている。

第５図は複数のＣＰＵを持つマルチプロセッサシステム
の例であり、複数ＣＰＵ間で共有メモリ中に設けられた
通信領域を用いて通信を行う例を説明する。

あるＣ　Ｐ　Ｕ　（ｌａ）が通信用領域のデータに対し
て変更を行うと、その領域の最新の更新結果はキャッシ
ュ（２ａ）のみに保存されることになる。したがって、
そのようなデータを他系のＣＰ　Ｕ　（ｌｂ）が読み込
もうとする場合には、そのＣＰ　Ｕ　（ｌｂ）は主記憶
袋！！　（３）からではな（、最新の更新結果が保存さ
れているキャッシュ（２ａ）から取り出す、この取り出
しの操作は、入出カプロセッサ（４）のようにすべての
キャッシュディレクトリ（６ａ）　、　（６ｂ）を自分
自身で検査することはできないため、すべての他系キャ
ッシュ（２ａ）の制御部に対してデータ送出の要求信号
を送り、その結果対応するデータの最新の更新結果が保
存されているキャッシュ（２ａ）からバス（８）に出力
されたデータを取り込むことによって達成される。

以上のようなキャッシュの制御方式においては、出力し
ようとするデータや通信に使用するメツセージデータの
最新更新結果がキャッシュに保存されている場合には、
そのデータを取り出そうとする入出カプロセッサや他系
ＣＰＵによるキャッシュアクセスが生じることになり、
その操作が行われている間はＣＰＵからキャッシュへの
アクセス操作が妨害され、それによってＣＰ　ｔＪの処
理効率の低下の原因になるという問題点があった。

この点がストアイン方式によるキャッシュ制御方式の欠
点であり、この点のみについて言えば、他からのキャッ
シュアクセスがなくなるストアスルー方式の方が優れて
いる。

したがって、２種類のキャッシュの書き込み制御方式、
すなわちストアイン方式とストアイン方式の各々の短所
を補うように、書き込み制御方式を適宜切り替えながら
動作するシステムを構成することが考えられる。

このような、２種類のキャッシュ制御方式のいずれも可
能な書き込み機構を備えたキャッシュ制御装置を開示し
たものに特開昭６２−２０３２５２号公報がある。それ
によれば、各々のキャッシュブロック毎にどちらの方式
で書き込みを行うのかを示すマルチコピービットと呼ば
れる制御情報をキャッシュのタグメモリ中に設け、その
制御情報にしたがって書き込み方式をストアイン方式と
ストアスルー方式の間で切り替えて動作する。このマル
チコピービットは、キャッシュの制御部が他系のＣＰＵ
から主記憶装置へのアクセス操作を監視することによっ
て自分のキャッシュに保存されているデータのコピーが
他系のキャッシュにも作られたことが検出されるとキャ
ッシュ制御部のハードウェアによって”オン”にされる
ものである。

第６図は同公報に示されたものであり、マルチコピービ
ットがセットされる様子を示している。

（２１）はＣＰＵ−Ａのキャッシュ、　（２２）はＣＰ
Ｕ−Ｂのキャッシュ、　（２３）は主記憶装置、　（２
４）はバスである。

動作１：ｃＰＵ−Ａが主記憶装置（２３）からデータを
キャッシュ（２１）にロードする。

動作２　：　ＣＰＵ−Ｂが主記憶装置（２３）から同じ
データをキャッシュ（２２）にロードする。このロード
動作をＣＰＵ−Ａのキャッシュ（２１）の制御部がバス
（２４）を監視し、ＣＰＵ−Ｂからバス（２４）に送出
されたアドレスとタグメモリ中のアドレスを比較するこ
とによって一致が検出されれば同じコピーが作られたと
判断して、対応するキャッシュブロックのマルチコピー
ビットを”オン”にする。

このようにマルチコピービットは他系ＣＰＵの動作に応
じてセットされるものであり、自分のＣＰＵで特定の命
令を実行することによって明示的にセットできるもので
はない。もし、目的のキャッシュデータを指定して特定
の命令を実行することでマルチコピービットをセットで
きるような機構を設けたとしても、キャッシュに格納さ
れるデータは主記憶領域のほんの一部分のみであるため
、目的とするデータがキャッシュ上にあるのか否かを意
識しながら命令実行を行なわねばならない。このような
判断をプログラムで行なわせるのは現実問題として不可
能であり、キャッシュ本来の目的から見ても矛盾した考
え方である。本来キャッシュは、ＣＰＵで実行中のプロ
グラムからはあたかも主記憶に直接アクセスしているか
のように見えるようにするために、プログラムからは意
識する必要がないように設計されるものである。

したがって、このようにタグメモリ中に制御情報を設け
る方式では、制御情報は実行中のプログラムからは隠蔽
されてしまうことになり、命令実行によってその制御情
報に直接アクセスすることは不可能になってしまう。し
たがって、この方式では確保する主記憶領域が入出力用
領域や通信用領域などの他系からのアクセスが生じる特
定領域であることがあらかじめ分かつている場合でも。

それによって制御情報の”オン”、”オフ”を行うこと
はできないことになる。

［発明が解決しようとする課１１？！］以上のような従
来のキャッシュ制御方式においては、キャッシュの書き
込み制御方式すなわちストアイン方式で動作するのかあ
るいはストアスルー方式で動作するのかを示す制御情報
はキャッシュの制御部が検出し設定するもので、ｃｐｕ
での命令実行によって設定や参照をすることはできない
。したがって、プログラムの実行中に確保する記憶領域
が他系からのアクセスが生じる特定領域であることがあ
らかじめ分かっている場合でも。

それによってキャッシュの制御情報の設定を行うことが
できないという問題があった。

この発明は上記のような問題点を解決するためになされ
たもので、ＣＰＵでの命令実行によるキャッシュの制御
情報の設定を可能にし、その情報に基づいてキャッシュ
の書き込み制御方式を切り替えることを可能にする方法
を提供することを目的とするものである。

［課題を解決するための手段］ この発明に関わるキャッシュ制御方式は、各主記憶ペー
ジが特定領域であるのが、それ以外の領域であるのかを
示すプログラムで設定可能な、つまりＣＰＵで実行する
命令でアクセス可能な制御情報を保持するページテーブ
ルを設け、書き込み命令実行時にこのページテーブルの
制御情報を参照するようにした。

［作用１ この発明においては、領域を区別するためのページテー
ブル中の制御情報はＣＰＵで実行する命令で設定され、
かつ書き込み操作時に参照して。

特定領域に対する書き込み操作であればキャッシュをス
トアスルー方式で、特定領域に対してではない書き込み
操作であればストアイン方式で動作するようキャッシュ
制御方式を切替える。

［実施例１ 第１図はこの発明の一実施例を示すブロック図であり、
　（ｌａ）〜（９）は第５図に示した従来装置と同一の
ものである。（ｌＯ）はページテーブル、　（１１）は
信号線である。

ページテーブル（１０）は仮想記憶機能を提供するコン
ピュータシステムにおいて、主記憶領域へのアクセスを
行う場合に使用される仮想アドレスを実アドレスに変換
するためのアドレス情報を保存しているテーブルであり
、複数のページテーブルエントリより構成される。この
テーブルは仮想記憶機構を持つコンピュータシステムは
必ず具備しているものである。ページテーブルエントリ
は仮想記憶空間を構成する基本単位であるページ毎に用
意されるもので、対応するページのアドレス変換のため
のアドレス情報を格納する。

第２図はページテーブルエントリ中にキャッシュの制御
情報ビットを保存する方法の一例である。（１２）はペ
ージフレーム番号、　（１３）は制御情報ビットである
。制御情報ビットは”オン”オフ”のみを示すことがで
きればよいので１ビツトあれば十分である。したがって
、このようにページテーブルエントリ中の空きビットを
使用できる可能性は高く、さらに制御情報ビットを格納
するための特別なテーブルを用意する必要がないため、
記憶領域を節約することができる。

ページフレーム番号（１２）は仮想記憶領域のページが
実記憶領域上に格納されている場所を示すもので、コン
ピュータシステム全体を制御・管理する制御プログラム
であるオペレーティングシステムによって管理される。

制御情報ビット（１３）は記憶領域が確保される時にそ
の使用目的に応じて例えばオペレーティングシステムの
記憶管理機構が制御情報を格納する。オペレーティング
システムの記憶管理機構が制御情報ビット（１３）を管
理する方法として例えば第３図に示す次のようなものが
ある。入出力や通信に使用するための主記憶領域、すな
わち特定領域を確保する場合には必ずＣＰＵの特定のレ
ジスタに特定領域の確保要求であることが識別できるよ
うな値をセットしてから確保要求を行なうようにし、記
憶管理機構はその要求を受は取った時には必ずそのレジ
スタを検査するようにしてその領域が特定領域であるか
否かを識別する。その結果、その領域が特定領域である
ことを示す値が格納されているならば記憶管理機構はペ
ージテーブル（１０）中の制御情報ビット（１３）を”
オン“にする。

また、記憶領域を解放する場合には、対応する制御情報
ビット（１３）をリセットする。

このような管理を行なうことによって、主記憶ページの
すべてのページに対して、そのページはストアイン方式
で管理するのかあるいはストアスルー方式で管理するの
かを示すキャッシュの制御情報を付加することが可能に
なる。

キャッシュへの制御方式切替えの指令は以下のように行
なう。第１図において、主記憶装置（３）への書き込み
操作を行うためにＣＰ　Ｕ　（ｌａ）がアドレス変換操
作を行う時に、ＣＰＵ（ｌａ）は主記憶装置（３）に格
納されているページテーブル（１０）を使用し、格納し
であるアドレス情報を使用してアドレス変換操作を行う
ことに加え０Ｍき込み操作の対象となる主記憶領域の制
御情報ビット（１３）を読む。ＣＰ　Ｕ　（ｌａ）は読
み込んだ制御情報ビット（１３）からその領域が上記特
定用途のために確保されたものか否かを判断し、そうで
ある場合は信号線（１１）を使用してこれから行う書き
込み操作はスト・アスル一方式で行うことをキャッシュ
（２ａ）に伝える。この信号がキャッシュ（２ａ）に伝
えられると。

キャッシュ（２ａ）の制御部によってその操作に対する
書き込み制御方式がストアスルー方式に切り替えられる
。

システムによってはＣＰＵ中にページテーブルの一部を
保存し、アドレス変換操作時の主記憶アクセスの回数を
削減するためのアドレス変換バッファを設けているもの
もある。このようなシステムでは、アドレス変換バッフ
ァ中にもアドレス情報の一部として制御情報ビット（１
３）を保存し、アドレス変換バッファを使用してアドレ
スの変換を行う場合にも同様の操作すなわちアドレス変
換バッファ中の制御情報ビットを調べ、キャッシュに書
き込み制御方式を伝える。

このような制御方式では従来の方式と比較して、書き込
み操作時にページテーブル中あるいはアドレス変換バッ
ファ中の制御情報ビットを読んでキャッシュに伝えると
いう操作が増えることになる。しかし、主記憶アクセス
を行なう場合にはアドレス変換を行なうために必ずＣＰ
Ｕからページテーブルあるいはアドレス変換バッファへ
の参照の操作が生じるため、その時に同時に制御情報ビ
ットを参照するようにすれば、操作が増えることによる
オーバヘッドは非常に小さなものになる。

このように制御することによって、上記特定用途のため
に確保された主記憶領域のデータはキャッシュ（２ａ）
、　（２ｂ）に書き込まれると同時に主記憶装置（３）
にも書き込まれることになるため、特定領域の最新の更
新結果は常に主記憶装置に保存されていることになる。

このように制御情報の管理をプログラムで行なうので９
例えば、入出力やＣＰＵ間の通信に使用される特定の主
記憶領域に対してのみストアスルー方式で、その他の領
域に対してはストアインで書き込むといった制御を行な
うことが可能となり、その結果それら特定領域のデータ
の最新更新結果は常に主記憶装置に記憶させておくこと
ができる。したがって、入出カプロセッサや他系のＣＰ
Ｕによるデータの取り出しは常に主記憶装置から行なえ
るようになり、入出カプロセッサや他系のＣＰＵによる
キャッシュへのアクセス操作の妨害がなくなるため、Ｃ
ＰＵの処理効率の低下を避けることができる。

すなわち、ストアイン方式とストアスルー方式の各々の
短所を補うように、書き込み制御方式を適宜切替えなが
ら動作するシステムを構成することができる。

［発明の効果］ 以上のようにこの発明によれば、キャッシュの書き込み
制御方式を切替える制御情報をプログラムで、つまりＣ
ＰＵの命令実行により設定および参照可能なページテー
ブル中に設け、書き込み命令実行時にこれを参照するよ
うにしたので、ストアイン方式かストアスルー方式かの
指定を柔軟に行なえる。

【図面の簡単な説明】

第１図はこの発明の一実行例を示すブロック図、第２図
は第１図で示す実施例で使用するページテーブルエント
リに格納される情報を示す構成図、第３図は記憶管理機
構の動作を示す流れ図。 第４図、第５図は従来のキャッシュ制御装置を示すブロ
ック図、第６図は従来のキャッシュ書き込み制御情報の
管理方法を示す図である。 図において、　（ｌａ）　、　（ｌｂ）　、　（１）は
ＣＰＵ、　（２ａｌ。 ２ｂ）、　（２）はキャッシュ、（３）は主記憶装置。 ４）は入出カプロセッサ、（５）は外部記憶装置。 ６ａ）、　　（６ｂ）、　　（６１はキャッシュディレ
クトリ。 ７）はキャッシュディレクトリのコピー、（８）はシス
テムバス、（９）は入出力バス、　（１０）はページテ
ーブル、　（１１）は信号線、　（１２）はページフレ
ーム番号、　（１３）は主記憶領域の制御情報ビット、
　（２１）はＣＰＵ−Ａのキャッシュ、　［２２）はＣ
ＰＵ−Ｂのキャッシュ、　（２３）は主記憶装置、　（
２４）はバスである。 なお、各図中同一符号は同−又は相当部分を示す。 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 　主記憶装置と中央処理装置とキャッシュ機構を持つシ
   ステムにおいて、 中央処理装置より書き込み命令されたときにキャッシュ
   に書き込むのみで主記憶装置にはすぐには書き込まない
   ストアイン方式か、主記憶装置に同時に書き込むストア
   スルー方式のいずれも可能な書き込み機構を持つキャッ
   シュ制御装置と、各主記憶ページが特定領域であるかそ
   れ以外の領域であるのかを示す中央処理装置より指定可
   能な制御情報を含んだページテーブルを設け、 中央処理装置により書き込み命令を実行したときに上記
   ページテーブルを参照し、特定領域に対する書き込み操
   作である場合にはキャッシュをストアスルー方式で動作
   させ、特定領域でない場合にはストアイン方式で動作す
   るように書き込み制御方式を切り替えることを特徴とす
   るキャッシュ制御方式。