JPH08149889A - ステッピングモータのスローアップ・ダウン制御装置 - Google Patents
ステッピングモータのスローアップ・ダウン制御装置Info
- Publication number
- JPH08149889A JPH08149889A JP28666394A JP28666394A JPH08149889A JP H08149889 A JPH08149889 A JP H08149889A JP 28666394 A JP28666394 A JP 28666394A JP 28666394 A JP28666394 A JP 28666394A JP H08149889 A JPH08149889 A JP H08149889A
- Authority
- JP
- Japan
- Prior art keywords
- register
- data
- register group
- slow
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Stepping Motors (AREA)
Abstract
(57)【要約】
【目的】 構成の簡略化及び小型化を図るとともに、C
PUの負荷が増大することなく滑らかな起動及び停止を
可能にする。 【構成】 複数個のレジスタを直列に接続してなる第1
及び第2のレジスタ群11,12を設け、一方を書込み
対象レジスタとして選択し他方を読出し対象レジスタ群
として選択する。そして、書込み対象レジスタ群の各レ
ジスタにスローアップ・ダウンのデータを書込む。また
同時に、読出し対象レジスタ群の各レジスタから1段階
前のデータを1ステップずつカウンタ16にロードして
カウントを開始し、フルカウントする毎にキャリー信号
を送出してモータ1に駆動パルスを供給する。読出し対
象レジスタ群にセットされていたデータが全てカウンタ
16にロードされると、読出し対象レジスタと書込み対
象レジスタとを入替える。
PUの負荷が増大することなく滑らかな起動及び停止を
可能にする。 【構成】 複数個のレジスタを直列に接続してなる第1
及び第2のレジスタ群11,12を設け、一方を書込み
対象レジスタとして選択し他方を読出し対象レジスタ群
として選択する。そして、書込み対象レジスタ群の各レ
ジスタにスローアップ・ダウンのデータを書込む。また
同時に、読出し対象レジスタ群の各レジスタから1段階
前のデータを1ステップずつカウンタ16にロードして
カウントを開始し、フルカウントする毎にキャリー信号
を送出してモータ1に駆動パルスを供給する。読出し対
象レジスタ群にセットされていたデータが全てカウンタ
16にロードされると、読出し対象レジスタと書込み対
象レジスタとを入替える。
Description
【0001】
【産業上の利用分野】本発明は、ファクシミリ装置,プ
リンタ等に搭載されるステッピングモータのスローアッ
プ・ダウン制御装置に関する。
リンタ等に搭載されるステッピングモータのスローアッ
プ・ダウン制御装置に関する。
【0002】
【従来の技術】一般に、ステッピングモータを高速で運
転させる場合には、モータの温度上昇等を防止するため
に、低速で運転を開始し、徐々に回転を上げて必要な定
速回転を得る、いわゆるスローアップが用いられてい
る。また、停止時には急激にモータを停止しても慣性力
によって所望通りには停止されないので、徐々に回転を
下げて停止させる、いわゆるスローダウンが用いられて
いる。このようなスローアップ及びスローダウンは、速
度切換えの段階が多いほど滑らかな起動及び停止が得ら
れる。
転させる場合には、モータの温度上昇等を防止するため
に、低速で運転を開始し、徐々に回転を上げて必要な定
速回転を得る、いわゆるスローアップが用いられてい
る。また、停止時には急激にモータを停止しても慣性力
によって所望通りには停止されないので、徐々に回転を
下げて停止させる、いわゆるスローダウンが用いられて
いる。このようなスローアップ及びスローダウンは、速
度切換えの段階が多いほど滑らかな起動及び停止が得ら
れる。
【0003】従来のステッピングモータの駆動装置にお
いては、モータに出力される相切替のための駆動パルス
の1秒当りの数、いわゆるパルス周波数(PPS:パル
ス・パー・セコント)を、ハードウェアによって徐々に
大きくまたは小さくすることでスローアップまたはスロ
ーダウンを実現するようにしたものと、中央処理装置に
よるプログラム制御によってソフト的に前記駆動パルス
の出力タイミングを切換えることによりスローアップ及
びスローダウンを実現するようにしたものとがあった。
いては、モータに出力される相切替のための駆動パルス
の1秒当りの数、いわゆるパルス周波数(PPS:パル
ス・パー・セコント)を、ハードウェアによって徐々に
大きくまたは小さくすることでスローアップまたはスロ
ーダウンを実現するようにしたものと、中央処理装置に
よるプログラム制御によってソフト的に前記駆動パルス
の出力タイミングを切換えることによりスローアップ及
びスローダウンを実現するようにしたものとがあった。
【0004】
【発明が解決しようとする課題】しかしながら、スロー
アップ及びスローダウンを全てハードウェアで構成した
場合には、回路構成が複雑化し回路規模が大きくなるの
で小型化できない等の問題があった。また、中央処理装
置によるプログラム制御によってスローアップ及びスロ
ーダウンを実現した場合には、中央処理装置の負荷が増
大するので、速度切換の段階を減らして負荷を軽減させ
なければならず、滑らかな起動及び停止ができなかっ
た。
アップ及びスローダウンを全てハードウェアで構成した
場合には、回路構成が複雑化し回路規模が大きくなるの
で小型化できない等の問題があった。また、中央処理装
置によるプログラム制御によってスローアップ及びスロ
ーダウンを実現した場合には、中央処理装置の負荷が増
大するので、速度切換の段階を減らして負荷を軽減させ
なければならず、滑らかな起動及び停止ができなかっ
た。
【0005】本発明はこのような事情に基いてなされた
もので、その目的とするところは、構成の簡略化及び小
型化を図るとともに、中央処理装置の負荷が増大するこ
となく滑らかな起動及び停止ができるステッピングモー
タのスローアップ・ダウン制御装置を提供しようとする
ものである。
もので、その目的とするところは、構成の簡略化及び小
型化を図るとともに、中央処理装置の負荷が増大するこ
となく滑らかな起動及び停止ができるステッピングモー
タのスローアップ・ダウン制御装置を提供しようとする
ものである。
【0006】
【課題を解決するための手段】本発明は、制御信号の入
力タイミングでステッピングモータに駆動パルスを供給
するモータドライバと、複数個のレジスタを直列に接続
してなる第1及び第2のレジスタ群と、第1及び第2の
レジスタ群の一方を書込み対象レジスタとして選択し他
方を読出し対象レジスタ群として選択するレジスタ群選
択手段と、書込み対象レジスタ群の各レジスタにスロー
アップまたはスローダウンのデータを書込むデータ書込
み手段と、読出し対象レジスタ群の最終段のレジスタの
データをロード信号が入力される毎にロードしそのデー
タからカウントを開始するカウンタと、このカウンタへ
のロード信号に応動して読出し対象レジスタ群の各レジ
スタのデータをそれぞれ次段へシフトするシフト手段
と、カウンタのフルカウントにより出力されるモータド
ライバ制御信号に応動してロード信号をカウンタへ出力
するロード信号出力手段と、モータドライバ制御信号を
検出する制御信号検出手段と、この検出手段によりモー
タドライバ制御信号を読出し対象レジスタ群を構成する
各レジスタの個数分検出する毎にレジスタ群選択手段に
よる選択対象のレジスタ群を切換えるレジスタ群切換手
段とを備えたものである。
力タイミングでステッピングモータに駆動パルスを供給
するモータドライバと、複数個のレジスタを直列に接続
してなる第1及び第2のレジスタ群と、第1及び第2の
レジスタ群の一方を書込み対象レジスタとして選択し他
方を読出し対象レジスタ群として選択するレジスタ群選
択手段と、書込み対象レジスタ群の各レジスタにスロー
アップまたはスローダウンのデータを書込むデータ書込
み手段と、読出し対象レジスタ群の最終段のレジスタの
データをロード信号が入力される毎にロードしそのデー
タからカウントを開始するカウンタと、このカウンタへ
のロード信号に応動して読出し対象レジスタ群の各レジ
スタのデータをそれぞれ次段へシフトするシフト手段
と、カウンタのフルカウントにより出力されるモータド
ライバ制御信号に応動してロード信号をカウンタへ出力
するロード信号出力手段と、モータドライバ制御信号を
検出する制御信号検出手段と、この検出手段によりモー
タドライバ制御信号を読出し対象レジスタ群を構成する
各レジスタの個数分検出する毎にレジスタ群選択手段に
よる選択対象のレジスタ群を切換えるレジスタ群切換手
段とを備えたものである。
【0007】
【作用】このような構成の本発明においては、ステッピ
ングモータの停止状態では、レジスタ群選択手段によっ
て一方のレジスタ群が書込み対象レジスタとして選択さ
れる。これにより、この一方のレジスタ群を構成する各
レジスタに、データ書込み手段によってレジスタ個数分
のスローアップデータが書込まれる。
ングモータの停止状態では、レジスタ群選択手段によっ
て一方のレジスタ群が書込み対象レジスタとして選択さ
れる。これにより、この一方のレジスタ群を構成する各
レジスタに、データ書込み手段によってレジスタ個数分
のスローアップデータが書込まれる。
【0008】次に、ステッピングモータの運転が開始さ
れると、レジスタ群選択手段によって一方のレジスタ群
が読出し対象レジスタとして選択され、他方のレジスタ
群が書込み対象レジスタとして選択される。これによ
り、一方のレジスタ群の最終段レジスタに記憶された先
頭データがカウンタにロードされ、カウンタはそのデー
タからカウントを開始する。このとき、一方のレジスタ
群の各レジスタのデータがそれぞれ次段にシフトされ
る。
れると、レジスタ群選択手段によって一方のレジスタ群
が読出し対象レジスタとして選択され、他方のレジスタ
群が書込み対象レジスタとして選択される。これによ
り、一方のレジスタ群の最終段レジスタに記憶された先
頭データがカウンタにロードされ、カウンタはそのデー
タからカウントを開始する。このとき、一方のレジスタ
群の各レジスタのデータがそれぞれ次段にシフトされ
る。
【0009】その後、カウンタがフルカウントしてモー
タドライバ制御信号が出力されると、一方のレジスタ群
の最終段レジスタにシフトされていた2番目データがカ
ウンタにロードされ、カウンタはそのデータからカウン
トを再開する。このとき、一方のレジスタ群の各レジス
タのデータがそれぞれ次段にシフトされる。
タドライバ制御信号が出力されると、一方のレジスタ群
の最終段レジスタにシフトされていた2番目データがカ
ウンタにロードされ、カウンタはそのデータからカウン
トを再開する。このとき、一方のレジスタ群の各レジス
タのデータがそれぞれ次段にシフトされる。
【0010】こうして、カウンタのフルカウントにより
出力されるモータドライバ制御信号が一方のレジスタ群
のレジスタ個数分検出されるまで上記処理が繰り返され
る。その間、他方のレジスタ群を構成する各レジスタに
は、データ書込み手段によって残りのスローアップデー
タが順にレジスタ個数分書込まれる。
出力されるモータドライバ制御信号が一方のレジスタ群
のレジスタ個数分検出されるまで上記処理が繰り返され
る。その間、他方のレジスタ群を構成する各レジスタに
は、データ書込み手段によって残りのスローアップデー
タが順にレジスタ個数分書込まれる。
【0011】しかして、制御信号検出手段によってレジ
スタ個数分のモータドライバ制御信号が検出されると、
他方のレジスタ群が読出し対象レジスタに切換わり、一
方のレジスタ群が書込み対象レベル群に切換わる。これ
により、他方のレジスタ群の最終段レジスタに記憶され
たデータがカウンタにロードされ、カウンタはそのデー
タからカウントを開始する。このとき、他方のレジスタ
群の各レジスタのデータがそれぞれ次段にシフトされ
る。
スタ個数分のモータドライバ制御信号が検出されると、
他方のレジスタ群が読出し対象レジスタに切換わり、一
方のレジスタ群が書込み対象レベル群に切換わる。これ
により、他方のレジスタ群の最終段レジスタに記憶され
たデータがカウンタにロードされ、カウンタはそのデー
タからカウントを開始する。このとき、他方のレジスタ
群の各レジスタのデータがそれぞれ次段にシフトされ
る。
【0012】その後、カウンタがフルカウントしてモー
タドライバ制御信号が出力されると、他方のレジスタ群
の最終段レジスタにシフトされていたデータがカウンタ
にロードされ、カウンタはそのデータからカウントを再
開する。このとき、他方のレジスタ群の各レジスタのデ
ータがそれぞれ次段にシフトされる。
タドライバ制御信号が出力されると、他方のレジスタ群
の最終段レジスタにシフトされていたデータがカウンタ
にロードされ、カウンタはそのデータからカウントを再
開する。このとき、他方のレジスタ群の各レジスタのデ
ータがそれぞれ次段にシフトされる。
【0013】こうして、カウンタのフルカウントにより
出力されるモータドライバ制御信号が他方のレジスタ群
のレジスタ個数分検出されるまで上記処理が繰り返され
る。その間、一方のレジスタ群を構成する各レジスタに
は、データ書込み手段によって残りのスローアップデー
タが順にレジスタ個数分書込まれる。
出力されるモータドライバ制御信号が他方のレジスタ群
のレジスタ個数分検出されるまで上記処理が繰り返され
る。その間、一方のレジスタ群を構成する各レジスタに
は、データ書込み手段によって残りのスローアップデー
タが順にレジスタ個数分書込まれる。
【0014】しかして、制御信号検出手段によってレジ
スタ個数分のモータドライバ制御信号が検出されると、
一方のレジスタ群が読出し対象レジスタに切換わり、他
方のレジスタ群が書込み対象レベル群に切換わって、前
記と同様に作用する。
スタ個数分のモータドライバ制御信号が検出されると、
一方のレジスタ群が読出し対象レジスタに切換わり、他
方のレジスタ群が書込み対象レベル群に切換わって、前
記と同様に作用する。
【0015】この結果、モータドライバからは制御信号
の入力タイミングでステッピングモータに駆動パルスが
出力されるので、ステッピングモータのスローアップ運
転が行われる。
の入力タイミングでステッピングモータに駆動パルスが
出力されるので、ステッピングモータのスローアップ運
転が行われる。
【0016】一方、ステッピングモータの運転を停止さ
せる場合もスローアップデータの代りにスローダウンデ
ータが用いられる点を除けば前記と同様である。要する
に、第1レジスタ群及び第2レジスタ群に交互にスロー
ダウンデータが書込まれ、一方のレジスタ群が書込み対
象のときには他方のレジスタ群に記憶されているデータ
が順にカウンタにロードされてカウントが行われ、フル
カウント毎に出力される制御信号のタイミングでステッ
ピングモータに駆動パルスが出力されて、ステッピング
モータのスローダウン運転が行われる。
せる場合もスローアップデータの代りにスローダウンデ
ータが用いられる点を除けば前記と同様である。要する
に、第1レジスタ群及び第2レジスタ群に交互にスロー
ダウンデータが書込まれ、一方のレジスタ群が書込み対
象のときには他方のレジスタ群に記憶されているデータ
が順にカウンタにロードされてカウントが行われ、フル
カウント毎に出力される制御信号のタイミングでステッ
ピングモータに駆動パルスが出力されて、ステッピング
モータのスローダウン運転が行われる。
【0017】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図2はこの実施例であるステッピングモータ搭載
機器の要部構成を示すブロック図であって、ステッピン
グモータ1、制御信号としてのキャリー信号CRの入力
タイミングで前記ステッピングモータ1に駆動パルスを
供給するモータドライバ2、このモータドライバ2に前
記キャリー信号CRを送出するモータ制御回路3、該ス
テッピングモータ搭載機器の制御部本体を構成する中央
処理装置(以下、CPUと略称する)4、このCPU4
を制御するプログラムデータ等の固定的データを記憶す
るROM(リード・オンリ・メモリ)5、及び可変的デ
ータを記憶するRAM(ランダム・アクセス・メモリ)
6等を備えている。そして、前記CPU4と、ROM5
及びRAM6と、モータ制御回路3とは、アドレスバ
ス,データバス等のバスライン7で接続されている。
する。図2はこの実施例であるステッピングモータ搭載
機器の要部構成を示すブロック図であって、ステッピン
グモータ1、制御信号としてのキャリー信号CRの入力
タイミングで前記ステッピングモータ1に駆動パルスを
供給するモータドライバ2、このモータドライバ2に前
記キャリー信号CRを送出するモータ制御回路3、該ス
テッピングモータ搭載機器の制御部本体を構成する中央
処理装置(以下、CPUと略称する)4、このCPU4
を制御するプログラムデータ等の固定的データを記憶す
るROM(リード・オンリ・メモリ)5、及び可変的デ
ータを記憶するRAM(ランダム・アクセス・メモリ)
6等を備えている。そして、前記CPU4と、ROM5
及びRAM6と、モータ制御回路3とは、アドレスバ
ス,データバス等のバスライン7で接続されている。
【0018】前記RAM6には、特に、スローアップ制
御時において段階的に増加するパルス周波数(1秒当り
のパルス周波数:PPS)に基いて定まるステップ毎の
スローアップデータが予め設定されるスローアップテー
ブル6aと、スローダウン制御時において段階的に減少
する前記パルス周波数に基いて定まるステップ毎のスロ
ーダウンデータが予め設定されるスローダウンテーブル
6bとが設けられている。
御時において段階的に増加するパルス周波数(1秒当り
のパルス周波数:PPS)に基いて定まるステップ毎の
スローアップデータが予め設定されるスローアップテー
ブル6aと、スローダウン制御時において段階的に減少
する前記パルス周波数に基いて定まるステップ毎のスロ
ーダウンデータが予め設定されるスローダウンテーブル
6bとが設けられている。
【0019】図1は前記モータ制御回路3の詳細ブロッ
ク図である。このモータ制御回路3は、m1,m2,m
3,m4,m5の5個のレジスタを直列に接続してなる
第1のレジスタ群11と、n1,n2,n3,n4,n
5の5個のレジスタを直列に接続してなる第2のレジス
タ群12とを有する。第1のレジスタ群11の初段レジ
スタm1には第1のセレクタ13を介して外部よりデー
タが書き込まれるようになっている。また、第2のレジ
スタ群12の初段レジスタn1には第2のセレクタ14
を介して外部よりデータが書き込まれるようになってい
る。一方、各レジスタ群11,12の最終段レジスタm
5,n5に記憶されたデータは、レジスタ群選択手段を
構成する第3セレクタ15を介して選択的にカウンタ1
6にロードされるようになっている。各レジスタm1〜
m5,n1〜n5は、FIFO(先入れ・先出し)形式
のレジスタであって、それぞれライト信号AW,BWに
同期してデータを書込む際に次段のレジスタに前のデー
タをシフトする。
ク図である。このモータ制御回路3は、m1,m2,m
3,m4,m5の5個のレジスタを直列に接続してなる
第1のレジスタ群11と、n1,n2,n3,n4,n
5の5個のレジスタを直列に接続してなる第2のレジス
タ群12とを有する。第1のレジスタ群11の初段レジ
スタm1には第1のセレクタ13を介して外部よりデー
タが書き込まれるようになっている。また、第2のレジ
スタ群12の初段レジスタn1には第2のセレクタ14
を介して外部よりデータが書き込まれるようになってい
る。一方、各レジスタ群11,12の最終段レジスタm
5,n5に記憶されたデータは、レジスタ群選択手段を
構成する第3セレクタ15を介して選択的にカウンタ1
6にロードされるようになっている。各レジスタm1〜
m5,n1〜n5は、FIFO(先入れ・先出し)形式
のレジスタであって、それぞれライト信号AW,BWに
同期してデータを書込む際に次段のレジスタに前のデー
タをシフトする。
【0020】前記第1のセレクタ13は、常時はb入力
を選択しており、選択信号ASの立上がりに同期して一
時的にa入力を選択する。a入力には前記CPU4から
のデータバスライン7aが接続されており、b入力には
前記第1のレジスタ群11の最終段レジスタm5から出
力されるデータのバスライン17が接続されている。ま
た、前記第2のセレクタ14も、常時はb入力を選択し
ており、選択信号BSの立上がりに同期して一時的にa
入力を選択する。a入力には前記CPU4からのデータ
バスライン7aが接続されており、b入力には前記第2
のレジスタ群12の最終段レジスタn5から出力される
データのバスライン18が接続されている。
を選択しており、選択信号ASの立上がりに同期して一
時的にa入力を選択する。a入力には前記CPU4から
のデータバスライン7aが接続されており、b入力には
前記第1のレジスタ群11の最終段レジスタm5から出
力されるデータのバスライン17が接続されている。ま
た、前記第2のセレクタ14も、常時はb入力を選択し
ており、選択信号BSの立上がりに同期して一時的にa
入力を選択する。a入力には前記CPU4からのデータ
バスライン7aが接続されており、b入力には前記第2
のレジスタ群12の最終段レジスタn5から出力される
データのバスライン18が接続されている。
【0021】前記第3のセレクタ15は、選択信号RS
がローレベル“L”であるときa入力を選択し、同選択
信号RSがハイレベル“H”であるときb入力を選択す
る。a入力には前記バスライン17が接続されており、
b入力には前記バスライン18が接続されている。ここ
に、第3のセレクタによって選択された側のレジスタ群
は読出し対象レジスタとなり、他方のレジスタ群は書込
み対象レジスタとなる。
がローレベル“L”であるときa入力を選択し、同選択
信号RSがハイレベル“H”であるときb入力を選択す
る。a入力には前記バスライン17が接続されており、
b入力には前記バスライン18が接続されている。ここ
に、第3のセレクタによって選択された側のレジスタ群
は読出し対象レジスタとなり、他方のレジスタ群は書込
み対象レジスタとなる。
【0022】前記カウンタ16は、ロード信号RDがロ
ーレベル“L”のときのカウンタクロック信号CLKの
立上がりに同期して前記第3のセレクタ15によって選
択された側のバスライン17,18のデータをロード
し、そのデータから前記カウンタクロック信号CLKの
立上がりに同期してカウントを開始する。そして、カウ
ントフル(例えば8ビットカウンタであればFFH )に
なると直ぐに前記モータドライバ2への制御信号となる
キャリー信号CRを出力するように構成されている。な
お、前記カウンタクロック信号CLKはCPU4から供
給され、CPU4によってカウンタ16の分周値を設定
できるようになっている。
ーレベル“L”のときのカウンタクロック信号CLKの
立上がりに同期して前記第3のセレクタ15によって選
択された側のバスライン17,18のデータをロード
し、そのデータから前記カウンタクロック信号CLKの
立上がりに同期してカウントを開始する。そして、カウ
ントフル(例えば8ビットカウンタであればFFH )に
なると直ぐに前記モータドライバ2への制御信号となる
キャリー信号CRを出力するように構成されている。な
お、前記カウンタクロック信号CLKはCPU4から供
給され、CPU4によってカウンタ16の分周値を設定
できるようになっている。
【0023】前記キャリー信号CRは前記モータドライ
バ2に入力され、モータドライバ2は、このキャリー信
号CRの入力タイミングでステッピングモータ1に4相
分の駆動パルスA,/A,B,/Bを順繰りに供給する
ようになっている。
バ2に入力され、モータドライバ2は、このキャリー信
号CRの入力タイミングでステッピングモータ1に4相
分の駆動パルスA,/A,B,/Bを順繰りに供給する
ようになっている。
【0024】また、前記キャリー信号CRはロード信号
出力手段としてのロード出力回路19と、制御信号検出
手段としてのキャリー検出回路20にも供給される。前
記ロード出力回路19は、キャリー信号CRの立上がり
に同期して前記ロード信号RDを一旦ローレベル“L”
にし、その後ハイレベル“H”に戻す。また、CPU4
によりステッピングモータ1の運転開始を指令するモー
タスタート信号MSの立上がりにおいても同様に前記ロ
ード信号RDのレベル切換を行う。
出力手段としてのロード出力回路19と、制御信号検出
手段としてのキャリー検出回路20にも供給される。前
記ロード出力回路19は、キャリー信号CRの立上がり
に同期して前記ロード信号RDを一旦ローレベル“L”
にし、その後ハイレベル“H”に戻す。また、CPU4
によりステッピングモータ1の運転開始を指令するモー
タスタート信号MSの立上がりにおいても同様に前記ロ
ード信号RDのレベル切換を行う。
【0025】前記キャリー検出回路20は、前記キャリ
ー信号CRを検出し、その検出数が各レジスタ群11,
12を構成するレジスタの個数「5」に達する毎にTフ
リップフロップ21のトリガ端子Tにトリガ信号を出力
する。
ー信号CRを検出し、その検出数が各レジスタ群11,
12を構成するレジスタの個数「5」に達する毎にTフ
リップフロップ21のトリガ端子Tにトリガ信号を出力
する。
【0026】前記Tフリップフロップ21は、リセット
端子Rに入力される前記モータスタート信号MSの立上
げに同期してリセットし、正転出力Qをハイレベル
“H”にし、反転出力/Qをローレベル“L”にする。
その後、前記キャリー検出回路20からトリガ端子Tに
トリガ信号が入力される毎に、正転出力Qと反転出力/
Qの信号レベルを切換える。このTフリップフロップ2
1の正転出力Q及び反転出力/Qは、いずれもレジスタ
群制御回路22に入力されるようになっている。
端子Rに入力される前記モータスタート信号MSの立上
げに同期してリセットし、正転出力Qをハイレベル
“H”にし、反転出力/Qをローレベル“L”にする。
その後、前記キャリー検出回路20からトリガ端子Tに
トリガ信号が入力される毎に、正転出力Qと反転出力/
Qの信号レベルを切換える。このTフリップフロップ2
1の正転出力Q及び反転出力/Qは、いずれもレジスタ
群制御回路22に入力されるようになっている。
【0027】前記レジスタ群制御回路22は、前記Tフ
リップフロップ21の正転出力Q及び反転出力/Qと、
前記ロード出力回路19からのロード信号RDと、CP
U4からのライト信号WRとをそれぞれ入力し、前記第
1〜第3のセレクタ13,14,15への各選択信号A
S,BS,RSと、前記第1及び第2のレジスタ群1
1,12への各ライト信号AW,BWを出力するもの
で、レジスタ群切換手段を構成する。
リップフロップ21の正転出力Q及び反転出力/Qと、
前記ロード出力回路19からのロード信号RDと、CP
U4からのライト信号WRとをそれぞれ入力し、前記第
1〜第3のセレクタ13,14,15への各選択信号A
S,BS,RSと、前記第1及び第2のレジスタ群1
1,12への各ライト信号AW,BWを出力するもの
で、レジスタ群切換手段を構成する。
【0028】具体的には、前記レジスタ群制御回路22
は、図3に示すように、Tフリップフロップ21の正転
出力Qを前記第3のセレクタ15に対する選択信号RS
として出力する。また、この正転出力Qと前記ライト信
号WRとの論理積をとる負論理の第1のアンドゲート2
3を備え、この第1のアンドゲート23の出力を前記第
2のセレクタ14に対する選択信号BSとして出力す
る。さらに、Tフリップフロップ21の反転出力/Qと
前記ライト信号WRとの論理積をとる負論理の第2のア
ンドゲート24を備え、この第2のアンドゲート24の
出力を前記第1のセレクタ13に対する選択信号ASと
して出力するようになっている。
は、図3に示すように、Tフリップフロップ21の正転
出力Qを前記第3のセレクタ15に対する選択信号RS
として出力する。また、この正転出力Qと前記ライト信
号WRとの論理積をとる負論理の第1のアンドゲート2
3を備え、この第1のアンドゲート23の出力を前記第
2のセレクタ14に対する選択信号BSとして出力す
る。さらに、Tフリップフロップ21の反転出力/Qと
前記ライト信号WRとの論理積をとる負論理の第2のア
ンドゲート24を備え、この第2のアンドゲート24の
出力を前記第1のセレクタ13に対する選択信号ASと
して出力するようになっている。
【0029】また、このレジスタ群制御回路22は、a
入力への前記ロード信号RDと、b入力への前記ライト
信号WRのいずれか一方を選択して、前記第2のセレク
タ14に対するライト信号BWとして出力する第4のセ
レクタ25と、a入力への前記ライト信号WRと、b入
力への前記ロード信号RDのいずれか一方を選択して、
前記第1のセレクタ13に対するライト信号AWとして
出力する第5のセレクタ26とを備えている。前記第4
のセレクタ25は、前記Tフリップフロップ21の正転
出力Qがハイレベル“H”のときa入力を選択し、ロー
レベル“L”のときb入力を選択する。他方、前記第5
のセレクタ26は、前記Tフリップフロップ21の反転
出力/Qがローレベル“L”のときa入力を選択し、ハ
イレベル“H”のときb入力を選択する。
入力への前記ロード信号RDと、b入力への前記ライト
信号WRのいずれか一方を選択して、前記第2のセレク
タ14に対するライト信号BWとして出力する第4のセ
レクタ25と、a入力への前記ライト信号WRと、b入
力への前記ロード信号RDのいずれか一方を選択して、
前記第1のセレクタ13に対するライト信号AWとして
出力する第5のセレクタ26とを備えている。前記第4
のセレクタ25は、前記Tフリップフロップ21の正転
出力Qがハイレベル“H”のときa入力を選択し、ロー
レベル“L”のときb入力を選択する。他方、前記第5
のセレクタ26は、前記Tフリップフロップ21の反転
出力/Qがローレベル“L”のときa入力を選択し、ハ
イレベル“H”のときb入力を選択する。
【0030】このように構成された本実施例において
は、予めスローアップテーブル6aにスローアップ制御
時において段階的に増加するパルス周波数に基いて定ま
るステップ毎のスローアップデータを設定しておく。ま
た、スローダウンテーブル6bにスローダウン制御時に
おいて段階的に減少するパルス周波数に基いて定まるス
テップ毎のスローダウンデータを設定しておく。
は、予めスローアップテーブル6aにスローアップ制御
時において段階的に増加するパルス周波数に基いて定ま
るステップ毎のスローアップデータを設定しておく。ま
た、スローダウンテーブル6bにスローダウン制御時に
おいて段階的に減少するパルス周波数に基いて定まるス
テップ毎のスローダウンデータを設定しておく。
【0031】スローアップ運転時において、ステップ毎
に増加するパルス周波数の増加曲線の一例を図5に示
す。また、スローダウン運転時において、ステップ毎に
減少するパルス周波数の減少曲線の一例を図6に示す。
さらに、図5に示す増加曲線のパルス周波数[PPS]
を得るのに必要なカウンタ16でのステップ毎のクロッ
クカウント数と、図6に示す減少曲線のパルス周波数
[PPS]を得るのに必要なカウンタ16でのステップ
毎のクロックカウント数とを次の[表1]に示す。
に増加するパルス周波数の増加曲線の一例を図5に示
す。また、スローダウン運転時において、ステップ毎に
減少するパルス周波数の減少曲線の一例を図6に示す。
さらに、図5に示す増加曲線のパルス周波数[PPS]
を得るのに必要なカウンタ16でのステップ毎のクロッ
クカウント数と、図6に示す減少曲線のパルス周波数
[PPS]を得るのに必要なカウンタ16でのステップ
毎のクロックカウント数とを次の[表1]に示す。
【0032】
【表1】 すなわち、前記スローアップデータ及びスローダウンデ
ータは、ステップ毎に対応するクロックカウント数をカ
ウンタ16がカウントしたときフルカウントとなるよう
に、それぞれステップ毎にカウンタ16の初期値をセッ
トすればよい。
ータは、ステップ毎に対応するクロックカウント数をカ
ウンタ16がカウントしたときフルカウントとなるよう
に、それぞれステップ毎にカウンタ16の初期値をセッ
トすればよい。
【0033】さて、ステッピングモータ1が停止してい
る初期状態では、図4に示すように、第3のセレクタ1
5の選択信号RSがローレベル“L”であるので、第1
のレジスタ群11が読出し対象レジスタとして選択さ
れ、第2のレジスタ群12が書込み対象レジスタとして
選択されている。ただし、各レジスタ群11,12の各
レジスタm1〜m5,n1〜n5のデータは“0”にク
リアされている。
る初期状態では、図4に示すように、第3のセレクタ1
5の選択信号RSがローレベル“L”であるので、第1
のレジスタ群11が読出し対象レジスタとして選択さ
れ、第2のレジスタ群12が書込み対象レジスタとして
選択されている。ただし、各レジスタ群11,12の各
レジスタm1〜m5,n1〜n5のデータは“0”にク
リアされている。
【0034】この状態で、ステッピングモータ1の運転
開始に先立ち、CPU4はスローアップテーブル6aよ
り第1ステップから第5ステップまでの5つのスローア
ップデータB1,B2,B3,B4,B5を読出してス
テップ順にデータバスライン7aに送出するとともに、
ライト信号WRを5パルス送出する。
開始に先立ち、CPU4はスローアップテーブル6aよ
り第1ステップから第5ステップまでの5つのスローア
ップデータB1,B2,B3,B4,B5を読出してス
テップ順にデータバスライン7aに送出するとともに、
ライト信号WRを5パルス送出する。
【0035】そうすると、このライト信号WRは第2の
レジスタ群12へのライト信号BWとなって各レジスタ
n1〜n5に与えられ、各レジスタn1〜n5はデータ
の書込みとシフトを5回繰り返す。これにより、レジス
タn5には第1ステップのスローアップデータB1が書
込まれ、レジスタn4には第2ステップのスローアップ
データB2が書込まれ、レジスタn3には第3ステップ
のスローアップデータB3が書込まれ、レジスタn2に
は第4ステップのスローアップデータB4が書込まれ、
レジスタn1には第5ステップのスローアップデータB
5が書込まれる。したがって、第2のレジスタ群12の
データバスライン18には最終段のレジスタn5のデー
タB1が出力される。
レジスタ群12へのライト信号BWとなって各レジスタ
n1〜n5に与えられ、各レジスタn1〜n5はデータ
の書込みとシフトを5回繰り返す。これにより、レジス
タn5には第1ステップのスローアップデータB1が書
込まれ、レジスタn4には第2ステップのスローアップ
データB2が書込まれ、レジスタn3には第3ステップ
のスローアップデータB3が書込まれ、レジスタn2に
は第4ステップのスローアップデータB4が書込まれ、
レジスタn1には第5ステップのスローアップデータB
5が書込まれる。したがって、第2のレジスタ群12の
データバスライン18には最終段のレジスタn5のデー
タB1が出力される。
【0036】次に、CPU4は、図4中時点t0にてモ
ータスタート信号MSを立上げてステッピングモータ1
の運転開始を指令する。そうすると、Tフリップフロッ
プ21がリセットされて選択信号RSが立上がる。これ
により、第3のセレクタ15が切換って第1のレジスタ
群11が書込み対象レジスタとなり、第2のレジスタ群
12が読出し対象レジスタとなる。また、モータスター
ト信号MSの立上がりに同期してロード信号RDが立下
がり、その後のカウンタクロック信号CLKの立上がり
に同期してカウンタ16に読出し対象レジスタである第
2のレジスタ群12からの出力データB1がロードさ
れ、カウンタ16はこのデータB1からカウントを開始
する。
ータスタート信号MSを立上げてステッピングモータ1
の運転開始を指令する。そうすると、Tフリップフロッ
プ21がリセットされて選択信号RSが立上がる。これ
により、第3のセレクタ15が切換って第1のレジスタ
群11が書込み対象レジスタとなり、第2のレジスタ群
12が読出し対象レジスタとなる。また、モータスター
ト信号MSの立上がりに同期してロード信号RDが立下
がり、その後のカウンタクロック信号CLKの立上がり
に同期してカウンタ16に読出し対象レジスタである第
2のレジスタ群12からの出力データB1がロードさ
れ、カウンタ16はこのデータB1からカウントを開始
する。
【0037】その後、前記ロード信号RDがハイレベル
“H”に戻ると、その立上がりに同期して第2のレジス
タ群12へのライト信号BWが各レジスタn1〜n5を
アクセスし、各レジスタn1〜n5のデータをそれぞれ
次段にシフトする。この結果、第2のレジスタ群12の
データバスライン18には最終段のレジスタn5のデー
タB2が出力される。なお、このとき、初段のレジスタ
n1には第2のセレクタ14を介して最終段のレジスタ
n5からシフトされたデータB1が書込まれている。
“H”に戻ると、その立上がりに同期して第2のレジス
タ群12へのライト信号BWが各レジスタn1〜n5を
アクセスし、各レジスタn1〜n5のデータをそれぞれ
次段にシフトする。この結果、第2のレジスタ群12の
データバスライン18には最終段のレジスタn5のデー
タB2が出力される。なお、このとき、初段のレジスタ
n1には第2のセレクタ14を介して最終段のレジスタ
n5からシフトされたデータB1が書込まれている。
【0038】図4中時点t1にてカウンタ16がフルカ
ウントしてキャリー信号CAが立上がると、モータドラ
イバ2からステッピングモータ1に対して駆動パルスが
出力される。また、このキャリー信号CAの立上がりに
同期してロード信号RDが立下がり、その後のカウンタ
クロック信号CLKの立上がりに同期してカウンタ16
に第2のレジスタ群12からの出力データB2がロード
され、カウンタ16はこのデータB2からカウントを再
開する。
ウントしてキャリー信号CAが立上がると、モータドラ
イバ2からステッピングモータ1に対して駆動パルスが
出力される。また、このキャリー信号CAの立上がりに
同期してロード信号RDが立下がり、その後のカウンタ
クロック信号CLKの立上がりに同期してカウンタ16
に第2のレジスタ群12からの出力データB2がロード
され、カウンタ16はこのデータB2からカウントを再
開する。
【0039】その後、前記ロード信号RDがハイレベル
“H”に戻ると、その立上がりに同期して前記キャリー
信号CAが立ち下がる。また、前記ロード信号RDの立
上がりに同期して第2のレジスタ群12へのライト信号
BWが各レジスタn1〜n5をアクセスし、各レジスタ
n1〜n5のデータをそれぞれ次段にシフトする。この
結果、第2のレジスタ群12のデータバスライン18に
は最終段のレジスタn5のデータB3が出力される。な
お、このとき、初段のレジスタn1には第2のセレクタ
14を介して最終段のレジスタn5からシフトされたデ
ータB2が書込まれている。
“H”に戻ると、その立上がりに同期して前記キャリー
信号CAが立ち下がる。また、前記ロード信号RDの立
上がりに同期して第2のレジスタ群12へのライト信号
BWが各レジスタn1〜n5をアクセスし、各レジスタ
n1〜n5のデータをそれぞれ次段にシフトする。この
結果、第2のレジスタ群12のデータバスライン18に
は最終段のレジスタn5のデータB3が出力される。な
お、このとき、初段のレジスタn1には第2のセレクタ
14を介して最終段のレジスタn5からシフトされたデ
ータB2が書込まれている。
【0040】以後、カウンタ16がフルカウントしてキ
ャリー信号CAが立上がる毎に上記動作が繰り返され
る。こうして、図4中時点t2にて第2のレジスタ群1
2を構成するレジスタの個数に相当する5回目のキャリ
ー信号CAが送出されると、キャリー検出回路20から
トリガ信号が出力される。これにより、Tフリップフロ
ップ21の出力Q,/Qの信号レベルが反転して選択信
号RSが立ち下がり、第3のセレクタ15が切換わって
第1のレジスタ群11が読出し対象レジスタとなり、第
2のレジスタ群12が書込み対象レジスタとなる。
ャリー信号CAが立上がる毎に上記動作が繰り返され
る。こうして、図4中時点t2にて第2のレジスタ群1
2を構成するレジスタの個数に相当する5回目のキャリ
ー信号CAが送出されると、キャリー検出回路20から
トリガ信号が出力される。これにより、Tフリップフロ
ップ21の出力Q,/Qの信号レベルが反転して選択信
号RSが立ち下がり、第3のセレクタ15が切換わって
第1のレジスタ群11が読出し対象レジスタとなり、第
2のレジスタ群12が書込み対象レジスタとなる。
【0041】ところで、CPU4はステッピングモータ
1の運転開始から5回目のキャリー信号が出力されるま
での間t0〜t1に、スローアップテーブル6aより第
6ステップから第10ステップまでの5つのスローアッ
プデータA1.A2.A3.A4.A5を読出してステ
ップ順にデータバスライン7aに送出するとともに、ラ
イト信号WRを5パルス送出する。
1の運転開始から5回目のキャリー信号が出力されるま
での間t0〜t1に、スローアップテーブル6aより第
6ステップから第10ステップまでの5つのスローアッ
プデータA1.A2.A3.A4.A5を読出してステ
ップ順にデータバスライン7aに送出するとともに、ラ
イト信号WRを5パルス送出する。
【0042】そうすると、このライト信号WRは書込み
対象レジスタである第1のレジスタ群11へのライト信
号AWとなって各レジスタm1〜m5に与えられ、各レ
ジスタm1〜m5はデータの書込みとシフトを5回繰り
返す。これにより、レジスタm5には第6ステップのス
ローアップデータA1が書込まれ、レジスタm4には第
7ステップのスローアップデータA2が書込まれ、レジ
スタm3には第8ステップのスローアップデータA3が
書込まれ、レジスタm2には第9ステップのスローアッ
プデータA4が書込まれ、レジスタm1には第10ステ
ップのスローアップデータA5が書込まれる。したがっ
て、5回目のキャリー信号が出力されたときには、第1
のレジスタ群11のデータバスライン17には最終段の
レジスタm5のデータA1が出力されている。
対象レジスタである第1のレジスタ群11へのライト信
号AWとなって各レジスタm1〜m5に与えられ、各レ
ジスタm1〜m5はデータの書込みとシフトを5回繰り
返す。これにより、レジスタm5には第6ステップのス
ローアップデータA1が書込まれ、レジスタm4には第
7ステップのスローアップデータA2が書込まれ、レジ
スタm3には第8ステップのスローアップデータA3が
書込まれ、レジスタm2には第9ステップのスローアッ
プデータA4が書込まれ、レジスタm1には第10ステ
ップのスローアップデータA5が書込まれる。したがっ
て、5回目のキャリー信号が出力されたときには、第1
のレジスタ群11のデータバスライン17には最終段の
レジスタm5のデータA1が出力されている。
【0043】このため、5回目のキャリー信号CAの立
上がりに同期してロード信号RDが立下がると、その後
のカウンタクロック信号CLKの立上がりに同期してカ
ウンタ16に第1のレジスタ群11からの出力データA
1がロードされ、カウンタ16はこのデータA1からカ
ウントを再開する。
上がりに同期してロード信号RDが立下がると、その後
のカウンタクロック信号CLKの立上がりに同期してカ
ウンタ16に第1のレジスタ群11からの出力データA
1がロードされ、カウンタ16はこのデータA1からカ
ウントを再開する。
【0044】その後、前記ロード信号RDがハイレベル
“H”に戻ると、その立上がりに同期して前記キャリー
信号CAが立ち下がる。また、前記ロード信号RDの立
上がりに同期して第1のレジスタ群11へのライト信号
AWが各レジスタm1〜m5をアクセスし、各レジスタ
m1〜m5のデータをそれぞれ次段にシフトする。この
結果、第1のレジスタ群11のデータバスライン17に
は最終段のレジスタm5のデータA2が出力される。な
お、このとき、初段のレジスタm1には第1のセレクタ
13を介して最終段のレジスタm5からシフトされたデ
ータA1が書込まれている。
“H”に戻ると、その立上がりに同期して前記キャリー
信号CAが立ち下がる。また、前記ロード信号RDの立
上がりに同期して第1のレジスタ群11へのライト信号
AWが各レジスタm1〜m5をアクセスし、各レジスタ
m1〜m5のデータをそれぞれ次段にシフトする。この
結果、第1のレジスタ群11のデータバスライン17に
は最終段のレジスタm5のデータA2が出力される。な
お、このとき、初段のレジスタm1には第1のセレクタ
13を介して最終段のレジスタm5からシフトされたデ
ータA1が書込まれている。
【0045】図4中時点t3にてカウンタ16がフルカ
ウントして6回目のキャリー信号CAが立上がると、モ
ータドライバ2からステッピングモータ1に対して駆動
パルスが出力される。また、このキャリー信号CAの立
上がりに同期してロード信号RDが立下がり、その後の
カウンタクロック信号CLKの立上がりに同期してカウ
ンタ16に第1のレジスタ群11からの出力データA2
がロードされ、カウンタ16はこのデータA2からカウ
ントを再開する。
ウントして6回目のキャリー信号CAが立上がると、モ
ータドライバ2からステッピングモータ1に対して駆動
パルスが出力される。また、このキャリー信号CAの立
上がりに同期してロード信号RDが立下がり、その後の
カウンタクロック信号CLKの立上がりに同期してカウ
ンタ16に第1のレジスタ群11からの出力データA2
がロードされ、カウンタ16はこのデータA2からカウ
ントを再開する。
【0046】その後、前記ロード信号RDがハイレベル
“H”に戻ると、その立上がりに同期して前記キャリー
信号CAが立ち下がる。また、前記ロード信号RDの立
上がりに同期して第1のレジスタ群11へのライト信号
AWが各レジスタm1〜m5をアクセスし、各レジスタ
m1〜m5のデータをそれぞれ次段にシフトする。この
結果、第1のレジスタ群11のデータバスライン17に
は最終段のレジスタm5のデータA3が出力される。な
お、このとき、初段のレジスタm1には第1のセレクタ
13を介して最終段のレジスタm5からシフトされたデ
ータA2が書込まれている。
“H”に戻ると、その立上がりに同期して前記キャリー
信号CAが立ち下がる。また、前記ロード信号RDの立
上がりに同期して第1のレジスタ群11へのライト信号
AWが各レジスタm1〜m5をアクセスし、各レジスタ
m1〜m5のデータをそれぞれ次段にシフトする。この
結果、第1のレジスタ群11のデータバスライン17に
は最終段のレジスタm5のデータA3が出力される。な
お、このとき、初段のレジスタm1には第1のセレクタ
13を介して最終段のレジスタm5からシフトされたデ
ータA2が書込まれている。
【0047】以後、カウンタ16がフルカウントしてキ
ャリー信号CAが立上がる毎に上記動作が繰り返され
る。こうして、読出し対象レジスタが第1のレジスタ群
11に切換わった後、この第1のレジスタ群11を構成
するレジスタの個数に相当する5回目(合計10回目)
のキャリー信号CAが送出されると、キャリー検出回路
20からトリガ信号が出力される。これにより、Tフリ
ップフロップ21の出力Q,/Qの信号レベルが再び反
転して選択信号RSが立ち上がり、第3のセレクタ15
が切換わって第1のレジスタ群11が書込み対象レジス
タとなり、第2のレジスタ群12が読出し対象レジスタ
となる。
ャリー信号CAが立上がる毎に上記動作が繰り返され
る。こうして、読出し対象レジスタが第1のレジスタ群
11に切換わった後、この第1のレジスタ群11を構成
するレジスタの個数に相当する5回目(合計10回目)
のキャリー信号CAが送出されると、キャリー検出回路
20からトリガ信号が出力される。これにより、Tフリ
ップフロップ21の出力Q,/Qの信号レベルが再び反
転して選択信号RSが立ち上がり、第3のセレクタ15
が切換わって第1のレジスタ群11が書込み対象レジス
タとなり、第2のレジスタ群12が読出し対象レジスタ
となる。
【0048】ところで、CPU4は5回目のキャリー信
号CAが出力されてから10回目のキャリー信号CAが
出力されるまでの間に、スローアップテーブル6aより
第11ステップから第15ステップまでの5つのスロー
アップデータB6.B7.B8.B9.B10を読出し
てステップ順にデータバスライン7aに送出するととも
に、ライト信号WRを5パルス送出する。
号CAが出力されてから10回目のキャリー信号CAが
出力されるまでの間に、スローアップテーブル6aより
第11ステップから第15ステップまでの5つのスロー
アップデータB6.B7.B8.B9.B10を読出し
てステップ順にデータバスライン7aに送出するととも
に、ライト信号WRを5パルス送出する。
【0049】そうすると、このライト信号WRは書込み
対象レジスタである第2のレジスタ群12へのライト信
号BWとなって各レジスタn1〜n5に与えられ、各レ
ジスタn1〜n5はデータの書込みとシフトを5回繰り
返す。これにより、レジスタn5には第11ステップの
スローアップデータB6が書込まれ、レジスタn4には
第12ステップのスローアップデータB7が書込まれ、
レジスタn3には第13ステップのスローアップデータ
B8が書込まれ、レジスタn2には第14ステップのス
ローアップデータB9が書込まれ、レジスタn1には第
15ステップのスローアップデータB10が書込まれ
る。したがって、10回目のキャリー信号CAが出力さ
れたときには、第2のレジスタ群12のデータバスライ
ン18には最終段のレジスタn5のデータB6が出力さ
れている。
対象レジスタである第2のレジスタ群12へのライト信
号BWとなって各レジスタn1〜n5に与えられ、各レ
ジスタn1〜n5はデータの書込みとシフトを5回繰り
返す。これにより、レジスタn5には第11ステップの
スローアップデータB6が書込まれ、レジスタn4には
第12ステップのスローアップデータB7が書込まれ、
レジスタn3には第13ステップのスローアップデータ
B8が書込まれ、レジスタn2には第14ステップのス
ローアップデータB9が書込まれ、レジスタn1には第
15ステップのスローアップデータB10が書込まれ
る。したがって、10回目のキャリー信号CAが出力さ
れたときには、第2のレジスタ群12のデータバスライ
ン18には最終段のレジスタn5のデータB6が出力さ
れている。
【0050】このため、10回目のキャリー信号CAの
立上がりに同期してロード信号RDが立下がると、その
後のカウンタクロック信号CLKの立上がりに同期して
カウンタ16に第2のレジスタ群12からの出力データ
B6がロードされ、カウンタ16はこのデータB6から
カウントを再開する。
立上がりに同期してロード信号RDが立下がると、その
後のカウンタクロック信号CLKの立上がりに同期して
カウンタ16に第2のレジスタ群12からの出力データ
B6がロードされ、カウンタ16はこのデータB6から
カウントを再開する。
【0051】以後、上述した動作が繰り返される。これ
により、スローアップテーブル6aに設定されている各
ステップのスローアップデータは、CPU4によって5
ステップずつ読出されて、第1のレジスタ群11と第2
のレジスタ群12とに交互に書込まれる。また、一方の
レジスタ群にデータが書き込まれている間に、他方のレ
ジスタ群から順に各レジスタにセットされている1段階
前の5ステップ分のデータが1ステップずつカウンタ1
6にロードされてその都度カウントが開始され、フルカ
ウントする毎にキャリー信号CAが出力されて、その出
力タイミングでモータドライバ2からステッピングモー
タ1に駆動パルスが出力される。そして、読出し対象の
レジスタ群にセットされていた5ステップ分のデータが
全てカウンタ16にロードされると、読出し対象レジス
タと書込み対象レジスタとが入替わる。
により、スローアップテーブル6aに設定されている各
ステップのスローアップデータは、CPU4によって5
ステップずつ読出されて、第1のレジスタ群11と第2
のレジスタ群12とに交互に書込まれる。また、一方の
レジスタ群にデータが書き込まれている間に、他方のレ
ジスタ群から順に各レジスタにセットされている1段階
前の5ステップ分のデータが1ステップずつカウンタ1
6にロードされてその都度カウントが開始され、フルカ
ウントする毎にキャリー信号CAが出力されて、その出
力タイミングでモータドライバ2からステッピングモー
タ1に駆動パルスが出力される。そして、読出し対象の
レジスタ群にセットされていた5ステップ分のデータが
全てカウンタ16にロードされると、読出し対象レジス
タと書込み対象レジスタとが入替わる。
【0052】この結果、スローアップテーブル6aに設
定されている各ステップのスローアップデータに基づい
てステッピングモータ1は徐々に回転速度を上げ、スロ
ーアップ運転を行って所望の定速回転を得る。
定されている各ステップのスローアップデータに基づい
てステッピングモータ1は徐々に回転速度を上げ、スロ
ーアップ運転を行って所望の定速回転を得る。
【0053】なお、モータ制御回路3は、定速回転とな
った後もスローアップ運転時と同様に動作する。ただし
CPU4は、スローアップテーブル6aの最終ステップ
のデータを一方のレジスタ群に書込み、その書込み対象
の一方のレジスタ群が読出し対象のレジスタに切換わっ
た後は、予め設定された定速回転速度のパルス周波数に
基づいて算出された定速時データをデータバスライン7
aに送出するとともに、ライト信号WRを5パルス送出
する。これにより、書込み対象となった他方のレジスタ
群の各レジスタには上記定速時データが共通に書込まれ
る。また、CPU4は、その後に書込み対象のレジスタ
群と読出し対象のレジスタ群とが入替ると、再び上記定
速時データをデータバスライン7aに送出するととも
に、ライト信号WRを5パルス送出する。これにより、
書込み対象となった他方のレジスタ群の各レジスタにも
上記定速時データが共通に書込まれる。その後、CPU
4はステッピングモータ1の停止を指令するまでレジス
タ群11,12へのデータの書込みは行わない。
った後もスローアップ運転時と同様に動作する。ただし
CPU4は、スローアップテーブル6aの最終ステップ
のデータを一方のレジスタ群に書込み、その書込み対象
の一方のレジスタ群が読出し対象のレジスタに切換わっ
た後は、予め設定された定速回転速度のパルス周波数に
基づいて算出された定速時データをデータバスライン7
aに送出するとともに、ライト信号WRを5パルス送出
する。これにより、書込み対象となった他方のレジスタ
群の各レジスタには上記定速時データが共通に書込まれ
る。また、CPU4は、その後に書込み対象のレジスタ
群と読出し対象のレジスタ群とが入替ると、再び上記定
速時データをデータバスライン7aに送出するととも
に、ライト信号WRを5パルス送出する。これにより、
書込み対象となった他方のレジスタ群の各レジスタにも
上記定速時データが共通に書込まれる。その後、CPU
4はステッピングモータ1の停止を指令するまでレジス
タ群11,12へのデータの書込みは行わない。
【0054】前述したように、読出し対象のレジスタ群
からカウンタ16にロードされるデータは、そのレジス
タ群の初段のレジスタにも書込まれる。従って、各レジ
スタ群11,12の各レジスタm1〜m5,n1〜n5
にそれぞれ1回だけ定速時データを書込んでおけば、常
に共通の定速時データがカウンタ16にセットされてス
テッピングモータ1は定速回転を維持する。よって、C
PU4はステッピングモータ1の停止を指令するまでレ
ジスタ群11,12にデータを書込む必要はない。
からカウンタ16にロードされるデータは、そのレジス
タ群の初段のレジスタにも書込まれる。従って、各レジ
スタ群11,12の各レジスタm1〜m5,n1〜n5
にそれぞれ1回だけ定速時データを書込んでおけば、常
に共通の定速時データがカウンタ16にセットされてス
テッピングモータ1は定速回転を維持する。よって、C
PU4はステッピングモータ1の停止を指令するまでレ
ジスタ群11,12にデータを書込む必要はない。
【0055】一方、ステッピングモータ1の運転を停止
させる場合には、CPU4は、運転開始時と同様にし
て、スローダウンテーブル6bのデータを先頭ステップ
から5ステップずつ第1のレジスタ群11及び第2のレ
ジスタ群12に交互に書込む。こうすることにより、一
方のレジスタ群が書込み対象のときには他方のレジスタ
群に記憶されている1段階前の5ステップ分のデータが
1ステップずつカウンタ16にロードされてその都度カ
ウントが開始され、フルカウントする毎にキャリー信号
CAが出力されて、その出力タイミングでモータドライ
バ2からステッピングモータ1に駆動パルスが出力され
る。
させる場合には、CPU4は、運転開始時と同様にし
て、スローダウンテーブル6bのデータを先頭ステップ
から5ステップずつ第1のレジスタ群11及び第2のレ
ジスタ群12に交互に書込む。こうすることにより、一
方のレジスタ群が書込み対象のときには他方のレジスタ
群に記憶されている1段階前の5ステップ分のデータが
1ステップずつカウンタ16にロードされてその都度カ
ウントが開始され、フルカウントする毎にキャリー信号
CAが出力されて、その出力タイミングでモータドライ
バ2からステッピングモータ1に駆動パルスが出力され
る。
【0056】この結果、スローダウンテーブル6bに設
定されている各ステップのスローダウンデータに基づい
てステッピングモータ1は徐々に回転速度を落とし、ス
ローダウン運転を行って停止する。
定されている各ステップのスローダウンデータに基づい
てステッピングモータ1は徐々に回転速度を落とし、ス
ローダウン運転を行って停止する。
【0057】このように本実施例によれば、スローアッ
プ及びスローダウンの制御時において、CPU4はステ
ッピングモータ1の相が5回変化するまでに一方のレジ
スタ群に5ステップ分のスローアップデータまたはスロ
ーダウンデータを書込めばよいので、プログラム制御に
よってステッピングモータ1の相が変化するタイミング
を決定する従来の構成に比べて、CPU4の負荷を軽減
できる。換言すれば、CPU4の許容負荷までステップ
数を増加させることができ、滑らかな起動及び停止が可
能となる。
プ及びスローダウンの制御時において、CPU4はステ
ッピングモータ1の相が5回変化するまでに一方のレジ
スタ群に5ステップ分のスローアップデータまたはスロ
ーダウンデータを書込めばよいので、プログラム制御に
よってステッピングモータ1の相が変化するタイミング
を決定する従来の構成に比べて、CPU4の負荷を軽減
できる。換言すれば、CPU4の許容負荷までステップ
数を増加させることができ、滑らかな起動及び停止が可
能となる。
【0058】また、定速運転時においては、初期におい
て2回だけ各レジスタ群11,12に共通の定速時デー
タを書込めば後は制御不要となるので、この点でもCP
U4の負荷が軽減される。
て2回だけ各レジスタ群11,12に共通の定速時デー
タを書込めば後は制御不要となるので、この点でもCP
U4の負荷が軽減される。
【0059】また、ハードウェアの構成も簡単であり、
小型化が容易である。
小型化が容易である。
【0060】なお、前記実施例では各レジスタ群11,
12を構成するレジスタの個数を5個としたが、これに
限定されるものではない。
12を構成するレジスタの個数を5個としたが、これに
限定されるものではない。
【0061】
【発明の効果】以上詳述したように本発明によれば、構
成の簡略化及び小型化を図るとともに、中央処理装置の
負荷が増大することなく滑らかな起動及び停止ができる
ステッピングモータのスローアップ・ダウン制御装置を
提供できる。
成の簡略化及び小型化を図るとともに、中央処理装置の
負荷が増大することなく滑らかな起動及び停止ができる
ステッピングモータのスローアップ・ダウン制御装置を
提供できる。
【図1】 本発明の一実施例におけるモータ制御回路の
詳細ブロック図。
詳細ブロック図。
【図2】 同実施例であるステッピングモータ搭載機器
の要部構成を示すブロック図
の要部構成を示すブロック図
【図3】 図1に示すレジスタ制御回路の詳細ブロック
図。
図。
【図4】 同実施例の作用説明に用いるタイミング図。
【図5】 スローアップ運転時にステップ毎に増加する
パルス周波数の増加曲線の一例を示すグラフ。
パルス周波数の増加曲線の一例を示すグラフ。
【図6】 スローダウン運転時にステップ毎に減少する
パルス周波数の減少曲線の一例を示すグラフ。
パルス周波数の減少曲線の一例を示すグラフ。
1…ステッピングモータ 2…モータドライバ 3…モータ駆動回路 4…CPU(中央処
理装置) 6a…スローアップテーブル 6b…スローダウン
テーブル 11…第1のレジスタ群 12…第2のレジス
タ群 13〜15…第1〜第3のセレクタ 16…カウンタ 19…ロード出力回
路 20…キャリー検出回路 21…Tフリップフ
ロップ 22…レジスタ群制御回路
理装置) 6a…スローアップテーブル 6b…スローダウン
テーブル 11…第1のレジスタ群 12…第2のレジス
タ群 13〜15…第1〜第3のセレクタ 16…カウンタ 19…ロード出力回
路 20…キャリー検出回路 21…Tフリップフ
ロップ 22…レジスタ群制御回路
Claims (1)
- 【請求項1】 制御信号の入力タイミングでステッピン
グモータに駆動パルスを供給するモータドライバと、複
数個のレジスタを直列に接続してなる第1及び第2のレ
ジスタ群と、第1及び第2のレジスタ群の一方を書込み
対象レジスタとして選択し他方を読出し対象レジスタ群
として選択するレジスタ群選択手段と、前記書込み対象
レジスタ群の各レジスタにスローアップまたはスローダ
ウンのデータを書込むデータ書込み手段と、前記読出し
対象レジスタ群の最終段のレジスタのデータをロード信
号が入力される毎にロードしそのデータからカウントを
開始するカウンタと、このカウンタへのロード信号に応
動して前記読出し対象レジスタ群の各レジスタのデータ
をそれぞれ次段へシフトするシフト手段と、前記カウン
タのフルカウントにより出力される前記モータドライバ
制御信号に応動して前記ロード信号を前記カウンタへ出
力するロード信号出力手段と、前記モータドライバ制御
信号を検出する制御信号検出手段と、この検出手段によ
り前記モータドライバ制御信号を前記読出し対象レジス
タ群を構成する各レジスタの個数分検出する毎に前記レ
ジスタ群選択手段による選択対象のレジスタ群を切換え
るレジスタ群切換手段とを具備したことを特徴とするス
テッピングモータのスローアップ・ダウン制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28666394A JP3165777B2 (ja) | 1994-11-21 | 1994-11-21 | ステッピングモータのスローアップ・ダウン制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28666394A JP3165777B2 (ja) | 1994-11-21 | 1994-11-21 | ステッピングモータのスローアップ・ダウン制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08149889A true JPH08149889A (ja) | 1996-06-07 |
JP3165777B2 JP3165777B2 (ja) | 2001-05-14 |
Family
ID=17707349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28666394A Expired - Fee Related JP3165777B2 (ja) | 1994-11-21 | 1994-11-21 | ステッピングモータのスローアップ・ダウン制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3165777B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8804212B2 (en) | 2007-05-23 | 2014-08-12 | Kyocera Document Solutions Inc. | Stepping motor control device capable of reducing load on CPU |
US9641111B2 (en) | 2014-07-31 | 2017-05-02 | Kyocera Document Solutions Inc. | Stepping motor driving device and image forming apparatus |
WO2018161212A1 (zh) * | 2017-03-06 | 2018-09-13 | 深圳市大疆创新科技有限公司 | 电机控制***、无人机控制***、无人机及电机保护方法 |
-
1994
- 1994-11-21 JP JP28666394A patent/JP3165777B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8804212B2 (en) | 2007-05-23 | 2014-08-12 | Kyocera Document Solutions Inc. | Stepping motor control device capable of reducing load on CPU |
US9641111B2 (en) | 2014-07-31 | 2017-05-02 | Kyocera Document Solutions Inc. | Stepping motor driving device and image forming apparatus |
WO2018161212A1 (zh) * | 2017-03-06 | 2018-09-13 | 深圳市大疆创新科技有限公司 | 电机控制***、无人机控制***、无人机及电机保护方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3165777B2 (ja) | 2001-05-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08149889A (ja) | ステッピングモータのスローアップ・ダウン制御装置 | |
US5802587A (en) | Memory controller adapted for rapid block access operations | |
US6563282B2 (en) | Motor control apparatus | |
US20060047866A1 (en) | Computer system having direct memory access controller | |
JP2001145392A (ja) | モータ制御回路及びそれを用いた制御システム | |
US6535519B1 (en) | Method and apparatus for data sharing between two different blocks in an integrated circuit | |
JP2689452B2 (ja) | 記憶装置 | |
JP3720669B2 (ja) | モータ制御装置 | |
JP2000139099A (ja) | モータ制御装置 | |
US20050060475A1 (en) | Data transfer apparatus and data transfer method | |
JP2577604Y2 (ja) | 画像メモリ・データ演算装置 | |
JP2001022692A (ja) | マイクロコンピュータ及び制御システム | |
JPH08147214A (ja) | メモリ装置 | |
JPH08147213A (ja) | メモリ装置 | |
JP2625396B2 (ja) | 受信データ処理装置 | |
JP2671768B2 (ja) | Dmaデータ転送方式 | |
JPH0683699A (ja) | データ読み出し方式 | |
JP2001245493A (ja) | モータ制御装置 | |
JP2001286190A (ja) | モータ制御装置 | |
JPH05146196A (ja) | ステツピングモータ駆動回路 | |
JPH0825673A (ja) | サーマルヘッド分割駆動装置 | |
JPH10198410A (ja) | パルス発生回路 | |
JPH08156328A (ja) | タイミング制御装置 | |
JPH118541A (ja) | 同時動作制御装置 | |
JPH0736819A (ja) | Dmaデータ転送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |