JPH08148635A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH08148635A
JPH08148635A JP6286193A JP28619394A JPH08148635A JP H08148635 A JPH08148635 A JP H08148635A JP 6286193 A JP6286193 A JP 6286193A JP 28619394 A JP28619394 A JP 28619394A JP H08148635 A JPH08148635 A JP H08148635A
Authority
JP
Japan
Prior art keywords
resin
semiconductor device
semiconductor element
semiconductor
led out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6286193A
Other languages
English (en)
Other versions
JP3417095B2 (ja
Inventor
Nobuo Oyama
展生 大山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28619394A priority Critical patent/JP3417095B2/ja
Publication of JPH08148635A publication Critical patent/JPH08148635A/ja
Application granted granted Critical
Publication of JP3417095B2 publication Critical patent/JP3417095B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 本発明は、半導体素子の電極部に接続される
複数のリード端子が外部に導出するように樹脂封止さ
れ、表面実装を可能とした半導体装置に関し、多くの半
導体装置を広い面積を必要とすることなく基板上に実装
可能にすることを目的としている。 【構成】 半導体素子１がステージ３上に搭載され、該
半導体素子１の複数の電極部２と少なくとも２方向より
導出されるリード端子４とが電気的に接続されると共
に、樹脂５にて封止されてなる半導体装置にのいて、前
記樹脂５の外部に導出されるリード端子４は、上側及び
下側にそれぞれ露出する接触面４ａ，４ｂを有すること
を特徴としている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子の電極部に
接続される複数のリード端子が外部に導出するように樹
脂封止され、表面実装を可能とした半導体装置に関す
る。近年、小型パソコン等ＯＡ機器の高性能化が進み、
必要なメモリー量が増加していることから、ＯＡ機器に
メモリーとして搭載する半導体装置の高集積化が求めら
れている。
【０００２】
【従来の技術】図３は、表面実装用（ＳＯＰ型）の従来
の半導体装置を説明するための断面図である。従来の半
導体装置は、ステージ２３上に搭載される半導体素子２
１の複数の電極部２２が、周囲に位置するリード端子２
４にワイヤーボンディングによって接続されており、こ
のリード端子２４の先端部を外部に導出するように半導
体素子２１が樹脂２５によって封止されている。
【０００３】このような半導体装置においては、高集積
化のために半導体素子占有率が高くなると共に、パッケ
ージサイズも大きくなっている。
【０００４】
【発明が解決しようとする課題】近年の半導体装置は高
集積化しているものの、パソコン等のＯＡ機器に使用す
る場合には必要なメモリー量を確保するために複数の半
導体装置を基板上に実装して、これを機器内に搭載しな
ければならない。この場合に上記従来の半導体装置にお
いては、基板上に実装する個数に比例して実装面積が大
きくなるため、大容量のものになればそれだけ大きい基
板が必要となり、機器自体も大型化なものになる。
【０００５】実装面積を抑えるために、基板の表裏両面
に半導体装置を実装するような方法も採用されている
が、表裏の半導体装置でリード端子の曲げ方向を逆にす
る等、異なった半導体装置を容易する必要があり、実装
そのものも面倒である。本発明は、上記課題を解決し
て、多くの半導体装置を広い面積を必要とすることなく
基板上に実装可能にすることを目的としている。
【０００６】
【課題を解決するための手段】上記課題を解決するため
の本発明は、半導体素子１がステージ３上に搭載され、
該半導体素子１の複数の電極部２と少なくとも２方向よ
り外部に導出されるリード端子４とが電気的に接続され
ると共に、樹脂５にて封止されてなる半導体装置におい
て、前記樹脂５の外部に導出されるリード端子４は、上
側及び下側にそれぞれ露出する接触面４ａ，４ｂを有
し、前記半導体素子１の電極部２との接続部下面を樹脂
５の下側に露出する接触面４ａとし、この下側の接触面
４ａから上方に向かって曲げられることで上側に露出す
る接触面４ｂが連続的に形成され、曲げられたリード端
子の角部に切り欠きが設けられていることを特徴として
いる。
【０００７】
【作用】上記本発明の半導体装置によれば、半導体素子
１の電極部２に接続されて樹脂５の外部に導出されるリ
ード端子４が、樹脂５の上側及び下側にそれぞれ接触面
４ａ，４ｂを有していることから、同一機能を有するリ
ード端子同士を接触させることで複数の半導体装置を上
下方向に積層することができる。
【０００８】従って、実装面積を増やすことなく、複数
の半導体装置を実装することが可能となり、大容量化を
実現することができる。
【０００９】
【実施例】以下に本発明の実施例を図面を参照しながら
詳細に説明する。図１は本発明の第１実施例を説明する
ための断面図であり、（ａ）は単体の状態を、（ｂ）は
複数個を積層した状態をそれぞれ示している。本実施例
の半導体装置は、樹脂５内部で金属板からなるステージ
３上に半導体素子１が搭載され、この半導体素子１の電
極部２とリードフレーム４とがワイヤーボンディングに
よって電気的に接続されている。
【００１０】リード端子４は、半導体素子１を封止する
樹脂５の２方向から外部に導出しており、ワイヤーボン
ディング接続部の下面が下側に露出する接触面４ａとな
り、この接触面４ａから樹脂５の外側面に沿って上側に
曲げ加工され、上側の接触部４ｂに連結している。この
ようなリード端子４のワイヤーボンディング部は他の部
分より厚く形成することでワイヤーボンディング時のボ
ンディングストレスを緩和している。また、ボンディン
グ部の下面を露出していることから、リード保持力が低
下し、特に曲げ加工時のストレスに弱くなるが、リード
端子４の曲げ部分に切欠き４ｃを設けることで、曲げ加
工時のストレス緩和及び曲げ精度の向上を図っている。
【００１１】また、この切欠き４ｃは後述する実装時の
接着材ともなる導電材料を溜めることができるため、実
装強度を高めることを可能としている。更にリード端子
４は、実装面を平面にすると共に、パッケージ形状に沿
うように加工してあるため、実装時の安定性が増すと共
に、パッケージの厚さを極力薄くでき、リード変形の原
因となる外力も加わりにくくしている。
【００１２】一方、半導体素子１を封止する樹脂５は、
その上面に凸部５ａを、下面に凹部５ｂを備えている。
これら凸部５ａ，凹部５ｂは同一形状をしており、複数
の半導体装置を積層する際の位置決め及び固定力向上を
図るものとなる。以上の半導体装置は、図示しないが次
のような方法にて製造する。まず金属薄板をプレス加工
及びエッチング加工するこで、１個の半導体素子に対応
するステージ及びリード端子がそれぞれ複数連結された
状態のリードフレームを形成する。このリードフレーム
加工時にステージ３とリード端子４との段差、或いは厚
いボンディング部、切欠き４ｃ等を形成している。
【００１３】次にリードフレームのステージ３上に銀ペ
ースト等を介在させて半導体素子１を搭載する。半導体
素子１の搭載後、凸部を設けたヒーターブロックを用い
て、一般的なワイヤーボンディングによって半導体素子
１の電極部２とリード端子４とを電気的に接続する。そ
の後、凸部及び凹部を備える所定形状のキャビティを有
する金型内に半導体素子１を搭載したリードフレームを
設置して、キャビティ内に樹脂を流し込むことにより、
半導体素子１を樹脂封止する。この時、リード端子４の
接触面４ａ，４ｂとなる部分にポリイミド等の耐熱性を
有するカバーテープを貼り付けておくことで樹脂の回り
込み及びリード変位を防止することができる。
【００１４】最後に、リードフレームの不要部を切断す
ると共に、リード端子４の曲げ加工を行って、図１
（ａ）に示す半導体装置を完成させる。尚、本実施例に
おいては、樹脂５の凸部５ａは半導体素子１の封止時に
形成したが、金型の形状を簡単なものにするため、別に
形成する樹脂を接着剤等を用いて後付けしても良い。
【００１５】また、凹部５ｂを深く形成してステージ３
を露出させることによって、搭載される半導体素子１の
放熱効果を向上させることができる。このような半導体
装置は、図１（ｂ）に示すように、まず基板６上の所定
位置にリード端子４の接触面４ａを接触させて、半田等
の導電材料７によって接続される。
【００１６】そして、基板６上の半導体装置における凸
部５ａと、別の半導体装置の凹部５ｂとを位置決めする
ことで、それぞれの半導体装置の接触面４ｂ，４ａを接
触させて、やはり半田等の導電材料７によって接続す
る。このように、上下方向に半導体装置を接続して、必
要な容量となるように複数の半導体装置を実装する。以
上のように、本実施例によれば、複数の半導体装置を積
層することが可能となり、実装面積を増やすことなく大
容量化を実現することができる。
【００１７】本実施例では、リード端子４が樹脂５の２
方向より導出されるＳＯＰ型の半導体装置で説明した
が、本発明は、樹脂の４方向より導出されるＱＦＰ型の
半導体装置にも当然適用できる。図２は本発明の第２実
施例を説明するための断面図であり、（ａ）は単体の状
態を、（ｂ）は複数個を積層した状態をそれぞれ示して
いる。
【００１８】本実施例の半導体装置は、樹脂１５内部で
金属板からなるステージ３上に半導体素子１が搭載さ
れ、この半導体素子１の電極部２とリードフレーム１４
とがワイヤーボンディングによって電気的に接続されて
いる。リード端子１４は、半導体素子１を封止する樹脂
１５の２方向或いは４方向から外部に導出しており、ワ
イヤーボンディング接続部面が上側に露出する接触面１
４ａとなり、この接触面１４ａから樹脂１５の外側面に
沿って歌側に曲げ加工され、下側の接触部１４ｂに連結
している。
【００１９】このようなリード端子１４はボンディング
部の上側及び下側に露出する部分を有することから、リ
ード保持力が低下し、特に曲げ加工時のストレスに弱く
なるが、第１実施例同様リード端子１４の曲げ部分に切
欠き１４ｃを設けているため、曲げ加工時のストレス緩
和及び曲げ精度の向上を図ることができる。一方、半導
体素子１を封止する樹脂１５は、その上面に凸部１５ａ
を、下面に凹部１５ｂを備えている。尚、凹部１５ｂは
リード端子１４の先端部と樹脂１５の下面によって形成
されている。これら凸部１５ａ，凹部１５ｂは同一形状
をしており、複数の半導体装置を積層する際の位置決め
及び固定力向上を図るものとなる。
【００２０】本実施例の半導体装置は、リードフレーム
形状或いは樹脂封止時に用いる金型の形状等は異なるも
のの、その製造方法は第１実施例と同様である。このよ
うな半導体装置は、図２（ｂ）に示すように、まず基板
６上の所定位置にリード端子１４の接触面１４ｂを接触
させて、半田等の導電材料７によって接続される。
【００２１】そして、基板６上の半導体装置における凸
部１５ａと、別の半導体装置の凹部１５ｂとを位置決め
することで、それぞれの半導体装置の接触面１４ａ，１
４ｂを接触させて、やはり半田等の導電材料７によって
接続する。このように上下方向に半導体装置を接続し
て、必要な容量となるように複数の半導体装置を実装す
る。
【００２２】本実施例においては、樹脂１５下部の凹部
１５ｂをリード端子１４の形状を利用して形成している
ため、樹脂１５そのもののは平坦に形成すればよく、樹
脂封止時に用いる金型形状も簡単にすることができる。
【００２３】
【効果】以上説明した本発明による半導体装置によれ
ば、リード端子形状を工夫することで上下にそれぞれ接
触面を有しており、上下に半導体装置を位置してそれぞ
れの接触面を接触させて電気的に接続することにより、
上下方向に複数の半導体装置を実装することが可能とな
っている。
【００２４】従って、実装面積を増やすことなく複数の
半導体装置を搭載できるため、大容量化を実現すること
ができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を説明するための半導体装
置断面図である。
【図２】本発明の第２実施例を説明するための半導体装
置断面図である。
【図３】従来の半導体装置断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 25/18

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子（１）がステージ（３）上に
    搭載され、該半導体素子（１）の複数の電極部（２）と
    少なくとも２方向より外部に導出されるリード端子
    （４）とが電気的に接続されると共に、樹脂（５）にて
    封止されてなる半導体装置において、 前記樹脂（５）の外部に導出されるリード端子（４）
    は、上側及び下側にそれぞれ露出する接触面（４ａ，４
    ｂ）を有し、前記半導体素子（１）の電極部（２）との
    接続部下面を樹脂（５）の下側に露出する接触面（４
    ａ）とし、この下側の接触面（４ａ）から上方に向かっ
    て曲げられることで上側に露出する接触面（４ｂ）が連
    続的に形成され、曲げられたリード端子の角部に切り欠
    きが設けられていることを特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置が複数個積み
    重ねられ、上下に重なりあうリード端子間を導電材料で
    接続し、前記切り欠きを前記導電材料で埋めるようにす
    ることを特徴とする半導体装置。
  3. 【請求項３】 半導体素子（１）がステージ（３）上に
    搭載され、該半導体素子（１）の複数の電極部（２）と
    少なくとも２方向より外部に導出されるリード端子
    （４）とが電気的に接続されると共に、樹脂（５）にて
    封止されてなる半導体装置において、 前記樹脂（５）の外部に導出されるリード端子（４）
    は、上側及び下側にそれぞれ露出する接触面（４ａ，４
    ｂ）を有し、前記半導体素子（１）の電極部（２）との
    接続部面を樹脂上側に露出する接触面（１４ａ）として
    おり、この上側の接触面（１４ａ）から下方に向かって
    曲げられることで下側に露出する接触面（１４ｂ）が連
    続的に形成されていることを特徴とする請求項１記載の
    半導体装置。
  4. 【請求項４】 前記半導体素子（１）を封止する樹脂
    （５，１５）の上下面には、それぞれ同一形状で位置決
    め用の凸部（５ａ，１５ａ）及び凹部（５ｂ，１５ｂ）
    が形成されていることを特徴とする請求項２，３記載の
    半導体装置。
  5. 【請求項５】 前記リード端子（４）の折曲げ部には切
    欠き（４ｃ）が設けられていることを特徴とす請求項１
    〜４記載の半導体装置。
JP28619394A 1994-11-21 1994-11-21 半導体装置 Expired - Lifetime JP3417095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28619394A JP3417095B2 (ja) 1994-11-21 1994-11-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28619394A JP3417095B2 (ja) 1994-11-21 1994-11-21 半導体装置

Publications (2)

Publication Number Publication Date
JPH08148635A true JPH08148635A (ja) 1996-06-07
JP3417095B2 JP3417095B2 (ja) 2003-06-16

Family

ID=17701167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28619394A Expired - Lifetime JP3417095B2 (ja) 1994-11-21 1994-11-21 半導体装置

Country Status (1)

Country Link
JP (1) JP3417095B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280597B1 (ko) * 1997-07-08 2001-02-01 아끼구사 나오유끼 반도체장치와반도체장치유닛및반도체장치유닛의제조방법
US6433418B1 (en) 1998-07-24 2002-08-13 Fujitsu Limited Apparatus for a vertically accumulable semiconductor device with external leads secured by a positioning mechanism
JP2007173606A (ja) * 2005-12-22 2007-07-05 Renesas Technology Corp 電子装置及びその製造方法
JP2009147268A (ja) * 2007-12-18 2009-07-02 Spansion Llc 半導体装置及びその製造方法
EP2176885A1 (en) * 2007-07-24 2010-04-21 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
JP2012033862A (ja) * 2010-07-09 2012-02-16 Denso Corp 半導体装置
WO2015140944A1 (ja) * 2014-03-19 2015-09-24 株式会社日立製作所 パワーモジュール
JP2016197677A (ja) * 2015-04-06 2016-11-24 三菱電機株式会社 パワー半導体装置および車載用回転電機の駆動装置
JP2020136354A (ja) * 2019-02-14 2020-08-31 株式会社東芝 スイッチング装置および電子機器

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280597B1 (ko) * 1997-07-08 2001-02-01 아끼구사 나오유끼 반도체장치와반도체장치유닛및반도체장치유닛의제조방법
DE19756941B4 (de) * 1997-07-08 2006-03-23 Fujitsu Ltd., Kawasaki Halbleitervorrichtung, Halbleitervorrichtungseinheit und Verfahren zum Herstellen der Halbleitervorrichtungseinheit
US6433418B1 (en) 1998-07-24 2002-08-13 Fujitsu Limited Apparatus for a vertically accumulable semiconductor device with external leads secured by a positioning mechanism
JP2007173606A (ja) * 2005-12-22 2007-07-05 Renesas Technology Corp 電子装置及びその製造方法
EP2176885A1 (en) * 2007-07-24 2010-04-21 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
US10396059B2 (en) 2007-07-24 2019-08-27 Micron Technology, Inc. Microelectronic die packages with metal leads, including metal leads for stacked die packages, and associated systems and methods
JP2009147268A (ja) * 2007-12-18 2009-07-02 Spansion Llc 半導体装置及びその製造方法
JP2012033862A (ja) * 2010-07-09 2012-02-16 Denso Corp 半導体装置
US8537551B2 (en) 2010-07-09 2013-09-17 Denso Corporation Semiconductor device including semiconductor packages stacked on one another
WO2015140944A1 (ja) * 2014-03-19 2015-09-24 株式会社日立製作所 パワーモジュール
JP2016197677A (ja) * 2015-04-06 2016-11-24 三菱電機株式会社 パワー半導体装置および車載用回転電機の駆動装置
JP2020136354A (ja) * 2019-02-14 2020-08-31 株式会社東芝 スイッチング装置および電子機器

Also Published As

Publication number Publication date
JP3417095B2 (ja) 2003-06-16

Similar Documents

Publication Publication Date Title
US4974057A (en) Semiconductor device package with circuit board and resin
US6175149B1 (en) Mounting multiple semiconductor dies in a package
US6343019B1 (en) Apparatus and method of stacking die on a substrate
US4796078A (en) Peripheral/area wire bonding technique
JP3007023B2 (ja) 半導体集積回路およびその製造方法
JP3420057B2 (ja) 樹脂封止型半導体装置
JP2001185651A (ja) 半導体装置およびその製造方法
EP0247775A2 (en) Semiconductor package with high density I/O lead connection
JP2953899B2 (ja) 半導体装置
JP3417095B2 (ja) 半導体装置
JPH09102561A (ja) 半導体パッケージ
JPH08148386A (ja) 固体電解コンデンサ及びその製造方法
EP0474224B1 (en) Semiconductor device comprising a plurality of semiconductor chips
JP3286196B2 (ja) 複数のｉｃチップを備えた密封型半導体装置の構造
JP3495566B2 (ja) 半導体装置
JPH03109760A (ja) 半導体装置
JPH0810746B2 (ja) メモリーモジュール
JP3182374B2 (ja) 半導体装置
JPH01210394A (ja) 集積回路装置
JP3013611B2 (ja) 半導体装置の製造方法
JP2587722Y2 (ja) 半導体装置
KR100566780B1 (ko) 적층형 멀티 칩 패키지 제조 방법 및 이를 이용한 적층형 멀티 칩 패키지
JPS6362335A (ja) 集積回路装置
JPS63307762A (ja) 半導体装置
JPH08330704A (ja) 電子装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080411

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090411

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100411

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110411

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120411

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130411

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140411

Year of fee payment: 11

EXPY Cancellation because of completion of term