JP2012033862A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2012033862A
JP2012033862A JP2011041854A JP2011041854A JP2012033862A JP 2012033862 A JP2012033862 A JP 2012033862A JP 2011041854 A JP2011041854 A JP 2011041854A JP 2011041854 A JP2011041854 A JP 2011041854A JP 2012033862 A JP2012033862 A JP 2012033862A
Authority
JP
Japan
Prior art keywords
semiconductor
electrode terminal
case
stacking direction
wall surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011041854A
Other languages
English (en)
Other versions
JP5206822B2 (ja
Inventor
Shigeo Ide
茂生 井手
Tomoo Iwade
知生 岩出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011041854A priority Critical patent/JP5206822B2/ja
Priority to US13/178,824 priority patent/US8537551B2/en
Priority to CN201110195686.0A priority patent/CN102315210B/zh
Publication of JP2012033862A publication Critical patent/JP2012033862A/ja
Application granted granted Critical
Publication of JP5206822B2 publication Critical patent/JP5206822B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体実装体が複数個積層して配置される半導体装置において、正極端子や負極端子が接合されるバスバーを不要にする。
【解決手段】正極端子２１を、ケース部１９における積層方向Ｘ端部まで延ばすことにより、半導体実装体１を積層した際には隣接する半導体実装体１における正極端子２１間が接触して電気的に接続される。
【選択図】図１

Description

本発明は、半導体素子と放熱用の金属体とが一体化された半導体実装体を冷媒により冷却する半導体装置に関し、さらに半導体実装体を複数個積層してなる半導体装置に関する。
従来の半導体装置は、半導体素子と、半導体素子と熱的に接続され半導体素子からの熱を伝達する金属体と、金属体の放熱面が露出するように半導体素子および金属体を包み込むように封止する封止部と、冷媒が流れる冷媒流路を形成するケース部とを有する半導体実装体を備えている。そして、冷媒流路中に半導体素子および金属体が配置されて、金属体の放熱面が冷媒により冷却されるようになっている。
また、半導体実装体が複数個積層して配置され、半導体素子に電気的に接続された主電流電極端子の一端がケース部の外部に突出し、複数個の主電流電極端子がバスバーに溶接により接合されている（例えば、特許文献１参照）。
特開２００６−１６５５３４号公報
しかしながら、従来の半導体装置は、複数個の主電流電極端子とバスバーとを溶接により接合するようにしているため、バスバーが必要で、しかも溶接点数が多いという問題があった。また、主電流電極端子とバスバーによる電流経路が長くなるため、インダクタンスが大きくなるという問題があった。
本発明は上記点に鑑みて、半導体実装体が複数個積層して配置される半導体装置において、主電流電極端子が接合されるバスバーを不要にすることを第１の目的とし、低インダクタンスを実現することを第２の目的とする。
上記目的を達成するため、請求項１に記載の発明では、半導体素子（１１、３０、３１）と、半導体素子に熱的に接続され半導体素子からの熱を伝達する金属体（１３、１４）と、冷媒が流れる冷媒流路（１８）を形成し冷媒流路中に半導体素子および金属体が配置されるケース部（１９）と、ケース部の外部に露出して半導体素子および電源に電気的に接続される主電流電極端子（２１）とを有する半導体実装体（１）を備え、半導体実装体が複数個積層して配置される半導体装置において、半導体実装体が積層された方向を積層方向（Ｘ）としたとき、主電流電極端子は、積層方向（Ｘ）に延びていてケース部の外形面に対向する面側がケース部内に埋め込まれており、主電流電極端子における積層方向（Ｘ）端部は、ケース部における積層方向端部のケース部壁面（１９１）まで延びており、半導体実装体が積層されたときに隣接する半導体実装体における主電流電極端子同士が接触するように構成されていることを特徴とする。
これによると、半導体実装体を積層することにより隣接する半導体実装体における主電流電極端子間が電気的に接続されるため、主電流電極端子が接合されるバスバーを不要にすることができる。
また、主電流電極端子同士の接触部の溶接を廃止することもできる。或いは、主電流電極端子同士の接触部を溶接にて接合する場合であっても、溶接点数が少なくなる。
さらに、主電流電極端子はケース部の外形面に対向する面側がケース部内に埋め込まれているため、バスバーが不要であることと相俟って、電流経路が短くなり、低インダクタンスを実現することができる。
請求項２に記載の発明では、請求項１に記載の半導体装置において、主電流電極端子（２１）における積層方向（Ｘ）端部の端子壁面（２１１）は、ケース部壁面（１９１）よりも積層方向に突出していることを特徴とする。
これによると、半導体実装体を積層した際に、主電流電極端子同士を確実に接触させることができる。
請求項３に記載の発明では、請求項１に記載の半導体装置において、端子壁面（２１１）は、ケース部壁面（１９１）と面一であることを特徴とする。
これによると、半導体実装体を積層した際に、隣接する半導体実装体におけるケース部壁面間に隙間が発生しないようにすることができる。
請求項４に記載の発明では、請求項１ないし３のいずれか１つに記載の半導体装置において、主電流電極端子（２１）のうち、隣接する半導体実装体（１）におけるケース部壁面（１９１）間に配置される部位は、ケース部壁面（１９１）に埋め込まれていることを特徴とする。
これによると、端子壁面のケース部壁面からの突出量を小さくして、隣接する半導体実装体におけるケース部壁面間の隙間を小さくしたり、或いは、端子壁面をケース部壁面と面一にして、隣接する半導体実装体におけるケース部壁面間に隙間が発生しないようにすることができる。
請求項５に記載の発明では、請求項１ないし４のいずれか１つに記載の半導体装置において、主電流電極端子における積層方向（Ｘ）端部に、積層方向（Ｘ）に弾性変形可能な可撓片（２１３）を備えることを特徴とする。
これによると、ケースの積層方向寸法および主電流電極端子の積層方向寸法のバラツキを可撓片の弾性変形によって吸収することができる。したがって、半導体実装体を積層した際に主電流電極端子同士を確実に接触させることができると共に、半導体実装体を積層した際に隣接する半導体実装体におけるケース部壁面間に隙間が発生しないようにして冷媒流路のシール性を確保することができる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
第１実施形態に係る半導体装置の分解斜視図である。 図１の半導体実装体の斜視図である。 （ａ）は図２のＡ−Ａ線に沿う断面図、（ｂ）は（ａ）のＢ部を拡大して示す断面図である。 図２のＣ−Ｃ線に沿う断面図である。 図４のＥ−Ｅ線に沿う断面図である。 図１の半導体実装体のＤ矢視図である。 第１実施形態の変形例としての半導体装置の要部を示す断面図である。 第２実施形態に係る半導体装置の要部を示す断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１は本発明の第１実施形態に係る半導体装置の分解斜視図、図２は図１の半導体実装体の斜視図、図３（ａ）は図２のＡ−Ａ線に沿う断面図、図３（ｂ）は図３（ａ）のＢ部を拡大して示す断面図、図４は図２のＣ−Ｃ線に沿う断面図、図５は図４のＥ−Ｅ線に沿う断面図、図６は図１の半導体実装体のＤ矢視図である。
本実施形態の半導体装置は、上アーム（ハイサイド側素子）用の１つの半導体パワー素子を封止部にて封止した１ｉｎ１構造の半導体実装体を用いた半導体装置である。
図１に示すように、半導体装置は、半導体実装体１が複数個積層され、これらの半導体実装体１の一端側に第１蓋材８が配置され、これらの半導体実装体１の他端側に第２蓋材９が配置されて、図示しない多数のボルトによってそれらが締結されている。以下、本明細書では、半導体実装体１が積層された方向を、積層方向Ｘという。
図２〜図６に示すように、半導体実装体１は、半導体パワー素子としてのＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）からなる主半導体チップ３０と、ＦＷＤ（フリーホイールダイオード）からなる副半導体チップ３１と、金属体としての下側ヒートシンク１３と、金属体としての上側ヒートシンク１４と、これらの間に介在する各はんだ１５ａ、１５ｂ、１６ａ、１６ｂと、半導体チップ３０、３１およびヒートシンク１３、１４を封止する樹脂製の封止部１７と、冷媒（空気、水、油などの流体）が流れる冷媒流路１８を形成する樹脂製のケース部１９と、ヒートシンク１３、１４の表面に設けられた絶縁層２０と、２つの正極端子２１と、１つの出力端子２３と、制御端子２４とを備えている。
ケース部１９は、四角筒状であり、積層方向Ｘに沿って見たときにケース部１９の外形は横長の長方形になっている。以下、本明細書では、積層方向Ｘに対して垂直で、且つ図２においてケース部１９の上下の外形面と平行な方向を、幅方向Ｙという。また、積層方向Ｘに対して垂直で、且つ図２においてケース部１９の左右の外形面と平行な方向を、高さ方向Ｚという。
主半導体チップ３０と副半導体チップ３１は幅方向Ｙに並べて配置されており、これらの半導体チップ３０、３１の周囲部分およびヒートシンク１３、１４の隙間に樹脂が充填されて封止部１７が形成されている。そして、封止部１７にて一体化された半導体チップ３０、３１およびヒートシンク１３、１４は、略直方体になっており、冷媒流路１８中に配置された状態でケース部１９に収容されている。また、封止部１７とケース部１９は、エポキシ樹脂等のモールド材料を用いて、モールド成型によって一体に形成されている。
主半導体チップ３０の裏面（図３（ａ）中の下面）と下側ヒートシンク１３の上面との間は、下側第１はんだ１５ａによって接合され、主半導体チップ３０の表面（図３（ａ）中の上面）と上側ヒートシンク１４の下面との間は、上側第１はんだ１６ａによって接合されている。これにより、下側ヒートシンク１３および上側ヒートシンク１４は、主半導体チップ３０と熱的に接続されて主半導体チップ３０からの熱を伝達する。
副半導体チップ３１の裏面（図３（ａ）中の下面）と下側ヒートシンク１３の上面との間は、下側第２はんだ１５ｂによって接合され、副半導体チップ３１の表面（図３（ａ）中の上面）と上側ヒートシンク１４の下面との間は、上側第２はんだ１６ｂによって接合されている。これにより、下側ヒートシンク１３および上側ヒートシンク１４は、副半導体チップ３１と熱的に接続されて副半導体チップ３１からの熱を伝達する。
主半導体チップ３０および副半導体チップ３１には、図示しない電極が形成されている。そして、各半導体チップ３０、３１の電極は、下側第１はんだ１５ａおよび下側第２はんだ１５ｂを介して下側ヒートシンク１３に電気的に接続されている。
下側ヒートシンク１３においては、図３（ａ）中の下面が放熱面として構成され、上側ヒートシンク１４においては、図３（ａ）中の上面が放熱面として構成されている。そして、それらの放熱面は、封止部１７から露出していて、冷媒流路１８を流れる冷媒と接触するようになっている。
これにより、主半導体チップ３０の表面では、上側第１はんだ１６ａから上側ヒートシンク１４を介して放熱が行われ、主半導体チップ３０の裏面では、下側第１はんだ１５ａから下側ヒートシンク１３を介して放熱が行われる。
また、副半導体チップ３１の表面では、上側第２はんだ１６ｂから上側ヒートシンク１４を介して放熱が行われ、副半導体チップ３１の裏面では、下側第２はんだ１５ｂから下側ヒートシンク１３を介して放熱が行われる。
なお、下側ヒートシンク１３および上側ヒートシンク１４は、たとえば、銅合金もしくはアルミ合金等の熱伝導性および電気伝導性の良い金属で構成されている。また、下側ヒートシンク１３および上側ヒートシンク１４は、たとえば、全体としてほぼ長方形状の板材とすることができる。
そして、上側ヒートシンク１４の放熱面に絶縁層２０が設けられ（図３（ｂ）参照）、また、図示しないが下側ヒートシンク１３の放熱面にも同様に絶縁層が設けられ、各ヒートシンク１３、１４の放熱面は、各半導体チップ３０、３１と電気的に絶縁されている。したがって、冷媒が水などの導電性を有するものであっても、半導体チップ３０、３１による回路を適切に構成することができる。
ここで、本実施形態の半導体装置は、例えば直流電源に基づいて電気負荷である三相モータを交流駆動するためのインバータとして用いられるもので、直列接続した上下アームが三相分並列接続された構成とされ、主半導体チップ３０と副半導体チップ３１はインバータの各相の上アームを構成する。
そして、主電流電極端子としての正極端子２１は、銅合金等の電気伝導性の良い金属にて構成され、積層方向Ｘに延びる直方体のブロックになっており、一部がケース部１９の外部に露出している。より詳細には、正極端子２１は、ケース部１９の外形面のうち出力端子２３が配置されている面と共通の面に配置されている。そして、正極端子２１は、ケース部１９の外形面（図２、図５においてケース部１９の下面）に対向する面側がケース部１９内に埋め込まれており、ケース部１９の外形面に対向しない面側がケース部１９の外形面から突出している。また、正極端子２１は、ケース部１９の外形面に対向する面側が下側ヒートシンク１３に溶接またははんだにて接合されて、主半導体チップ３０のコレクタに電気的に接続されている。
さらに、正極端子２１における積層方向Ｘ端部の壁面である正極端子壁面２１１は、ケース部１９における積層方向Ｘ端部の壁面であるケース部壁面１９１まで延びている。より詳細には、正極端子壁面２１１とケース部壁面１９１は面一であり、換言すると、正極端子壁面２１１とケース部壁面１９１は、同じ平面上にあって両者間に段差がない状態になっている。
なお、正極端子２１は、本実施形態では１つの半導体実装体１に２つ設けたが、１つの半導体実装体１に１つ設けてもよい。
出力端子２３は、銅合金等の電気伝導性の良い金属にて構成された板材よりなり、ケース部１９の外部に露出して、図示しない三相モータに電気的に接続されるようになっている。また、出力端子２３は、ケース部１９の外形面のうち正極端子２１が配置されている面と共通の面に配置され、正極端子２１とともに幅方向Ｙに沿って配置され、且つ、２つの正極端子２１間に配置されている。さらに、出力端子２３は、高さ方向Ｚに延びている。さらにまた、出力端子２３は、上側ヒートシンク１４に溶接またははんだにて接合されて、主半導体チップ３１のエミッタに電気的に接続されている。
制御端子２４は、半導体チップ３０、３１の周囲に設けられたリードフレーム等からなるもので、その先端部がケース部１９の外部に突出している。より詳細には、制御端子２４は、ケース部１９の外形面のうち正極端子２１等が配置されている面とは異なる面から突出し、高さ方向Ｚに延びている。
この制御端子２４の先端部には、たとえば外部の制御回路基板などが電気的に接続されるようになっており、それによって半導体装置と当該制御回路基板とが電気的に接続されるものである。この制御端子２４は、半導体チップ３０、３１の表面に設けられている信号電極（たとえばゲート電極）などと導通する端子や基準端子となるものである。そして、図示しないが、この制御端子２４と半導体チップ３０、３１とはボンディングワイヤなどによって結線され、電気的に接続されている。
図１に示すように、第１蓋材８は、略直方体の樹脂製の板であり、積層された半導体実装体１の一端側を塞ぐものである。第１蓋材８は、冷媒の入口となる入口パイプ８１、および冷媒の出口となる出口パイプ８２を備え、入口パイプ８１および出口パイプ８２は、半導体実装体１の冷媒流路１８に連通している。また、第１蓋材８には、ボルトを通す貫通穴８３が形成されている。
さらに、第１蓋材８には、銅合金等の電気伝導性の良い金属にて構成された２つの正極中継端子８４が設けられている。正極中継端子８４は、半導体実装体１と一体化された際に正極端子２１と接触するように構成されており、また、直流電源の正極に電気的に接続される。
なお、第１蓋材８は金属などの導電材にて構成してもよい。その場合は、第１蓋材８と正極中継端子８４との間は、例えば絶縁材を介在させて絶縁する。
第２蓋材９は、略直方体の樹脂製の板であり、積層された半導体実装体１の他端側を塞ぐものである。第２蓋材９には、ボルトが螺合される雌ねじ９１が形成されている。なお、正極中継端子８４は、第２蓋材９に設けてもよい。
そして、半導体実装体１を積層し、それらの両側に第１蓋材８および第２蓋材９を配置した後に、第１蓋材８の貫通穴８３にボルトを通し、ボルトを第２蓋材９の雌ねじ９１に螺合させることにより、複数の半導体実装体１、第１蓋材８、および第２蓋材９が締結される。
なお、隣接する半導体実装体１間、半導体実装体１と第１蓋材８間、および半導体実装体１と第２蓋材９間の気密性は、図示しないＯリングまたは接着剤によって保たれるようになっている。なお、Ｏリングにてシールする場合は、半導体実装体１、第１蓋材８、および第２蓋材９を締結するボルトの軸力によって、Ｏリングが加圧される。
このように、半導体実装体１、第１蓋材８、および第２蓋材９が積層して締結された状態では、隣接する半導体実装体１の正極端子２１同士が正極端子壁面２１１において接触して電気的に接続される。
また、半導体実装体１、第１蓋材８、および第２蓋材９が積層して締結された状態では、第１蓋材８と隣接する半導体実装体１の正極端子２１は、第１蓋材８の正極中継端子８４に接触して電気的に接続される。
なお、正極端子２１同士の接触部、および正極端子２１と正極中継端子８４との接触部は、両者間の電気的な接続をより確実にするために、溶接やはんだにて接合したり、或いは、導電性フィルムを介在させてもよい。
また、それらの接触部を溶接やはんだにて接合する場合は、正極端子壁面２１１とケース部壁面１９１とは面一でなくてもよい。すなわち、正極端子壁面２１１がケース部壁面１９１よりも積層方向Ｘに凹んでいてもよい。
さらに、正極端子壁面２１１をケース部壁面１９１よりも積層方向Ｘに突出させてもよく、これにより、半導体実装体１等を積層した際に、正極端子２１同士の接触部、および正極端子２１と正極中継端子８４との接触部において、接触状態を確実なものにして、両者間の電気的な接続をより確実にすることができる。
以上の説明から明らかなように、本実施形態の半導体装置によると、半導体実装体１を積層することにより隣接する半導体実装体１における正極端子２１間が電気的に接続されるため、正極端子２１が接合されるバスバーを不要にすることができる。
また、正極端子２１同士の接触部の溶接を廃止することもできる。或いは、その接触部を溶接にて接合する場合であっても、溶接点数が少なくなる。
さらに、正極端子壁面２１１とケース部壁面１９１とを面一にしているため、半導体実装体１を積層した際に、隣接する半導体実装体１におけるケース部壁面１９１間に隙間が発生しない。
さらにまた、正極端子２１はケース部１９の外形面に対向する面側がケース部１９内に埋め込まれているため、バスバーが不要であることと相俟って、電流経路が短くなり、低インダクタンスを実現することができる。
［変形例］
図７は本第１実施形態の変形例としての半導体装置の要部を示す断面図である。
本実施形態においては、正極端子２１は直方体のブロックを用いたが、図７に示すように、導電性金属よりなる板材を断面コ字状に成形した正極端子２１を用いてもよい。
この場合、正極端子２１のうち、隣接する半導体実装体１におけるケース部壁面１９１間に配置される部位、換言すると、正極端子２１における積層方向Ｘ両端の折り曲げ片部２１２は、ケース部壁面１９１に埋め込まれている。このように、折り曲げ片部２１２をケース部壁面１９１に埋設することにより、正極端子壁面２１１のケース部壁面１９１からの突出量を小さくして、隣接する半導体実装体１におけるケース部壁面１９１間の隙間を小さくしたり、或いは、正極端子壁面２１１をケース部壁面１９１と面一にして、隣接する半導体実装体１におけるケース部壁面１９１間に隙間が発生しないようにすることができる。
なお、本実施形態では上アーム用の半導体装置について説明したが、下アーム（ローサイド側素子）用の半導体装置も同様の構成を採用することができる。
（第２実施形態）
本発明の第２実施形態について説明する。図８（ａ）は第２実施形態に係る半導体装置における半導体実装体を積層する前の状態を示す要部の断面図、図８（ｂ）は第２実施形態に係る半導体装置における半導体実装体を積層した後の状態を示す要部の断面図である。以下、第１実施形態と異なる部分についてのみ説明する。
図８（ａ）に示すように、本実施形態の正極端子２１は、銅合金等の電気伝導性の良い金属製板材よりなり、積層方向Ｘ両端部を折り曲げて、積層方向Ｘ両端部に、積層方向Ｘに弾性変形可能な可撓片２１３が形成されている。
ここで、この可撓片２１３の自由状態における積層方向Ｘの長さのうち、可撓片２１３の先端部の長さをＬ１、可撓片２１３の基端部の長さをＬ２とし、半導体実装体１におけるケース部壁面１９１間の長さをＬ３とすると、Ｌ１＞Ｌ３、Ｌ２≦Ｌ３、に設定されている。
図８（ｂ）に示すように、半導体実装体１が複数個積層され、これらの半導体実装体１が蓋材８、９（図１参照）と共にボルトによって締結された状態では、可撓片２１３が弾性変形して、隣接する半導体実装体１の正極端子２１同士が正極端子壁面２１１において接触すると共に、隣接する半導体実装体１のケース部壁面１９１同士が密着する。
本実施形態によると、可撓片２１３の自由状態における積層方向Ｘ長さＬ１、Ｌ２や、半導体実装体１におけるケース部壁面１９１間の長さＬ３のバラツキを可撓片２１３の弾性変形によって吸収することができる。したがって、半導体実装体１を積層した際に正極端子２１同士を確実に接触させることができると共に、半導体実装体１を積層した際に隣接する半導体実装体１におけるケース部壁面１９１間に隙間が発生しないようにして冷媒流路１８（図１参照）のシール性を確保することができる。
（他の実施形態）
上記各実施形態は、実施可能な範囲で任意に組み合わせが可能である。
１ 半導体実装体
１１ 半導体素子
１３ ヒートシンク（金属体）
１４ ヒートシンク（金属体）
１８ 冷媒流路
１９ ケース部
２１ 正極端子（主電流電極端子）
３０ 半導体素子
３１ 半導体素子
１９１ ケース部壁面

Claims (5)

  1. 半導体素子（１１、３０、３１）と、前記半導体素子に熱的に接続され前記半導体素子からの熱を伝達する金属体（１３、１４）と、冷媒が流れる冷媒流路（１８）を形成し前記冷媒流路中に前記半導体素子および前記金属体が配置されるケース部（１９）と、前記ケース部の外部に露出して前記半導体素子および電源に電気的に接続される主電流電極端子（２１）とを有する半導体実装体（１）を備え、前記半導体実装体が複数個積層して配置される半導体装置において、
    前記半導体実装体が積層された方向を積層方向（Ｘ）としたとき、
    前記主電流電極端子は、前記積層方向（Ｘ）に延びていて前記ケース部の外形面に対向する面側が前記ケース部内に埋め込まれており、
    前記主電流電極端子における前記積層方向（Ｘ）端部は、前記ケース部における前記積層方向端部のケース部壁面（１９１）まで延びており、前記半導体実装体が積層されたときに隣接する前記半導体実装体における前記主電流電極端子同士が接触するように構成されていることを特徴とする半導体装置。
  2. 前記主電流電極端子（２１）における前記積層方向（Ｘ）端部の端子壁面（２１１）は、前記ケース部壁面（１９１）よりも前記積層方向に突出していることを特徴とする請求項１に記載の半導体装置。
  3. 前記端子壁面（２１１）は、前記ケース部壁面（１９１）と面一であることを特徴とする請求項１に記載の半導体装置。
  4. 前記主電流電極端子（２１）のうち、隣接する前記半導体実装体（１）における前記ケース部壁面（１９１）間に配置される部位は、前記ケース部壁面（１９１）に埋め込まれていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。
  5. 前記主電流電極端子における前記積層方向（Ｘ）端部に、前記積層方向（Ｘ）に弾性変形可能な可撓片（２１３）を備えることを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置。
JP2011041854A 2010-07-09 2011-02-28 半導体装置 Expired - Fee Related JP5206822B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011041854A JP5206822B2 (ja) 2010-07-09 2011-02-28 半導体装置
US13/178,824 US8537551B2 (en) 2010-07-09 2011-07-08 Semiconductor device including semiconductor packages stacked on one another
CN201110195686.0A CN102315210B (zh) 2010-07-09 2011-07-08 包括相互层叠的半导体封装体的半导体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010157085 2010-07-09
JP2010157085 2010-07-09
JP2011041854A JP5206822B2 (ja) 2010-07-09 2011-02-28 半導体装置

Publications (2)

Publication Number Publication Date
JP2012033862A true JP2012033862A (ja) 2012-02-16
JP5206822B2 JP5206822B2 (ja) 2013-06-12

Family

ID=45428215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011041854A Expired - Fee Related JP5206822B2 (ja) 2010-07-09 2011-02-28 半導体装置

Country Status (3)

Country Link
US (1) US8537551B2 (ja)
JP (1) JP5206822B2 (ja)
CN (1) CN102315210B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210147514A (ko) * 2020-05-29 2021-12-07 효성중공업 주식회사 직접 접촉식 방열 장치

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI20116054L (fi) * 2011-10-26 2013-04-27 John Deere Forestry Oy Menetelmä energiansyötön järjestämiseksi ja energiansyöttölaite
US9236324B2 (en) * 2011-12-26 2016-01-12 Mitsubishi Electric Corporation Electric power semiconductor device and method for producing same
JP5655846B2 (ja) * 2012-12-04 2015-01-21 株式会社デンソー 電力変換装置
EP2887787A3 (en) * 2013-12-13 2015-08-19 Hitachi, Ltd. Cooling structure for heating element and power converter
JP6187448B2 (ja) * 2014-12-24 2017-08-30 トヨタ自動車株式会社 積層ユニット
US10000126B2 (en) * 2015-04-15 2018-06-19 Ford Global Technologies, Llc Power-module assembly and method
US9848519B2 (en) * 2015-04-15 2017-12-19 Ford Global Technologies, Llc Power module assembly and manifold
US9781866B2 (en) * 2015-04-15 2017-10-03 Ford Global Technologies, Llc Vehicle power module assemblies and manifolds
US10123465B2 (en) * 2015-04-15 2018-11-06 Ford Global Technologies, Llc Power-module assembly
US9919608B2 (en) * 2015-04-15 2018-03-20 Ford Global Technologies, Llc Power-module assembly for a vehicle
US9941234B2 (en) 2015-05-28 2018-04-10 Ut-Battelle, Llc Integrated packaging of multiple double sided cooling planar bond power modules
US10037977B2 (en) * 2015-08-19 2018-07-31 Ford Global Technologies, Llc Power electronics system
EP3206468B1 (de) * 2016-02-15 2018-12-26 Siemens Aktiengesellschaft Umrichter mit gleichspannungszwischenkreis
KR102635843B1 (ko) * 2016-02-26 2024-02-15 삼성전자주식회사 반도체 장치
US9961808B2 (en) * 2016-03-09 2018-05-01 Ford Global Technologies, Llc Power electronics system
US10017073B2 (en) 2016-03-09 2018-07-10 Ford Global Technologies, Llc Coolant channels for power module assemblies
US9950628B2 (en) 2016-03-09 2018-04-24 Ford Global Technologies, Llc Power-module assembly with dummy module
US9955613B2 (en) * 2016-09-13 2018-04-24 Denso International America, Inc. Cooler and power electronic module having the same
JP6859860B2 (ja) * 2017-06-13 2021-04-14 株式会社デンソー 電力変換装置、及びその製造方法
US11317546B2 (en) * 2018-06-26 2022-04-26 Ford Global Technologies, Llc Vehicle power module assembly
CN112997308B (zh) * 2018-11-12 2023-10-31 三菱电机株式会社 半导体装置及半导体装置的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179045U (ja) * 1984-05-09 1985-11-28 日本電気株式会社 チツプキヤリア型素子
JPH08148635A (ja) * 1994-11-21 1996-06-07 Fujitsu Ltd 半導体装置
JP2003110397A (ja) * 2001-09-26 2003-04-11 Murata Mfg Co Ltd 表面実装型電子部品
JP2006165534A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置
JP2007258458A (ja) * 2006-03-23 2007-10-04 Toyota Motor Corp 冷却器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI88671C (fi) 1984-02-01 1993-06-28 Orion Yhtymae Oy Roentgenfotograferingsanordning foer taenderna och hakorna
JPH04225310A (ja) 1990-12-27 1992-08-14 Toomee:Kk レーザ光切替装置
JPH04284661A (ja) 1991-03-13 1992-10-09 Toshiba Corp 半導体装置
US5579207A (en) 1994-10-20 1996-11-26 Hughes Electronics Three-dimensional integrated circuit stacking
JP4163360B2 (ja) * 2000-02-21 2008-10-08 三菱電機株式会社 パワーモジュール
US6977187B2 (en) * 2002-06-19 2005-12-20 Foster-Miller, Inc. Chip package sealing method
US7245493B2 (en) * 2003-08-06 2007-07-17 Denso Corporation Cooler for cooling electric part
WO2005020276A2 (ja) * 2003-08-21 2005-03-03 Denso Corporation 電力変換装置及び半導体装置の実装構造
JP2005332863A (ja) * 2004-05-18 2005-12-02 Denso Corp パワースタック
US8125781B2 (en) 2004-11-11 2012-02-28 Denso Corporation Semiconductor device
DK1815514T3 (da) * 2004-11-24 2008-08-25 Danfoss Silicon Power Gmbh Et flowfordelingsmodul og en stabel flowfordelingsmoduler
JP4300316B2 (ja) 2005-02-15 2009-07-22 独立行政法人産業技術総合研究所 積層型集積回路装置
DE102005048492B4 (de) * 2005-10-07 2009-06-04 Curamik Electronics Gmbh Elektrisches Modul
US7508067B2 (en) * 2005-10-13 2009-03-24 Denso Corporation Semiconductor insulation structure
US7965508B2 (en) * 2007-03-27 2011-06-21 Denso Corporation Cooling device for electronic component and power converter equipped with the same
JP4748173B2 (ja) * 2008-03-04 2011-08-17 株式会社デンソー 半導体モジュール及びその製造方法
JP5627499B2 (ja) * 2010-03-30 2014-11-19 株式会社デンソー 半導体モジュールを備えた半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179045U (ja) * 1984-05-09 1985-11-28 日本電気株式会社 チツプキヤリア型素子
JPH08148635A (ja) * 1994-11-21 1996-06-07 Fujitsu Ltd 半導体装置
JP2003110397A (ja) * 2001-09-26 2003-04-11 Murata Mfg Co Ltd 表面実装型電子部品
JP2006165534A (ja) * 2004-11-11 2006-06-22 Denso Corp 半導体装置
JP2007258458A (ja) * 2006-03-23 2007-10-04 Toyota Motor Corp 冷却器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210147514A (ko) * 2020-05-29 2021-12-07 효성중공업 주식회사 직접 접촉식 방열 장치
KR102346767B1 (ko) 2020-05-29 2022-01-04 효성중공업 주식회사 직접 접촉식 방열 장치

Also Published As

Publication number Publication date
US8537551B2 (en) 2013-09-17
CN102315210A (zh) 2012-01-11
JP5206822B2 (ja) 2013-06-12
CN102315210B (zh) 2014-03-12
US20120008282A1 (en) 2012-01-12

Similar Documents

Publication Publication Date Title
JP5206822B2 (ja) 半導体装置
KR101748639B1 (ko) 전력 변환 장치
JP6263311B2 (ja) 電力変換装置
JP2007035670A (ja) 半導体装置
JP5217884B2 (ja) 半導体装置
JP2000164800A (ja) 半導体モジュール
JP6591556B2 (ja) 電力変換装置
JP5659938B2 (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2020072106A (ja) 半導体装置
WO2005119896A1 (ja) インバータ装置
JP6421055B2 (ja) 電力変換装置
WO2010090326A1 (ja) 半導体装置の冷却構造及びその冷却構造を備えた電力変換装置
WO2020105463A1 (ja) 半導体モジュール、電力変換装置および半導体モジュールの製造方法
JP2004040899A (ja) 半導体モジュール及び電力変換装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP2009164647A (ja) 半導体装置
WO2018142864A1 (ja) 半導体モジュール、電気自動車およびパワーコントロールユニット
CN111587528A (zh) 功率半导体装置
JP5100674B2 (ja) インバータ装置
WO2019142543A1 (ja) パワー半導体装置
JP5621812B2 (ja) 半導体装置
JP2016101071A (ja) 半導体装置
JP2013098343A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5206822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees