JPH0813064B2 - 緊急制御回路 - Google Patents
緊急制御回路Info
- Publication number
- JPH0813064B2 JPH0813064B2 JP62010061A JP1006187A JPH0813064B2 JP H0813064 B2 JPH0813064 B2 JP H0813064B2 JP 62010061 A JP62010061 A JP 62010061A JP 1006187 A JP1006187 A JP 1006187A JP H0813064 B2 JPH0813064 B2 JP H0813064B2
- Authority
- JP
- Japan
- Prior art keywords
- control circuit
- emergency control
- state
- automatic exchange
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、冗長構成を有し蓄積プログラム制御で動作
する自動交換機の緊急制御回路の改良に関するものであ
る。
する自動交換機の緊急制御回路の改良に関するものであ
る。
（従来の技術） 従来、このような分野の技術としては、日本電信電話
公社編「D70形自動交換機（II）ハードウェア（２）」
（電気通信共済会発行、P41〜44）に記載されたものが
ある。以下、これに沿って説明する。
公社編「D70形自動交換機（II）ハードウェア（２）」
（電気通信共済会発行、P41〜44）に記載されたものが
ある。以下、これに沿って説明する。
第２図は、二重化冗長構成を有し蓄積プログラム制御
で動作する自動交換機の一例を示すもので、図中、CC0,
CC1は中央処理装置、MM0,MM1はメインメモリ、FM0,FM1
はファイルメモリ、IO0,IO1は入出力装置、EMAは緊急制
御回路、PR0,PR1は前記各装置を接続する双方向のプロ
セッサバスである。なお、各符号の最後に付された
「０」および「１」の番号は二重化された２つの系のう
ちのいずれであるかを示すものである。
で動作する自動交換機の一例を示すもので、図中、CC0,
CC1は中央処理装置、MM0,MM1はメインメモリ、FM0,FM1
はファイルメモリ、IO0,IO1は入出力装置、EMAは緊急制
御回路、PR0,PR1は前記各装置を接続する双方向のプロ
セッサバスである。なお、各符号の最後に付された
「０」および「１」の番号は二重化された２つの系のう
ちのいずれであるかを示すものである。
第３図は、緊急制御回路EMAの詳細構成を示すもの
で、CINFは中央処理装置よりの障害信号を受信するプロ
セッサインタフェース、TIMはタイミング作成回路、ES
は障害発生の後、自動交換機を再起動する際の各装置の
接続構成の状態（EMAステート）を表示するカウンタ、C
TLは前記各回路よりの信号に基づいて自動交換機内の各
装置を制御する信号を作成・送出する制御回路である。
該緊急制御回路EMAは、前記文献に記載されているよう
にプログラムで対処不可能な障害が発生した場合、ハー
ド的にこれを検出し、強制的に自動交換機の各装置を初
期状態に戻し、再起動させるためのものであり、その処
理の流れを第４図に示す。
で、CINFは中央処理装置よりの障害信号を受信するプロ
セッサインタフェース、TIMはタイミング作成回路、ES
は障害発生の後、自動交換機を再起動する際の各装置の
接続構成の状態（EMAステート）を表示するカウンタ、C
TLは前記各回路よりの信号に基づいて自動交換機内の各
装置を制御する信号を作成・送出する制御回路である。
該緊急制御回路EMAは、前記文献に記載されているよう
にプログラムで対処不可能な障害が発生した場合、ハー
ド的にこれを検出し、強制的に自動交換機の各装置を初
期状態に戻し、再起動させるためのものであり、その処
理の流れを第４図に示す。
前記自動交換機において、中央処理装置CC0,メインメ
モリMM0,ファイルメモリFM1および入出力装置IO1で運用
中、プログラムで対処不可能な障害が発生したとする。
モリMM0,ファイルメモリFM1および入出力装置IO1で運用
中、プログラムで対処不可能な障害が発生したとする。
この時、緊急制御回路EMAは中央処理装置CC0よりプロ
セッサインタフェースCINFを介して障害信号を受信する
と（ステップS1）、動作を開始し（ステップS2）、EMA
ステートをカウンタESに設定し（ステップS3）、さらに
次の障害発生時のために該カウンタESを１カウントアッ
プする。
セッサインタフェースCINFを介して障害信号を受信する
と（ステップS1）、動作を開始し（ステップS2）、EMA
ステートをカウンタESに設定し（ステップS3）、さらに
次の障害発生時のために該カウンタESを１カウントアッ
プする。
なお、カウンタESに表示されるEMAステートは、一般
に「０」〜「３」までの４通りであり、初期状態では通
常「０」となっている。各EMAステートに対応する各装
置の接続構成は、例えば「0;CC0−MM0−FM0」、「1;CC0
−MM1−FM0」、「2;CC1−MM0−FM1」、「3;CC1−MM1−F
M1」である。
に「０」〜「３」までの４通りであり、初期状態では通
常「０」となっている。各EMAステートに対応する各装
置の接続構成は、例えば「0;CC0−MM0−FM0」、「1;CC0
−MM1−FM0」、「2;CC1−MM0−FM1」、「3;CC1−MM1−F
M1」である。
EMAステート、ここでは「０」の設定後、制御回路CTL
は使用が決められた中央処理装置CC0,メインメモリMM0,
ファイルメモリFM0に対して初期設定信号を送出し（ス
テップS4）、ファイルメモリFM0に収納されている緊急
制御プログラムをメインメモリMM0に引上げ（ステップS
5）、さらに中央処理装置CC0を起動する（ステップS
6）。これらの動作により、自動交換機は正常な運用状
態に復帰することができる。
は使用が決められた中央処理装置CC0,メインメモリMM0,
ファイルメモリFM0に対して初期設定信号を送出し（ス
テップS4）、ファイルメモリFM0に収納されている緊急
制御プログラムをメインメモリMM0に引上げ（ステップS
5）、さらに中央処理装置CC0を起動する（ステップS
6）。これらの動作により、自動交換機は正常な運用状
態に復帰することができる。
一方、前記緊急制御プログラムで動作した際、前記接
続構成において正常な運用状態に戻らない場合、動作中
の中央処理装置CC0より障害信号が再度発生し、これが
緊急制御回路EMAに送出され、前記動作が繰返される。
この時、EMAステートは「１」に更新されているため、
各装置の接続構成は前述した場合と異なる。
続構成において正常な運用状態に戻らない場合、動作中
の中央処理装置CC0より障害信号が再度発生し、これが
緊急制御回路EMAに送出され、前記動作が繰返される。
この時、EMAステートは「１」に更新されているため、
各装置の接続構成は前述した場合と異なる。
以下、正常な運用状態が得られるまで、EMAステート
を順次「１」→「２」→「３」→「０」→「１」……と
更新しながら、前述した動作が繰返される。
を順次「１」→「２」→「３」→「０」→「１」……と
更新しながら、前述した動作が繰返される。
（発明が解決しようとする問題点） しかしながら前記構成では障害が発生した場合、一度
の緊急制御回路EMAの動作で正常な運用状態に復帰しな
い時、二度もしくはそれ以上前述した復旧動作を繰返す
ことになり、正常な運用状態に復帰するまで非常に長い
時間がかかってしまい、その間、自動交換機がユーザに
提供しているサービス、例えば電話ができなくなる等の
問題点があった。
の緊急制御回路EMAの動作で正常な運用状態に復帰しな
い時、二度もしくはそれ以上前述した復旧動作を繰返す
ことになり、正常な運用状態に復帰するまで非常に長い
時間がかかってしまい、その間、自動交換機がユーザに
提供しているサービス、例えば電話ができなくなる等の
問題点があった。
本発明は前記問題点を除去し、一回の動作で確実に自
動交換機を正常な運用状態に復帰させることのできる緊
急制御回路を提供することを目的とする。
動交換機を正常な運用状態に復帰させることのできる緊
急制御回路を提供することを目的とする。
（問題点を解決するための手段） 本発明では前記問題点を解決するため、冗長構成を有
し蓄積プログラム制御で動作する自動交換機の緊急制御
回路において、交換機内の全ての装置の正常性を正常運
用時に試験する手段と、前記試験結果を記憶する手段
と、前記記憶した試験結果に従って障害発生による再起
動時の接続構成を決定する手段とを設けた。
し蓄積プログラム制御で動作する自動交換機の緊急制御
回路において、交換機内の全ての装置の正常性を正常運
用時に試験する手段と、前記試験結果を記憶する手段
と、前記記憶した試験結果に従って障害発生による再起
動時の接続構成を決定する手段とを設けた。
（作 用） 本発明によれば、正常な運用状態にあっては交換機内
の各装置について、正常であるか異常であるかが試験さ
れ、その結果が記憶され、プログラムで対処不可能な障
害が発生した時は前記記憶された試験結果に従って、再
起動時の接続構成が決定され、これに対応する装置が初
期化され、再起動が実行される。
の各装置について、正常であるか異常であるかが試験さ
れ、その結果が記憶され、プログラムで対処不可能な障
害が発生した時は前記記憶された試験結果に従って、再
起動時の接続構成が決定され、これに対応する装置が初
期化され、再起動が実行される。
（実施例） 第１図は本発明の緊急制御回路の一実施例を示すもの
で、図中、従来例と同一構成部分は同一符号をもって表
わす。即ち、CINFはプロセッサインタフェース、ESはカ
ウンタ、TIMはタイミング回路、CTLは制御回路、PINFは
プロセッサバスPR0,PR1より情報を受信するプロセッサ
バスインタフェース、CDRは自動交換機内の各装置が正
常であるか異常であるかを示す情報を記憶・表示するレ
ジスタである。また、第５図は前記緊急制御回路EMAaを
備えた自動交換機の構成を示すもので、緊急制御回路EM
AaがプロセッサバスPR0,PR1に接続されている点を除い
て、第２図のものと同様である。
で、図中、従来例と同一構成部分は同一符号をもって表
わす。即ち、CINFはプロセッサインタフェース、ESはカ
ウンタ、TIMはタイミング回路、CTLは制御回路、PINFは
プロセッサバスPR0,PR1より情報を受信するプロセッサ
バスインタフェース、CDRは自動交換機内の各装置が正
常であるか異常であるかを示す情報を記憶・表示するレ
ジスタである。また、第５図は前記緊急制御回路EMAaを
備えた自動交換機の構成を示すもので、緊急制御回路EM
AaがプロセッサバスPR0,PR1に接続されている点を除い
て、第２図のものと同様である。
次に、その処理の流れを示す第６図に従って動作を説
明する。
明する。
まず、緊急制御回路EMAaは所定時間毎にその時点で運
用中の中央処理装置（CC0又はCC1）に各装置の正常性の
チェックを行なわせ（ステップS11）、その結果をプロ
セッサバスPR0,PR1およびプロセッサバスインタフェー
スPINFを介してレジスタCDRに記憶・表示させる（ステ
ップS12）。
用中の中央処理装置（CC0又はCC1）に各装置の正常性の
チェックを行なわせ（ステップS11）、その結果をプロ
セッサバスPR0,PR1およびプロセッサバスインタフェー
スPINFを介してレジスタCDRに記憶・表示させる（ステ
ップS12）。
通常、自動交換機は障害発生時に中央処理装置，メイ
ンメモリ，ファイルメモリ，入出力装置等の各部の正常
性確認のための診断プログラムあるいは自己診断機能を
備えており、前記各装置の正常性のチェックはこれを正
常な運用状態において実行することに相当する。なお、
ここではレジスタCDRへの入力はプロセッサバスインタ
フェースPINF経由となっているが、中央処理装置，メイ
ンメモリ等の各部より直接、レジスタCDRへ入力しても
良く、また、中央処理装置経由で入力しても良い。ま
た、前記各装置の正常性のチェックは運用中の中央処理
装置が独自のタイミングで、緊急制御回路EMAaと無関係
に実行し、その結果のみを緊急制御回路EMAaに通知する
ようになしても良い。
ンメモリ，ファイルメモリ，入出力装置等の各部の正常
性確認のための診断プログラムあるいは自己診断機能を
備えており、前記各装置の正常性のチェックはこれを正
常な運用状態において実行することに相当する。なお、
ここではレジスタCDRへの入力はプロセッサバスインタ
フェースPINF経由となっているが、中央処理装置，メイ
ンメモリ等の各部より直接、レジスタCDRへ入力しても
良く、また、中央処理装置経由で入力しても良い。ま
た、前記各装置の正常性のチェックは運用中の中央処理
装置が独自のタイミングで、緊急制御回路EMAaと無関係
に実行し、その結果のみを緊急制御回路EMAaに通知する
ようになしても良い。
このような状態において、プログラムで対処不可能な
障害が発生し、運用中の中央処理装置よりプロセッサイ
ンタフェースCINFを介して障害信号を受信すると（ステ
ップS13）、緊急制御回路EMAaは緊急制御動作を開始す
る（ステップS14）。即ち、その制御回路CTLはタイミン
グ回路TIMよりのタイミングを使用し、レジスタCDRの内
容に基づいて、自動交換機を再起動する際の各装置の接
続構成の状態、即ちEMAaステートをカンウンタESに設定
する（ステップS15）。
障害が発生し、運用中の中央処理装置よりプロセッサイ
ンタフェースCINFを介して障害信号を受信すると（ステ
ップS13）、緊急制御回路EMAaは緊急制御動作を開始す
る（ステップS14）。即ち、その制御回路CTLはタイミン
グ回路TIMよりのタイミングを使用し、レジスタCDRの内
容に基づいて、自動交換機を再起動する際の各装置の接
続構成の状態、即ちEMAaステートをカンウンタESに設定
する（ステップS15）。
ここで、EMAaステートは障害発生前の接続構成がどの
ような状態であってもレジスタCDRの内容に基づいて設
定される。なお、EMAaステートの数は従来のEMAステー
トと同様な４通りでも良く、また、中央処理装置，メイ
ンメモリ，ファイルメモリが互いに異なる全ての組合せ
の８通りでも良い。例えば、レジスタCDRの表示内容に
おいて、メインメモリMM0が正常でない場合は、設定さ
れ得るEMAaステートはメインメモリMM0を除いた組合
せ、即ち「CC0−MM1−FM0」、「CC0−MM1−FM1」、「CC
1−MM1−FM0」、「CC1−MM1−FM1」となる。
ような状態であってもレジスタCDRの内容に基づいて設
定される。なお、EMAaステートの数は従来のEMAステー
トと同様な４通りでも良く、また、中央処理装置，メイ
ンメモリ，ファイルメモリが互いに異なる全ての組合せ
の８通りでも良い。例えば、レジスタCDRの表示内容に
おいて、メインメモリMM0が正常でない場合は、設定さ
れ得るEMAaステートはメインメモリMM0を除いた組合
せ、即ち「CC0−MM1−FM0」、「CC0−MM1−FM1」、「CC
1−MM1−FM0」、「CC1−MM1−FM1」となる。
EMAaステートの設定後、制御回路CTLは使用が決めら
れた中央処理装置，メインメモリ，ファイルメモリに対
して初期設定信号を送出し（ステップS16）、ファイル
メモリに収納されている緊急制御プログラムをメインメ
モリに引上げ（ステップS17）、さらに中央処理装置を
起動する（ステップS18）。これらの動作により、自動
交換機は正常な運用状態に復帰することができる。
れた中央処理装置，メインメモリ，ファイルメモリに対
して初期設定信号を送出し（ステップS16）、ファイル
メモリに収納されている緊急制御プログラムをメインメ
モリに引上げ（ステップS17）、さらに中央処理装置を
起動する（ステップS18）。これらの動作により、自動
交換機は正常な運用状態に復帰することができる。
（発明の効果） 以上説明したように本発明によれば、正常運用時に自
動交換機内の各装置をチェックしその結果を記憶し、障
害発生時には正常な装置のみによる接続構成で再起動す
るようになしたため、一回の動作により確実に正常な運
用状態に復帰させることができ、自動交換機が障害状態
となっている時間を短縮することができ、ユーザに対す
るサービスを向上させることができる。
動交換機内の各装置をチェックしその結果を記憶し、障
害発生時には正常な装置のみによる接続構成で再起動す
るようになしたため、一回の動作により確実に正常な運
用状態に復帰させることができ、自動交換機が障害状態
となっている時間を短縮することができ、ユーザに対す
るサービスを向上させることができる。
第１図は本発明の緊急制御回路の一実施例を示す構成
図、第２図は従来の自動交換機の構成を示す図、第３図
は従来の緊急制御回路の構成を示す図、第４図は従来の
緊急制御処理の流れを示す図、第５図は本発明による自
動交換機の構成を示す図、第６図は本発明による緊急制
御処理の流れを示す図である。 EMAa……緊急制御回路、ES……カウンタ、TIM……タイ
ミング回路、CTL……制御回路、CINF……プロセッサイ
ンタフェース、PINF……プロセッサバスインタフエェー
ス、CDR……レジスタ。
図、第２図は従来の自動交換機の構成を示す図、第３図
は従来の緊急制御回路の構成を示す図、第４図は従来の
緊急制御処理の流れを示す図、第５図は本発明による自
動交換機の構成を示す図、第６図は本発明による緊急制
御処理の流れを示す図である。 EMAa……緊急制御回路、ES……カウンタ、TIM……タイ
ミング回路、CTL……制御回路、CINF……プロセッサイ
ンタフェース、PINF……プロセッサバスインタフエェー
ス、CDR……レジスタ。
Claims (1)
- 【請求項１】冗長構成を有し蓄積プログラム制御で動作
する自動交換機の緊急制御回路において、 交換機内の全ての装置の正常性を正常運用時に試験する
手段と、 前記試験結果を装置毎それぞれ記憶する手段と、 前記記憶した試験結果に従って装置毎に障害発生による
再起動時の接続構成を決定する手段とを設けたことを特
徴とする緊急制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010061A JPH0813064B2 (ja) | 1987-01-21 | 1987-01-21 | 緊急制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62010061A JPH0813064B2 (ja) | 1987-01-21 | 1987-01-21 | 緊急制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63179656A JPS63179656A (ja) | 1988-07-23 |
| JPH0813064B2 true JPH0813064B2 (ja) | 1996-02-07 |
Family
ID=11739869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62010061A Expired - Fee Related JPH0813064B2 (ja) | 1987-01-21 | 1987-01-21 | 緊急制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0813064B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0252550A (ja) * | 1988-08-17 | 1990-02-22 | Oki Electric Ind Co Ltd | バックアップファイルローティング方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61192151A (ja) * | 1985-02-20 | 1986-08-26 | Fujitsu Ltd | デイジタル交換機 |
-
1987
- 1987-01-21 JP JP62010061A patent/JPH0813064B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63179656A (ja) | 1988-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600785A (en) | Computer system with error handling before reset | |
| US6189114B1 (en) | Data processing system diagnostics | |
| KR100484130B1 (ko) | 원격장애치유기능을갖는컴퓨터시스템및그방법 | |
| US6279120B1 (en) | Method for storing computer status data given a malfunction that requires a subsequent restarting of the computer | |
| JPH02181677A (ja) | Ｌｓｉのテストモード切替方式 | |
| JPH0813064B2 (ja) | 緊急制御回路 | |
| JP3210527B2 (ja) | 二重化計算機システム | |
| JPS6363935B2 (ja) | ||
| JPH0662114A (ja) | プロセッサ間診断処理方式 | |
| JP2606630B2 (ja) | 情報処理システム | |
| JP3315266B2 (ja) | 自己診断状況表示方式 | |
| JPS5949619B2 (ja) | ２重化中央処理システムにおける障害診断方式 | |
| JP3364275B2 (ja) | 状態一致制御方法 | |
| JP2944729B2 (ja) | リモートチヤネル装置 | |
| JPH08278924A (ja) | アダプタ診断システム | |
| JP3211584B2 (ja) | Ｒａｓデータの退避格納方法 | |
| JPH07219796A (ja) | 情報処理装置 | |
| JPH05108394A (ja) | 計算機システムの初期化診断方式 | |
| JPS5918741B2 (ja) | 自動診断方式 | |
| JP2833928B2 (ja) | 診断初期化方式 | |
| JPH01126740A (ja) | 擬障回路 | |
| JPS61183769A (ja) | システム回復制御方法 | |
| JPH076103A (ja) | 入出力チャネルの障害処理システム | |
| JPS5847055B2 (ja) | 情報処理装置の故障診断方法 | |
| EP0610856A1 (en) | Error recovery mechanism for software visible registers in computer systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |