KR100731072B1 - 반도체 소자의 테스트 장치 및 테스트 방법 - Google Patents

반도체 소자의 테스트 장치 및 테스트 방법 Download PDF

Info

Publication number
KR100731072B1
KR100731072B1 KR1020050133168A KR20050133168A KR100731072B1 KR 100731072 B1 KR100731072 B1 KR 100731072B1 KR 1020050133168 A KR1020050133168 A KR 1020050133168A KR 20050133168 A KR20050133168 A KR 20050133168A KR 100731072 B1 KR100731072 B1 KR 100731072B1
Authority
KR
South Korea
Prior art keywords
capacitance
voltage
gate
test
measurement
Prior art date
Application number
KR1020050133168A
Other languages
English (en)
Inventor
김철수
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050133168A priority Critical patent/KR100731072B1/ko
Application granted granted Critical
Publication of KR100731072B1 publication Critical patent/KR100731072B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 특히 게이트 산화막의 게이트 전류 및 커패시턴스를 측정하여 게이트 산화막의 커패시턴스 특성을 검사할 수 있도록 한 반도체 소자의 측정장치 및 측정방법에 관한 것이다.
본 발명에 따른 반도체 소자의 테스트 장치는 트랜지스터의 게이트 전극 및 액티브 전극에 접속된 제 1 및 제 2 테스트 패드가 형성된 웨이퍼가 안착되는 척을 포함하여 암실화된 자동 프로브 스테이션과, 상기 제 1 및 제 2 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지 일정한 단위로 가변되는 직류 측정전압 또는 커패시턴스 측정전압을 인가하는 프로브 카드와, 상기 프로브 카드를 통해 상기 제 1 및 제 2 테이스 패드에 상기 측정전압을 공급함과 아울러 게이트 전류 및 게이트 커패시턴스를 측정하는 측정부와, 상기 측정부를 제어하며 상기 측정된 게이트 커패시턴스에서 상기 측정된 게이트 전류를 차감하여 커패시턴스를 추출하고, 상기 추출된 커패시턴스를 상기 동작전압 영역의 각 전압에 대응되도록 그래픽 드로잉(Graph Drawing)하여 게이트 커패시턴스 커브를 작성하는 제어 컴퓨터를 구비하는 것을 특징으로 한다.
게이트 산화막, 게이트 전류, 커패시턴스, 프로브

Description

반도체 소자의 테스트 장치 및 테스트 방법{APPARATUS AND METHOD FOR TESTING OF SEMICONDUCTOR DEVICE}
도 1은 본 발명의 실시 예에 따른 반도체 소자의 테스트 장치를 개략적으로 나타낸 도면.
도 2는 본 발명의 실시 예에 따른 반도체 소자의 테스트 방법을 단계적으로 나타낸 순서도.
< 도면의 주요 부분에 대한 부호설명 >
10 : 자동 프로브 스테이션 12 : 척
14 : 웨이퍼 20 : 프로브 카드
30 : 제어 컴퓨터 40 : 측정부
42 : 직류 측정장치 44 : 커패시턴스 측정장치.
본 발명은 반도체 소자의 검사장치 및 검사방법에 관한 것으로, 특히 게이트 산화막의 게이트 전류 및 커패시턴스를 측정하여 게이트 산화막의 커패시턴스 특성을 검사할 수 있도록 한 반도체 소자의 측정장치 및 측정방법에 관한 것이다.
최근 반도체 집적회로 소자에서의 고집적화가 크게 진전되고 있고, 반도체 소자에서는 고집적화에 대응하기 위한 트랜지스터 등의 소자가 미세화되고, 고성능화가 도모되고 있다. 그리고 트랜지스터 등의 소자의 미세화, 고성능화에 따라 신뢰성이 높은 MIS 구조(Metal Insulator Semiconductor)의 실현이 필요해지고 있다.
MIS 구조의 신뢰성을 향상하기 위해 MIS 구조의 구성요소인 게이트전극(Metal), 게이트 산화막 및 반도체 기판(Semiconductor)이라는 MIS 구조를 구성하는 각 부분이 높은 신뢰성을 갖는 것이 필요하다.
여기에서 MIS 구조를 구성하는 요소의 하나인 게이트 산화막에 대해서는 트랜지스터의 미세화와 고속동작, 저전압화에 대응하기 위해 박막화가 급속히 진행되고, 21세기에는 2nm 이하의 초박막 절연막이 실용화될 것으로 예상된다.
그리고 게이트 산화막의 특성이 MIS 트랜지스터의 특성 및 반도체 집적회로장치의 전기적 특성을 결정할수록 양호한 게이트 산화막의 실현이 중요시되고 있다.
종래 게이트 산화막을 구성하는 재료로서 2산화 실리콘(SiO2)이 이용되고 있다. 또한, 게이트 산화막이 박막화되어 두께가 2nm 이하가 되면 캐리어가 게이트 산화막을 직접 터널링함으로써 생기는 터널전류, 즉 게이트 누설전류가 더욱 증대되는 문제가 있게 된다.
여기서 게이트 산화막의 신뢰성을 조사하기 위한 시험으로서 종래부터 가속환경하에서의 소위 TDDB 시험이 행해지고 있다. 가속환경하에서의 TDDB 시험이란 인가전압을 사용전압보다 크게 설정하고 온도를 상승시키고 전류-전압특성(I-V특 성)을 조사하여 전류가 급격히 증대될 때 절연막이 파괴된다고 판단함으로써 절연파괴까지의 수명을 측정하는 방법이다. 이때 TDDB 시험에서는 I-V 특성을 조사하여 누설전류량을 모니터하면서 누설전류값의 급격한 변화가 관측되기까지의 시간을 수명으로 하는 것이 일반적이다. 이때 게이트 산화막 중의 결함밀도라는 관점에서 면적이 넓은 커패시터인 MIS 구조를 이용한 측정이 통상적으로 행해진다.
또한 인라인(In-line)에서의 평가에는 MIS 구조 중의 게이트 전극의 형성공정을 생략하기 위해 게이트 산화막이 형성된 상태에서 게이트 산화막 상에 게이트전극으로서 기능하는 수은단자를 밀어 I-V 특성 등을 평가하는 Hg 프로버라는 시험도 널리 사용되고 있다.
이상의 각종 시험에서의 게이트 산화막의 파괴는 일반적으로는 누설전류의 급격한 증가에 의해 판정되고 있다.
그러나, 이러한 각종 시험에서는 매우 얇은 게이트 산화막(30Å이하)에서는 게이트 터널링과 폴리 디플레이션(Poly Depletion)에 의한 누설 전류로 인해 정확한 전류-전압을 특성을 측정할 수 없는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 게이트 산화막의 게이트 전류 및 커패시턴스를 측정하여 게이트 산화막의 커패시턴스 특성을 검사할 수 있도록 한 반도체 소자의 테스트 장치 및 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 테스트 장치는 트랜지스터의 게이트 전극 및 액티브 전극에 접속된 제 1 및 제 2 테스트 패드가 형성된 웨이퍼가 안착되는 척을 포함하여 암실화된 자동 프로브 스테이션과, 상기 제 1 및 제 2 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지 일정한 단위로 가변되는 직류 측정전압 또는 커패시턴스 측정전압을 인가하는 프로브 카드와, 상기 프로브 카드를 통해 상기 제 1 및 제 2 테이스 패드에 상기 측정전압을 공급함과 아울러 게이트 전류 및 게이트 커패시턴스를 측정하는 측정부와, 상기 측정부를 제어하며 상기 측정된 게이트 커패시턴스에서 상기 측정된 게이트 전류를 차감하여 커패시턴스를 추출하고, 상기 추출된 커패시턴스를 상기 동작전압 영역의 각 전압에 대응되도록 그래픽 드로잉(Graph Drawing)하여 게이트 커패시턴스 커브를 작성하는 제어 컴퓨터를 구비하는 것을 특징으로 한다.
상기 측정부는 상기 제어 컴퓨터의 제어하에 상기 직류 측정전압을 상기 웨이퍼 및 상기 제 1 테스트 패드에 인가하여 상기 게이트 전류를 측정하는 직류 측정장치와, 상기 제어 컴퓨터의 제어하에 상기 커패시턴스 측정전압을 상기 웨이퍼 및 상기 제 1 및 제 2 테스트 패드에 인가하여 상기 게이트 커패시턴스를 측정하는 커패시턴스 측정장치를 구비하는 것을 특징으로 한다.
상기 직류 측정장치는 상기 프로브 카드를 통해 상기 제 1 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지의 전압을 일정한 전압 단위로 가변하면서 상기 게이트 전류를 측정하는 것을 특징으로 한다.
상기 커패시턴스 측정장치는 상기 프로브 카드를 통해 상기 제 1 테스트 패드에 일정한 주파수를 공급하고, 상기 프로브 카드를 통해 상기 제 2 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지의 전압을 일정한 전압 단위로 가변하면서 측정 커패시턴스를 측정하는 것을 특징으로 한다.
삭제
본 발명의 실시 예에 따른 반도체 소자의 테스트 방법은 암실화된 자동 프로브 스테이션의 척에 트랜지스터의 게이트 전극 및 액티브 전극에 접속된 제 1 및 제 2 테스트 패드가 형성된 웨이퍼를 로딩시키는 단계와, 부극성 동작전압에서 정극성 동작전압까지 일정한 단위로 가변되는 직류 측정전압 또는 커패시턴스 측정전압을 인가하는 프로브 카드를 상기 제 1 및 제 2 테스트 패드에 접속시키는 단계와, 상기 프로브 카드를 통해 상기 제 1 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지의 전압을 일정한 전압 단위로 가변하면서 상기 게이트 전류를 측정하는 단계와, 상기 프로브 카드를 통해 상기 제 1 테스트 패드에 일정한 주파수를 공급하고, 상기 프로브 카드를 통해 상기 제 2 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지의 전압을 일정한 전압 단위로 가변하면서 측정 커패시턴스를 측정하는 단계와, 상기 측정된 게이트 커패시턴스에서 상기 측정된 게이트 전류를 차감하여 커패시턴스를 추출하고, 상기 추출된 커패시턴스를 상기 동작전압 영역의 각 전압에 대응되도록 그래픽 드로잉(Graph Drawing)하여 게이트 커패시턴스 커브를 작성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
삭제
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 테스트 장치 및 방법을 보다 상세히 설명하면 다음과 같다.
도 1은 본 발명의 실시 예에 따른 반도체 소자의 테스트 장치를 개략적으로 나타낸 도면이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 반도체 소자의 테스트 장치는 트랜지스터의 게이트 전극(16) 및 액티브 전극(미도시)에 접속된 제 1 및 제 2 테스트 패드(미도시)가 형성된 웨이퍼(14)가 안착되는 척(12)을 포함하는 자동 프로브 스테이션(10)과, 웨이퍼(14)의 제 1 및 제 2 테스트 패드에 직류(DC) 측정전압 또는 커패시턴스 측정전압을 인가하기 위한 프로브 카드(20)와, 프로브 카드(20)에 직류 측정전압 또는 커패시턴스 측정전압을 인가하여 게이트 전류 및 커패시턴스를 측정하기 위한 측정부(40)와, 게이트 전류 및 커패시턴스를 측정하도록 측정부(40)를 제어하는 제어 컴퓨터(30)를 구비한다.
자동 프로브 스테이션(10)은 외부의 빛 또는 전자파에 의한 측정 데이터의 왜곡을 방지하기 위한 암상자(Dark box or Shielding Box)에 의해 외부의 영향으로부터 차폐된다.
상기 측정부(40)는 제어 컴퓨터(30)의 제어하에 직류 측정전압을 웨이퍼(14) 및 제 1 및 제 2 테스트 패드에 인가하여 게이트 전류를 측정하는 직류 측정장치(42)와, 제어 컴퓨터(30)의 제어하에 커패시턴스 측정전압을 웨이퍼(14) 및 제 1 및 제 2 테스트 패드에 인가하여 게이트 커패시턴스를 측정하는 커패시턴스 측정장치(44)를 구비한다.
상기 직류 측정장치(42)는 프로브 카드(20)를 통해 제 1 테스트 패드에 부극 성(-) 동작전압(-Vg)에서 정극성(+) 동작전압(+Vg)까지의 전압을 일정한 전압 단위로 가변하면서 게이트 전류를 측정한다.
상기 커패시턴스 측정장치(44)는 프로브 카드(20)를 통해 제 1 테스트 패드에 일정한 주파수를 공급하고, 프로브 카드(20)를 통해 제 2 테스트 패드에 부극성(-) 동작전압(-Vg)에서 정극성(+) 동작전압(+Vg)까지의 전압을 일정한 전압 단위로 가변하면서 측정 커패시턴스를 측정한다.
상기 제어 컴퓨터(30)는 커패시턴스 측정장치(44)에서 측정된 측정 커패시턴스에서 직류 측정장치(42)에 의해 측정된 게이트 전류를 차감하여 커패시턴스를 추출하고, 추출된 커패시턴스를 부극성(-) 동작전압(-Vg)에서 정극성(+) 동작전압(+Vg) 영역의 각 전압에 대응되도록 그래픽 드로잉(Graph Drawing)하여 게이트 커패시턴스 커브를 작성한다.
도 2는 본 발명의 실시 예에 따른 반도체 소자의 테스트 방법을 단계적으로 나타낸 순서도이다.
도 2를 도 1과 결부하여 본 발명의 실시 예에 따른 반도체 소자의 테스트 방법을 단계적으로 설명하면 다음과 같다.
먼저, 측정 대상 웨이퍼(14)를 계측장비와 전기적 연결을 위한 자동 프로브 스테이션(10)에 위치시키고, 프로브 카드(20)를 웨이퍼(14)의 제 1 및 제 2 테스트 패드에 연결한다. 다음으로, 게이트 전류를 측정하기 위하여, 직류 측정장치(42) 및 커패시턴스 측정장치(44)를 프로브 카드(20)에 접속시킨다. 여기서, 게이트 전류를 측정할 경우 측정부(40)의 로우 단자(50)는 웨이퍼(14)의 게이트 전극에 접속된 제 1 테스트 패드에 접속되고, 하이 단자(52)는 액티브 전극에 접속된 제 2 테스트 패드 및 웨이퍼(14)에 접속된다. 이때, 외부의 빛 또는 전자파에 의한 측정 데이터의 왜곡을 방지하기 위하여 암상자(Dark box or Shielding Box)를 이용하여 자동 프로브 스테이션(10)을 외부의 영향으로부터 차폐시키도록 한다. 제 1 단계(S1)
이어, 제 1 단계(S1)에서 구성한 직류 측정장치(42)를 이용하여 제 1 테스트 패드에 부극성(-) 동작전압(-Vg)에서 정극성(+) 동작전압(+Vg)까지 전압을 일정한 전압단위로 가변한다. 제 2 단계(S2)
이어, 직류 측정장치(42)를 이용하여 일정한 전압 단위로 가변되는 동작전압에 따라 아래의 수학식 1과 같이 게이트 전류(Im)를 측정한다. 제 3 단계(S3)
Figure 112005077705050-pat00001
수학식 1에 있어서, 전압은 일정한 기울기를 가지도록 선형적으로 가변될 경우 (dV/dt)는 상수가 된다.
이어, 제 1 단계(S1)에서 구성한 커패시턴스 측정장치(44)를 이용하여 주파수는 로우 범위로 셋업하고, 하이 단자(52)에 부극성(-) 동작전압(-Vg)에서 정극성(+) 동작전압(+Vg)까지 전압을 일정한 전압단위로 가변한다. 제 4 단계(S4)
이어, 커패시턴스 측정장치(44)를 이용하여 일정한 전압 단위로 가변되는 동작전압에 따라 아래의 수학식 2와 같이 측정 커패시턴스(Cm)를 측정한다. 제 5 단 계(S5)
Figure 112005077705050-pat00002
이어, 아래의 수학식 3과 같이 제 5 단계(S5)에서 측정한 측정 커패시턴스(Cm)에서 제 3 단계(S3)에서 측정한 게이트 전류(Im)를 차감하여 추출 커패시턴스(C)를 추출한다. 제 6 단계(S6)
Figure 112005077705050-pat00003
이어, 제 6 단계(S6)에서 추출한 커패시턴스(C)를 부극성(-) 동작전압(-Vg)에서 정극성(+) 동작전압(+Vg) 영역의 각 전압에 대응되도록 그래픽 드로잉(Graph Drawing)함으로써 게이트 커패시턴스 커브를 작성한다. 또한, 작성된 게이트 커패시턴스 커브를 이용하여 게이트 산화막의 커패시턴스 특성을 분석한다. 제 7 단계(S7)
마지막으로, 제 7 단계(S7)에서 얻은 게이트 커패시턴스 커브와 분석된 게이트 산화막의 커패시턴스 특성을 인쇄하거나 저장매체에 저장한다. 제 8 단계(S8)
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가 진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자의 테스트 장치 및 테스트 방법은 다음과 같은 효과가 있다.
첫째, 게이트 산화막의 터널링 효과와 폴리 디플레이션(Poly Depletion)에 의해 생긴 누설전류 성분을 측정하고, 커패시턴스-전압 측정 방법으로 측정한 커패시터 데이터에 그 값을 차감하여 정확한 게이트 산화막의 커패시턴스-전압 측정 데이터를 얻을 수 있다.
둘째, 게이트 산화막의 커패시턴스-전압 측정을 위한 DC 측정장치와 커패시턴스 측정장치를 하나의 시스템으로 구성함으로써 반도체 소자의 테스트 시간을 감소시킬 수 있으며, 장치의 크기를 간소화할 수 있다.

Claims (7)

  1. 트랜지스터의 게이트 전극 및 액티브 전극에 접속된 제 1 및 제 2 테스트 패드가 형성된 웨이퍼가 안착되는 척을 포함하여 암실화된 자동 프로브 스테이션과,
    상기 제 1 및 제 2 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지 일정한 단위로 가변되는 직류 측정전압 또는 커패시턴스 측정전압을 인가하는 프로브 카드와,
    상기 프로브 카드를 통해 상기 제 1 및 제 2 테이스 패드에 상기 측정전압을 공급함과 아울러 게이트 전류 및 게이트 커패시턴스를 측정하는 측정부와,
    상기 측정부를 제어하며 상기 측정된 게이트 커패시턴스에서 상기 측정된 게이트 전류를 차감하여 커패시턴스를 추출하고, 상기 추출된 커패시턴스를 상기 동작전압 영역의 각 전압에 대응되도록 그래픽 드로잉(Graph Drawing)하여 게이트 커패시턴스 커브를 작성하는 제어 컴퓨터를 구비하는 것을 특징으로 하는 반도체 소자의 테스트 장치.
  2. 제 1 항에 있어서,
    상기 측정부는,
    상기 제어 컴퓨터의 제어하에 상기 직류 측정전압을 상기 웨이퍼 및 상기 제 1 테스트 패드에 인가하여 상기 게이트 전류를 측정하는 직류 측정장치와,
    상기 제어 컴퓨터의 제어하에 상기 커패시턴스 측정전압을 상기 웨이퍼 및 상기 제 1 및 제 2 테스트 패드에 인가하여 상기 게이트 커패시턴스를 측정하는 커패시턴스 측정장치를 구비하는 것을 특징으로 하는 반도체 소자의 테스트 장치.
  3. 제 2 항에 있어서,
    상기 직류 측정장치는 상기 프로브 카드를 통해 상기 제 1 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지의 전압을 일정한 전압 단위로 가변하면서 상기 게이트 전류를 측정하는 것을 특징으로 하는 반도체 소자의 테스트 장치.
  4. 제 2 항에 있어서,
    상기 커패시턴스 측정장치는 상기 프로브 카드를 통해 상기 제 1 테스트 패드에 일정한 주파수를 공급하고, 상기 프로브 카드를 통해 상기 제 2 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지의 전압을 일정한 전압 단위로 가변하면서 측정 커패시턴스를 측정하는 것을 특징으로 하는 반도체 소자의 테스트 장치.
  5. 삭제
  6. 암실화된 자동 프로브 스테이션의 척에 트랜지스터의 게이트 전극 및 액티브 전극에 접속된 제 1 및 제 2 테스트 패드가 형성된 웨이퍼를 로딩시키는 단계와,
    부극성 동작전압에서 정극성 동작전압까지 일정한 단위로 가변되는 직류 측정전압 또는 커패시턴스 측정전압을 인가하는 프로브 카드를 상기 제 1 및 제 2 테스트 패드에 접속시키는 단계와,
    상기 프로브 카드를 통해 상기 제 1 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지의 전압을 일정한 전압 단위로 가변하면서 상기 게이트 전류를 측정하는 단계와,
    상기 프로브 카드를 통해 상기 제 1 테스트 패드에 일정한 주파수를 공급하고, 상기 프로브 카드를 통해 상기 제 2 테스트 패드에 부극성 동작전압에서 정극성 동작전압까지의 전압을 일정한 전압 단위로 가변하면서 측정 커패시턴스를 측정하는 단계와,
    상기 측정된 게이트 커패시턴스에서 상기 측정된 게이트 전류를 차감하여 커패시턴스를 추출하고, 상기 추출된 커패시턴스를 상기 동작전압 영역의 각 전압에 대응되도록 그래픽 드로잉(Graph Drawing)하여 게이트 커패시턴스 커브를 작성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 테스트 방법.
  7. 삭제
KR1020050133168A 2005-12-29 2005-12-29 반도체 소자의 테스트 장치 및 테스트 방법 KR100731072B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050133168A KR100731072B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 테스트 장치 및 테스트 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050133168A KR100731072B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 테스트 장치 및 테스트 방법

Publications (1)

Publication Number Publication Date
KR100731072B1 true KR100731072B1 (ko) 2007-06-22

Family

ID=38373083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050133168A KR100731072B1 (ko) 2005-12-29 2005-12-29 반도체 소자의 테스트 장치 및 테스트 방법

Country Status (1)

Country Link
KR (1) KR100731072B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344752B1 (ko) 2013-03-15 2013-12-24 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR102161466B1 (ko) * 2019-11-21 2020-10-05 주식회사 아바코 산화물 반도체 박막 검사장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110365A (ja) * 1994-10-12 1996-04-30 Furontetsuku:Kk 薄膜トランジスタの検査装置および検査方法
KR20010003345A (ko) * 1999-06-22 2001-01-15 김영환 반도체소자의 전기적 게이트절연막 두께 측정방법
KR20010051506A (ko) * 1999-11-19 2001-06-25 가나이 쓰토무 테스트 시스템 및 반도체 집적회로장치의 제조방법
KR20040076705A (ko) * 2003-02-26 2004-09-03 삼성전자주식회사 손실 계수의 오차 보정을 이용한 게이트 커패시턴스 측정방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08110365A (ja) * 1994-10-12 1996-04-30 Furontetsuku:Kk 薄膜トランジスタの検査装置および検査方法
KR20010003345A (ko) * 1999-06-22 2001-01-15 김영환 반도체소자의 전기적 게이트절연막 두께 측정방법
KR20010051506A (ko) * 1999-11-19 2001-06-25 가나이 쓰토무 테스트 시스템 및 반도체 집적회로장치의 제조방법
KR20040076705A (ko) * 2003-02-26 2004-09-03 삼성전자주식회사 손실 계수의 오차 보정을 이용한 게이트 커패시턴스 측정방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101344752B1 (ko) 2013-03-15 2013-12-24 국민대학교산학협력단 비정질 산화물 반도체 박막 트랜지스터의 진성 밴드갭 내 상태밀도 추출 방법 및 그 장치
KR102161466B1 (ko) * 2019-11-21 2020-10-05 주식회사 아바코 산화물 반도체 박막 검사장치
CN112824883A (zh) * 2019-11-21 2021-05-21 亚威科股份有限公司 氧化物半导体薄膜测试装置

Similar Documents

Publication Publication Date Title
US8110416B2 (en) AC impedance spectroscopy testing of electrical parametric structures
US7439538B2 (en) Multi-purpose poly edge test structure
US9086448B2 (en) Method for predicting reliable lifetime of SOI mosfet device
US5798649A (en) Method for detecting defects in semiconductor insulators
JP3921248B2 (ja) トレンチトランジスタの試験方法
CN102004218B (zh) 芯片可接受度测试方法
US6198301B1 (en) Method for determining the hot carrier lifetime of a transistor
US5786231A (en) Screening method for selecting semiconductor substrates having defects below a predetermined level in an oxide layer
US8000935B2 (en) Diagnostic method for root-cause analysis of FET performance variation
US5598102A (en) Method for detecting defects in semiconductor insulators
CN103941171A (zh) 半导体测试结构及测试方法
US8823385B2 (en) Detection of pre-catastrophic, stress induced leakage current conditions for dielectric layers
KR100731072B1 (ko) 반도체 소자의 테스트 장치 및 테스트 방법
Sell et al. Charge-based capacitance measurements (CBCM) on MOS devices
US6528335B2 (en) Electrical method for assessing yield-limiting asperities in silicon-on-insulator wafers
US20070159209A1 (en) Method of measuring capacitance characteristics of a gate oxide in a mos transistor device
Beckmeier et al. Revealing stresses for plasma induced damage detection in thick oxides
US6734028B1 (en) Method of detecting shallow trench isolation corner thinning by electrical stress
Ciofi et al. Micro-prober for wafer-level low-noise measurements in MOS devices
Doering et al. Investigation on the influence of focused electron beam on electrical characteristics of integrated devices
Seo et al. Charge trapping induced DRAM data retention time degradation under wafer-level burn-in stress
KR100818051B1 (ko) 유효채널 측정장치 및 유효채널 측정방법
Lee et al. Thin p/p+ epitaxial layer characterization with the pulsed MOS capacitor
US7135868B1 (en) Method and apparatus for testing gate oxide with fuse
Qing et al. An improved test methodology for detecting one-case latent damage in inverter circuit under ESD pulses

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee