JPS63181572A - ス−パ−インポ−ズ装置 - Google Patents
ス−パ−インポ−ズ装置Info
- Publication number
- JPS63181572A JPS63181572A JP62012355A JP1235587A JPS63181572A JP S63181572 A JPS63181572 A JP S63181572A JP 62012355 A JP62012355 A JP 62012355A JP 1235587 A JP1235587 A JP 1235587A JP S63181572 A JPS63181572 A JP S63181572A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- signals
- scanning
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 claims abstract description 44
- 238000005070 sampling Methods 0.000 claims description 5
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000009412 basement excavation Methods 0.000 description 2
- 235000012054 meals Nutrition 0.000 description 2
- 101100434411 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ADH1 gene Proteins 0.000 description 1
- 101150102866 adc1 gene Proteins 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/93—Regeneration of the television signal or of selected parts thereof
- H04N5/932—Regeneration of analogue synchronisation signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0105—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level using a storage device with different write and read speed
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Studio Circuits (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本兄明は、コンピュータ端末の画11J!信号とハイビ
ジ田ンTVの画家信号とを合成する装置に適応して効果
の大きいスーパーインポーズ装置に関する。
ジ田ンTVの画家信号とを合成する装置に適応して効果
の大きいスーパーインポーズ装置に関する。
コンビエータ端末の画像とNT8c方式等襟準′■方式
の画像との合成は様々な分野で期待されている。
の画像との合成は様々な分野で期待されている。
近年のパーソナルコンピュータ、ワークステーション痛
末等の解像度は向上の一途をたどり、水平700から8
00ドツト、垂直約520ドツトのノンイアfiレース
が一般化している。上記端末等のキャラクタ画揮、グラ
フィック画像(以下端末IfI像とい5)とNTSC方
式TVm像の合成を行なうとき、次の問題点が明らかと
なっている。NTSC方式は(り1フィールドの走査線
(ドツト)密度が端末画像のそれの約1/2である。(
2)インターレース走査により、フィールド間の信号に
172走査線間のずれが生じる。(3)映像信号を端末
画像の画素密度に走査変換を行うと、動画f象(通常受
信画像)に不自然な境界が生じる。
末等の解像度は向上の一途をたどり、水平700から8
00ドツト、垂直約520ドツトのノンイアfiレース
が一般化している。上記端末等のキャラクタ画揮、グラ
フィック画像(以下端末IfI像とい5)とNTSC方
式TVm像の合成を行なうとき、次の問題点が明らかと
なっている。NTSC方式は(り1フィールドの走査線
(ドツト)密度が端末画像のそれの約1/2である。(
2)インターレース走査により、フィールド間の信号に
172走査線間のずれが生じる。(3)映像信号を端末
画像の画素密度に走査変換を行うと、動画f象(通常受
信画像)に不自然な境界が生じる。
NTSC方式と端末画像のドツト密度の差は、将来のT
V信号方式であるノ・イビジョン信号を用いれば解消で
きることが容易に考えられる。ノ・イビジヲンTV (
+W号は、1125本走査&(インタレース走置)、ビ
デオ帯域20MHz 、アスペクト比5:3等の仕様で
ある。フィールド当りの走査線数およびフィールド周波
数はほぼ端末画像のそれと等しい値である。
V信号方式であるノ・イビジョン信号を用いれば解消で
きることが容易に考えられる。ノ・イビジヲンTV (
+W号は、1125本走査&(インタレース走置)、ビ
デオ帯域20MHz 、アスペクト比5:3等の仕様で
ある。フィールド当りの走査線数およびフィールド周波
数はほぼ端末画像のそれと等しい値である。
ハイビジョン信号と端末画像信号の合成を考えると、上
記したようにfPI@imのバランスはとれたものの、
インターレース走査方式によるフィールド間信号に17
2走査巌間のずれはそのままのこり、さらにアスペクト
比の差による単位ドツト当りの占有時間差が生じる。こ
こで単位ドツト当りの占有時間差は、ノ・イビジョン信
号の水平走査距離が端末信号表示時に比べ(端末化゛号
表示時と画面高を等しいとする)574倍となるにもか
かわらず画信号が同一走査時間であることに起因する。
記したようにfPI@imのバランスはとれたものの、
インターレース走査方式によるフィールド間信号に17
2走査巌間のずれはそのままのこり、さらにアスペクト
比の差による単位ドツト当りの占有時間差が生じる。こ
こで単位ドツト当りの占有時間差は、ノ・イビジョン信
号の水平走査距離が端末信号表示時に比べ(端末化゛号
表示時と画面高を等しいとする)574倍となるにもか
かわらず画信号が同一走査時間であることに起因する。
つまり、・・イビジラン伯号を5:4アスペクト比の表
示体に出力すると縦長lth鍼となる。この問題に関し
ては、%開昭60−42995号公報にみられるように
、フィールドメモリのRead / Write時のク
ロックを変えることで対応している。この例ではハイビ
ジョンTV 48号の1フイ一ルド分のメモリを用いて
実現している。メモリ容量は約2Mバイトと非常に大規
模な構成となっている。また、上記例では先に示した問
題点の1つであるインタレース信号のフィールド間に隣
接する走査線間にi走査線間隔の情報ずれは未解決であ
る。つまり、インターレース方式の侶゛号をノンインタ
ーレース化すると1/2走査問隔ずれた信号を同一走査
位置に表示することから、画像が不自然に振動(輝度差
が大きい部分)したり、ぼけた状態となる。
示体に出力すると縦長lth鍼となる。この問題に関し
ては、%開昭60−42995号公報にみられるように
、フィールドメモリのRead / Write時のク
ロックを変えることで対応している。この例ではハイビ
ジョンTV 48号の1フイ一ルド分のメモリを用いて
実現している。メモリ容量は約2Mバイトと非常に大規
模な構成となっている。また、上記例では先に示した問
題点の1つであるインタレース信号のフィールド間に隣
接する走査線間にi走査線間隔の情報ずれは未解決であ
る。つまり、インターレース方式の侶゛号をノンインタ
ーレース化すると1/2走査問隔ずれた信号を同一走査
位置に表示することから、画像が不自然に振動(輝度差
が大きい部分)したり、ぼけた状態となる。
なお、ハイビジョンTVのNTSC方式への変換の例と
して、特開昭59−104867S号公報が挙げられる
。
して、特開昭59−104867S号公報が挙げられる
。
従来技術には上に述べたような問題があった。
不発明の目的は、上記した従来技術の欠点をなくし、ラ
インメモリ規模の少容量のメモリ構成でアスペクト比の
差とフィールド間の1/2走査線位置の情報ずれを解消
し、・・イビジヲンTV信号の高品位な11!lI像品
買をそこなうことなく端末画像信号と合成することにあ
る。
インメモリ規模の少容量のメモリ構成でアスペクト比の
差とフィールド間の1/2走査線位置の情報ずれを解消
し、・・イビジヲンTV信号の高品位な11!lI像品
買をそこなうことなく端末画像信号と合成することにあ
る。
C問題点を解決するための手段〕
本発明は、画素ごとに;f51けた5ラインメモリを、
タイミングを取りなから1ラインをライトモード、2ラ
インをリードモードに設定し、ライトクロックとり一ド
クロククを5/4の関係に保ち、リードモードの2ライ
ンメモリの信号を第1.第2のフィールドともに同一の
走査位置の画像信号腕るべくm像信号のリニア補間を行
い、フィールドごとにタイミングを合せて信号を出力す
ることにより、上記目的を4#:するものである。
タイミングを取りなから1ラインをライトモード、2ラ
インをリードモードに設定し、ライトクロックとり一ド
クロククを5/4の関係に保ち、リードモードの2ライ
ンメモリの信号を第1.第2のフィールドともに同一の
走査位置の画像信号腕るべくm像信号のリニア補間を行
い、フィールドごとにタイミングを合せて信号を出力す
ることにより、上記目的を4#:するものである。
リードモードにある2ラインメモリのクロックな誓き込
み時の415に設定することにより、・・イビジョン信
号のアスペクト比’g5:4とし、2ラインメモリの信
号から演算により新しい第1.第2フィールドの同一走
査位置の信号を作り出すことにより、I・イビジ薔ン侶
号の画像品質をそこなうことなくノンインタレース化す
ることができる。
み時の415に設定することにより、・・イビジョン信
号のアスペクト比’g5:4とし、2ラインメモリの信
号から演算により新しい第1.第2フィールドの同一走
査位置の信号を作り出すことにより、I・イビジ薔ン侶
号の画像品質をそこなうことなくノンインタレース化す
ることができる。
不発明の実施例について以下図面を用いて詳細に説明す
る。
る。
第)図は、本発明の第1の実施例の構成を示すブロック
図である。第1図の入出力倍号で、fHhはハイビジ璽
ンTV信号の水平同期信号、fvbは同TV信号の垂直
同期信号、■1h1は同TVM号のビデオ信号、Vtc
2は端末画像信号のビデオ信号を示−1SyI、。はパ
ーソナルコンピュータ、ワークステーション端末等ハビ
デオ発生器と同期を織る信号、vl。
図である。第1図の入出力倍号で、fHhはハイビジ璽
ンTV信号の水平同期信号、fvbは同TV信号の垂直
同期信号、■1h1は同TVM号のビデオ信号、Vtc
2は端末画像信号のビデオ信号を示−1SyI、。はパ
ーソナルコンピュータ、ワークステーション端末等ハビ
デオ発生器と同期を織る信号、vl。
は上記両画像信号の合成信号を示す。
1のU/gは、ノ・イビジ冒ンTV侶号の第1フイ−ル
ドと第2フィールドを識別する信号を発生する。2のI
)ckt兄生器は、I・イビジッン水平同期信号J’R
hからラインメモリライト用アドレス信号の原信号とな
るドツトクロックDch+を発生する回路である。3の
αに2発生器は、上記I)chtと同一の信号からライ
ンメモリリード用アドレス信号のIl、M号となるドツ
トクロックDck2を発生する。5のWアドレス発生器
、60Rアドレス発生器は、上記Dckj発生器2およ
びDCk2兄生@3で侍たそれぞれのドツトクロックを
基に、ラインメモリ7−12゜6のライトアドレスおよ
びリードアドレスをそれぞれ発生する。15の紙は、ノ
1イビジョンTV信号のビデオ信号をアナログ信号から
ディジタル信号にipする。リコンパータ、10および
11の頁はディジタル信号をアナログ信号に変換する夙
コンバータを示す。ここで本構成囚では、AD変換した
各ビットの信号処理はすべて同一のため1ビツトの形で
表わしである。SWl、 8W2および謂6は、R,/
W制御4の信号に従りてラインメモリ7−1゜2.3の
各メモリのリードアドレス、ライトアドレスを選択する
。8W4は、R/WflllJ偽4でリードモードに選
択されたラインメモリに・ADC15の信号を供給する
。SW5およびSW6は、FL/W制御4でライトモー
ドに選択されたラインメモリの出力をそれぞれL)AC
IOおよびDACllに供給する。加算器12は、DA
CloおよびDACttの信号を加算する。
ドと第2フィールドを識別する信号を発生する。2のI
)ckt兄生器は、I・イビジッン水平同期信号J’R
hからラインメモリライト用アドレス信号の原信号とな
るドツトクロックDch+を発生する回路である。3の
αに2発生器は、上記I)chtと同一の信号からライ
ンメモリリード用アドレス信号のIl、M号となるドツ
トクロックDck2を発生する。5のWアドレス発生器
、60Rアドレス発生器は、上記Dckj発生器2およ
びDCk2兄生@3で侍たそれぞれのドツトクロックを
基に、ラインメモリ7−12゜6のライトアドレスおよ
びリードアドレスをそれぞれ発生する。15の紙は、ノ
1イビジョンTV信号のビデオ信号をアナログ信号から
ディジタル信号にipする。リコンパータ、10および
11の頁はディジタル信号をアナログ信号に変換する夙
コンバータを示す。ここで本構成囚では、AD変換した
各ビットの信号処理はすべて同一のため1ビツトの形で
表わしである。SWl、 8W2および謂6は、R,/
W制御4の信号に従りてラインメモリ7−1゜2.3の
各メモリのリードアドレス、ライトアドレスを選択する
。8W4は、R/WflllJ偽4でリードモードに選
択されたラインメモリに・ADC15の信号を供給する
。SW5およびSW6は、FL/W制御4でライトモー
ドに選択されたラインメモリの出力をそれぞれL)AC
IOおよびDACllに供給する。加算器12は、DA
CloおよびDACttの信号を加算する。
レベル調整器15は、加算#12の信号を6etBtJ
&衰させる。SW7は、0/E1の信号により出力信号
を選択する。ビデオ合成器14は、SW7で選択した信
号と端末画像信号のビデオ信号v1゜2とを合成する加
算器を示す。同期侶号兄生器16は、廟末m+家信号を
発生するパーソナルコンピュータ等のビデオ回路(図示
してない)と同期を取る16号を発生する回路である。
&衰させる。SW7は、0/E1の信号により出力信号
を選択する。ビデオ合成器14は、SW7で選択した信
号と端末画像信号のビデオ信号v1゜2とを合成する加
算器を示す。同期侶号兄生器16は、廟末m+家信号を
発生するパーソナルコンピュータ等のビデオ回路(図示
してない)と同期を取る16号を発生する回路である。
各部の詳細な説明及び動作説明を行う前に、先に述べた
スーパーインポーズにおけるインターレース定食からノ
ンインタレース定食に変換する場合の1/2ライン間隔
のずれについて第2図および第3図をもちいて説明する
。まずI・イビジョンTV侶号は先に述べたようにイン
ターレース走食方式であり、端末Ij!Il像信号はフ
リッカ軽減等の理由によりノンインターレースが一般的
である。スーツく一インポーズ画像合成を行なう時、両
信号の同期イぎ号の周e数および位相を少なくとも1f
flI像表示期間中は一致させる必要がある。すなわち
、インクレース方式が一致することである。端末[I!
j像信号をインタレース化する(第1.第2フィールド
で同−侶−号を一走査線間隔ずらせてフィールド周期で
交互に走査する)と、先に述べたよ1m高梢細な表示系
ではフリッカを感じることになる。従りて、両信号はノ
ンインタレースで統一することになる。
スーパーインポーズにおけるインターレース定食からノ
ンインタレース定食に変換する場合の1/2ライン間隔
のずれについて第2図および第3図をもちいて説明する
。まずI・イビジョンTV侶号は先に述べたようにイン
ターレース走食方式であり、端末Ij!Il像信号はフ
リッカ軽減等の理由によりノンインターレースが一般的
である。スーツく一インポーズ画像合成を行なう時、両
信号の同期イぎ号の周e数および位相を少なくとも1f
flI像表示期間中は一致させる必要がある。すなわち
、インクレース方式が一致することである。端末[I!
j像信号をインタレース化する(第1.第2フィールド
で同−侶−号を一走査線間隔ずらせてフィールド周期で
交互に走査する)と、先に述べたよ1m高梢細な表示系
ではフリッカを感じることになる。従りて、両信号はノ
ンインタレースで統一することになる。
が水平同期1B号を示す。ノ・イビジ1ンTVの同期信
号の関係は、T、P=562.5Th(T、Pは垂直周
期、Thは水平周期を示す)であり、ノンインタレース
化するには、Ts−= n Th(nは走査線)のnを
整数にする方法がある。この場合nは562.5に近い
整数: N (562,563・・・)が選ばれる。こ
の場合新対して異なることになる。この場合の後述する
アスペクト比の処理および1/2ラインシフト処理は特
開昭60−42993号公報と類似のフィールドメモリ
するいはフレームメモリが必要となり適切ではない。そ
こで第2図のfHD に示すように、Thの長さ′f
!:fえず次の垂直同期信号(時刻1+)で水平同期信
号を発生させ、以下Thの周波で続く波形とする。
号の関係は、T、P=562.5Th(T、Pは垂直周
期、Thは水平周期を示す)であり、ノンインタレース
化するには、Ts−= n Th(nは走査線)のnを
整数にする方法がある。この場合nは562.5に近い
整数: N (562,563・・・)が選ばれる。こ
の場合新対して異なることになる。この場合の後述する
アスペクト比の処理および1/2ラインシフト処理は特
開昭60−42993号公報と類似のフィールドメモリ
するいはフレームメモリが必要となり適切ではない。そ
こで第2図のfHD に示すように、Thの長さ′f
!:fえず次の垂直同期信号(時刻1+)で水平同期信
号を発生させ、以下Thの周波で続く波形とする。
この時のラスタτの様子を第5図に示す。第3図の(a
)は、ハイビジノンTV信号のラスタの様子を示す。同
0))図は上記述べた方式によるラスタ構成を示す。す
なわち第2フィールドの(→走fmが第1フィールドの
走査曜の■に重なっている(■に瓜なる構成でも可)。
)は、ハイビジノンTV信号のラスタの様子を示す。同
0))図は上記述べた方式によるラスタ構成を示す。す
なわち第2フィールドの(→走fmが第1フィールドの
走査曜の■に重なっている(■に瓜なる構成でも可)。
上記より明らかなように、0走f線の情報は■の情報と
は1/2走査巌距離だけずれた画像情報であり異なった
ものである。
は1/2走査巌距離だけずれた画像情報であり異なった
ものである。
異なった情報を同一走査位置にフィールドごとに交互に
表示することになる。この結果、輝度の高い輪郭部はち
らついて見えたり、ぼけたようになる。
表示することになる。この結果、輝度の高い輪郭部はち
らついて見えたり、ぼけたようになる。
以下本発明の第1の冥施例の詳細な構成と動作の説明を
する。
する。
Dck1発生器2の具体的な回路構成を第4図に示す。
第4図は一般的に知られているクリ籏タル発街型PLI
、回路である。VXC023は制御人力V0により、ク
リスタル発掘子270発掘周波数をわずかに制御できる
、元振出力をカウンタ25で分周し位相検波器21でf
gbと位相比較する。位相比較器の出力ヲLPF22
’vaシ”cvcトL、VXCU25 ’S’制御する
こと九より、fHhのカウンタの分周倍のDaklを得
る。カウンタの分局数を2048とすると、クリスタル
発撮子27は69.12MHz (サンプリング定理よ
りハイビジラン■のビデオ信号帯域:20■h≦Dck
1の必要あり)となる。ここで得たDcklはADC1
5のサンプリングクロック及びライトアドレス発生器5
0入力信号となる。ライトアドレス発生65は水平同期
信号f)lhでリセットできる2048分周のカウンタ
でよい。カウンタの各ビットの出力がラインメモリ7−
12.3のライトアドレスとなる。なおライトアドレス
カウンタはDcklのカウンタ25と共用が可能である
。Dck2%生器3の生成3Dck1発生器と同様でカ
ウンタの分局数、クリスタルの発掘周波数が異なる。カ
ウンタの分周数4はA = 2048・’−<*数)で
求まる。ゆえにル=1532(8の倍数)、Dck2
==5 s、o 8MHzとする、リードアドレス発生
器6の具体的な構成を第5図に示す。カウンタ61は水
平同期信号flIh でリセットされ1632カウント
するカウンタである(Dck2発生器のカウンタを共用
することも可能である)。カウンタ61の出力とオフセ
ット1Ifb (ディジタル値でル≦2048−165
2の関係を満たす)を加算した値がリードアドレスとな
る。つまり、ハイビジョン信号の1ライン分からアスペ
クト比を適合させるために任意のルワード目から163
2ワード選ぶことにほかならない。
、回路である。VXC023は制御人力V0により、ク
リスタル発掘子270発掘周波数をわずかに制御できる
、元振出力をカウンタ25で分周し位相検波器21でf
gbと位相比較する。位相比較器の出力ヲLPF22
’vaシ”cvcトL、VXCU25 ’S’制御する
こと九より、fHhのカウンタの分周倍のDaklを得
る。カウンタの分局数を2048とすると、クリスタル
発撮子27は69.12MHz (サンプリング定理よ
りハイビジラン■のビデオ信号帯域:20■h≦Dck
1の必要あり)となる。ここで得たDcklはADC1
5のサンプリングクロック及びライトアドレス発生器5
0入力信号となる。ライトアドレス発生65は水平同期
信号f)lhでリセットできる2048分周のカウンタ
でよい。カウンタの各ビットの出力がラインメモリ7−
12.3のライトアドレスとなる。なおライトアドレス
カウンタはDcklのカウンタ25と共用が可能である
。Dck2%生器3の生成3Dck1発生器と同様でカ
ウンタの分局数、クリスタルの発掘周波数が異なる。カ
ウンタの分周数4はA = 2048・’−<*数)で
求まる。ゆえにル=1532(8の倍数)、Dck2
==5 s、o 8MHzとする、リードアドレス発生
器6の具体的な構成を第5図に示す。カウンタ61は水
平同期信号flIh でリセットされ1632カウント
するカウンタである(Dck2発生器のカウンタを共用
することも可能である)。カウンタ61の出力とオフセ
ット1Ifb (ディジタル値でル≦2048−165
2の関係を満たす)を加算した値がリードアドレスとな
る。つまり、ハイビジョン信号の1ライン分からアスペ
クト比を適合させるために任意のルワード目から163
2ワード選ぶことにほかならない。
第6図と第7図を用いてR,/W制御4の動作を説明す
る。第6図は動作波形を示すタイムチャート図である。
る。第6図は動作波形を示すタイムチャート図である。
第7図は具体的な回路構成を示す。
第7図のDFF401.402.405及びアンド40
4により、wc6図に示すラインメモリ7−1から7−
2のW/R信号を得る。上記各ラインメモリに対するW
/R,i号を、−r A/ fプレク? 405.40
6.407の切換信号とすることにより、各ラインメモ
リにリードアドレス、ライドア、ドレスを選択供給可能
となる。また各ラインメモリのW/R信号をメモリライ
ト信号、画素入力信号の制御に用い、ライトに選択され
たラインメモリにそれぞれ供給する。
4により、wc6図に示すラインメモリ7−1から7−
2のW/R信号を得る。上記各ラインメモリに対するW
/R,i号を、−r A/ fプレク? 405.40
6.407の切換信号とすることにより、各ラインメモ
リにリードアドレス、ライドア、ドレスを選択供給可能
となる。また各ラインメモリのW/R信号をメモリライ
ト信号、画素入力信号の制御に用い、ライトに選択され
たラインメモリにそれぞれ供給する。
なお同時に1ライン分のメモリのみがライトモードに選
択される・ SW5および8W6の具体的な回路をm8図に示す。
択される・ SW5および8W6の具体的な回路をm8図に示す。
SW5および8W6は、ラインメモリ7−1〜7−3の
出力をDACloおよび11に選択的に供給する。
出力をDACloおよび11に選択的に供給する。
これによりDACIOおよび11に入力されるラインメ
モリの出力とライトモード時のラインメモリの関係は表
1に示すようになる。
モリの出力とライトモード時のラインメモリの関係は表
1に示すようになる。
以下余白
表 1
DACloおよびDACllの出力は、加算器12方口
其され、レベル調整器13で172にされる。これによ
り、レベルvI4整器13の出力信号は、フィールド内
の隣接走査線信号のリニア補間信号となる。すなわち走
査線と走査線のちょうど中間位置の走査?H1M号とな
る。これは隣接走査線間の信号に強い相関があることに
よる。
其され、レベル調整器13で172にされる。これによ
り、レベルvI4整器13の出力信号は、フィールド内
の隣接走査線信号のリニア補間信号となる。すなわち走
査線と走査線のちょうど中間位置の走査?H1M号とな
る。これは隣接走査線間の信号に強い相関があることに
よる。
第9図に上記実施例における信号処理の様子を示すラス
ク構成図を示す。
ク構成図を示す。
従ってビデオ信号のとり出しは、第1フィールドについ
ては、SW7によりDACIの出力をそのまま出力し、
第2フィールドではレベル調整器13の出力を選択する
ことにより、ノンインターレース。
ては、SW7によりDACIの出力をそのまま出力し、
第2フィールドではレベル調整器13の出力を選択する
ことにより、ノンインターレース。
による第1.第2フィールドの走査線位置の侶勺を合せ
ることができる。SW7は、0/E1の信号で切り換え
る。
ることができる。SW7は、0/E1の信号で切り換え
る。
ビデオ合成器14により上記処理を行なった・・イビジ
ョンTV信号と端末[1!II r*m信号1゜2の合
成を行いスーパーインポーズが可能となる。
ョンTV信号と端末[1!II r*m信号1゜2の合
成を行いスーパーインポーズが可能となる。
なお同期信号発生器16は先に述べたようにインタレー
スの水平同期信号から第2図のfTlnに示すノンイン
タレースの四部信号を得る回路であり、要部の具体的回
路例を第10図に示す。第10図において、位相検a
1 o 1 、 LPFl 62. VCUl 65お
よびDFF165により24のPLiLY構成している
。モノマルチ164は水平同期信号のパルス鴨な決める
。
スの水平同期信号から第2図のfTlnに示すノンイン
タレースの四部信号を得る回路であり、要部の具体的回
路例を第10図に示す。第10図において、位相検a
1 o 1 、 LPFl 62. VCUl 65お
よびDFF165により24のPLiLY構成している
。モノマルチ164は水平同期信号のパルス鴨な決める
。
ビジ曹ンTV信号の水平周期)ずれたTh周期の同期信
号が得られ、0 / E (H号でフィールドごとに切
り換え、新水平同期偏号fllnとする。新水平同期信
号とハイビジシンの同期信号は、同期信号Sy、、Cと
して端末等のビデオ回路の外部同期に用いる。
号が得られ、0 / E (H号でフィールドごとに切
り換え、新水平同期偏号fllnとする。新水平同期信
号とハイビジシンの同期信号は、同期信号Sy、、Cと
して端末等のビデオ回路の外部同期に用いる。
本発明の第2の実施例を第11図と第12因を用いて説
明する。第11図に示すように、第2の実施例の特徴は
処理後の走査線の位置が走査線間の任意の位置にあるこ
とである。第11図では第1フィールドの隣接走査線の
上方から6、下方から1の距離に位置する。この場合D
AC1o、t1から曜までを除いた他の信号処理及び回
路構成は、第1図と同一である。
明する。第11図に示すように、第2の実施例の特徴は
処理後の走査線の位置が走査線間の任意の位置にあるこ
とである。第11図では第1フィールドの隣接走査線の
上方から6、下方から1の距離に位置する。この場合D
AC1o、t1から曜までを除いた他の信号処理及び回
路構成は、第1図と同一である。
第11図のΦ)に示すように@1フィールドの新信号は
、信号の重みを距離の逆比とした合成信号となり、第2
フィールドの新16号は、第1フィールドと同様、フィ
ールド間の隣接走査線からの距離に逆比例した合成信号
となる。この信号を第12図に示す如り9N7によりフ
ィールド周期で取り出すことにより、新ビデオ旧号を得
ることができる。
、信号の重みを距離の逆比とした合成信号となり、第2
フィールドの新16号は、第1フィールドと同様、フィ
ールド間の隣接走査線からの距離に逆比例した合成信号
となる。この信号を第12図に示す如り9N7によりフ
ィールド周期で取り出すことにより、新ビデオ旧号を得
ることができる。
ここで新ビデオ信号第1番目の位置を第11図のOと■
の間と仮定し、■かうの距離を1、■からの距離なmと
すると、第12図の荷重器171,172゜173.1
74の荷重値A、B、CおよびDはそれぞの間と仮定す
れば■から1.6)からmと考えれば上記の関係がなり
立つ。
の間と仮定し、■かうの距離を1、■からの距離なmと
すると、第12図の荷重器171,172゜173.1
74の荷重値A、B、CおよびDはそれぞの間と仮定す
れば■から1.6)からmと考えれば上記の関係がなり
立つ。
上記第1および第2の実施例において、ラインメモリは
、ハイビジョン信号の1ライン分を書き込み必要な部分
の信号を読み出す構成となっているが、効果が同じであ
ればメモリの容量を読み出し後に必要なワード数とし、
書き込み時に制御してもさしつかえない。
、ハイビジョン信号の1ライン分を書き込み必要な部分
の信号を読み出す構成となっているが、効果が同じであ
ればメモリの容量を読み出し後に必要なワード数とし、
書き込み時に制御してもさしつかえない。
また、第1および第2の実施例で、定量m信号の加重加
昇等の信号処理はOAK換された信号で行なったが、デ
ィジタル信号のまま上記処理を行ない、その後にDA変
換してもよい。
昇等の信号処理はOAK換された信号で行なったが、デ
ィジタル信号のまま上記処理を行ない、その後にDA変
換してもよい。
本発明により、画素ビット当り3ラインメモリという少
容量メモリ構成でI・イビジ1ノ倍号のフィールド間の
一走査線位置のずれを補正することでlff1i像品位
を落とさないノンインターレース化を冥現し、同時に、
I・イビジ1ノ倍号画像の3:4(垂直:水平)アスペ
クト比の信号を得ることができ、端末信号と高品質なス
ーツく−インポーズを可能にした。
容量メモリ構成でI・イビジ1ノ倍号のフィールド間の
一走査線位置のずれを補正することでlff1i像品位
を落とさないノンインターレース化を冥現し、同時に、
I・イビジ1ノ倍号画像の3:4(垂直:水平)アスペ
クト比の信号を得ることができ、端末信号と高品質なス
ーツく−インポーズを可能にした。
第1因は本発明の第1の実施例の要gを示すブロック図
、第2図はハイビジョン信号の同期信号の波形図、8g
3図は走査線構造を示す図、第4図はドツトクロック発
生器の具体例を示すブロック図、第5図はアドレス発生
器の具体例を示すブロック図、第6図はラインメモリの
リードライトのタイミングを示すタイムチャート図、第
7図はリード/ライト制御器の具体例を示すブロック図
、第8図はSW5およびfm6の具体例を示す回路図、
第9図は本発明の第1の実施例の信号処理の様子を示す
ラスク構成図、第10図は同期信号発生回路の具体例を
示すブロック図、第11図は本発明の第2の実施例の信
号処理の様子を示すラスク構成因、第12図は本発明の
第2の実施例の要部を示すブロック図である。 1・・・奇偶フィールド判定器、2・・・I)ck+発
生器、5・・・Dc* :i発生器、4・・・リードラ
イト制御器、5・・・ライトアドレス発生器、6・・・
リードアドレス発生i、 7−1〜3・・・ラインメ
モ17. 10.11・・・DAコンパ−タ、12・・
・加算器、16・・・レベル調整器、14・・・ビデオ
合成器、15・・・、−コンバータ、16・・・同期信
号発生器。 l゛。
、第2図はハイビジョン信号の同期信号の波形図、8g
3図は走査線構造を示す図、第4図はドツトクロック発
生器の具体例を示すブロック図、第5図はアドレス発生
器の具体例を示すブロック図、第6図はラインメモリの
リードライトのタイミングを示すタイムチャート図、第
7図はリード/ライト制御器の具体例を示すブロック図
、第8図はSW5およびfm6の具体例を示す回路図、
第9図は本発明の第1の実施例の信号処理の様子を示す
ラスク構成図、第10図は同期信号発生回路の具体例を
示すブロック図、第11図は本発明の第2の実施例の信
号処理の様子を示すラスク構成因、第12図は本発明の
第2の実施例の要部を示すブロック図である。 1・・・奇偶フィールド判定器、2・・・I)ck+発
生器、5・・・Dc* :i発生器、4・・・リードラ
イト制御器、5・・・ライトアドレス発生器、6・・・
リードアドレス発生i、 7−1〜3・・・ラインメ
モ17. 10.11・・・DAコンパ−タ、12・・
・加算器、16・・・レベル調整器、14・・・ビデオ
合成器、15・・・、−コンバータ、16・・・同期信
号発生器。 l゛。
Claims (1)
- 1、キャラクタ端末、グラフィック端末が発生するビデ
オ画像と標準方式の高品質TVの発生する画像とを合成
するスーパーインポーズ装置において、前記TVビデオ
信号を第1のサンプリングクロックでディジタルデータ
に変換するADコンバータと、前記ディジタルデータの
走査線に対応して設けられた3ラインのラインメモリと
、前記ADコンバータの出力データを前記ラインメモリ
の1つに書き込み、同時に前記ラインメモリの2つのデ
ータを第1のサンプリングクロックの周期の4/5倍の
周期をもつ第2のサンプリングクロックで読み出すよう
制御する手段と、前記2ラインメモリの出力をそれぞれ
アナログデータに変換するDAコンバータと、前記2ラ
インメモリの一方の出力と前記2ラインメモリの出力デ
ータのリニア補間された出力とのいずれか一方を、第1
、第2フィールドともに同一走査位置の画像信号を出力
するようにフィールドごとに出力を交互に切り換える手
段とを有することを特徴とするスーパーインポーズ装置
。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62012355A JPH0810912B2 (ja) | 1987-01-23 | 1987-01-23 | ス−パ−インポ−ズ装置 |
US07/145,144 US4814873A (en) | 1987-01-23 | 1988-01-19 | Method and apparatus for converting an image signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62012355A JPH0810912B2 (ja) | 1987-01-23 | 1987-01-23 | ス−パ−インポ−ズ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63181572A true JPS63181572A (ja) | 1988-07-26 |
JPH0810912B2 JPH0810912B2 (ja) | 1996-01-31 |
Family
ID=11802970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62012355A Expired - Lifetime JPH0810912B2 (ja) | 1987-01-23 | 1987-01-23 | ス−パ−インポ−ズ装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4814873A (ja) |
JP (1) | JPH0810912B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4967263A (en) * | 1988-09-07 | 1990-10-30 | General Electric Company | Widescreen television signal processor system with interpolator for reducing artifacts |
US4989091A (en) * | 1988-11-16 | 1991-01-29 | Scientific-Atlanta, Inc. | Scan converter for a high definition television system |
US5283561A (en) * | 1989-02-24 | 1994-02-01 | International Business Machines Corporation | Color television window for a video display unit |
KR930000994B1 (ko) * | 1990-08-09 | 1993-02-12 | 삼성전자 주식회사 | Cd-rom 데이타 버퍼링 및 독출용 어드레스 발생방법 및 회로 |
US5442371A (en) * | 1993-09-27 | 1995-08-15 | Honeywell Inc. | Simplified image reconstruction interface |
JPH08147478A (ja) * | 1994-11-17 | 1996-06-07 | Hitachi Ltd | 動画像復号化装置 |
US5675390A (en) * | 1995-07-17 | 1997-10-07 | Gateway 2000, Inc. | Home entertainment system combining complex processor capability with a high quality display |
US6359636B1 (en) | 1995-07-17 | 2002-03-19 | Gateway, Inc. | Graphical user interface for control of a home entertainment system |
US5823871A (en) * | 1995-11-08 | 1998-10-20 | Holtek Microelectronics, Inc. | Interface control device for use with TV game equipment |
US5914711A (en) * | 1996-04-29 | 1999-06-22 | Gateway 2000, Inc. | Method and apparatus for buffering full-motion video for display on a video monitor |
JP2003018552A (ja) * | 2001-06-27 | 2003-01-17 | Nec Corp | 走査線変換回路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0212784A3 (en) * | 1985-07-01 | 1988-12-07 | Beltronics, Inc. | Method and apparatus for converting images from scanning sensors, such as ccd's and the like |
US4729012A (en) * | 1985-08-30 | 1988-03-01 | Rca Corporation | Dual mode television receiver for displaying wide screen and standard aspect ratio video signals |
US4723163A (en) * | 1985-12-26 | 1988-02-02 | North American Philips Consumer Electronics Corp. | Adaptive line interpolation for progressive scan displays |
US4730215A (en) * | 1986-05-30 | 1988-03-08 | Rca Corporation | Compatible wide screen television system with variable image compression/expansion |
US4733299A (en) * | 1987-03-26 | 1988-03-22 | New York Institute Of Technology | Method and apparatus for generating progressively scanned television information |
JP3203782B2 (ja) * | 1992-07-24 | 2001-08-27 | 松下電器産業株式会社 | 流量計測装置 |
-
1987
- 1987-01-23 JP JP62012355A patent/JPH0810912B2/ja not_active Expired - Lifetime
-
1988
- 1988-01-19 US US07/145,144 patent/US4814873A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4814873A (en) | 1989-03-21 |
JPH0810912B2 (ja) | 1996-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU733582B2 (en) | Video display apparatus and video display method | |
EP0782333B1 (en) | Image display apparatus | |
US5742349A (en) | Memory efficient video graphics subsystem with vertical filtering and scan rate conversion | |
US5781241A (en) | Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers | |
US5986635A (en) | Processor for converting pixel number of video signal and display apparatus using the same | |
KR100246088B1 (ko) | 화소수변환장치 | |
JPS63181572A (ja) | ス−パ−インポ−ズ装置 | |
JP4445122B2 (ja) | 2タップ/3タップフリッカフィルタリングのためのシステム及び方法 | |
KR100332329B1 (ko) | 영상신호변환장치 | |
US6674478B2 (en) | Image processing apparatus, method and providing medium | |
JP2000023033A (ja) | 分割マルチ画面表示装置 | |
JP3484763B2 (ja) | 映像データ転送装置およびコンピュータシステム | |
JP3804893B2 (ja) | 映像信号処理回路 | |
JPH03289785A (ja) | 走査変換回路 | |
JP2592264B2 (ja) | ビデオ信号発生装置 | |
JPS61125294A (ja) | テレビジヨン受信機 | |
JP2006184619A (ja) | 映像表示装置 | |
JP4089590B2 (ja) | 映像表示方法 | |
JP2884648B2 (ja) | 映像信号の変換方法 | |
JPH0951490A (ja) | 副画面映像信号垂直圧縮回路 | |
JP3894173B2 (ja) | 映像データ転送を行うコンピュータシステム | |
JP2884647B2 (ja) | 映像信号の変換方法 | |
JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
JPH1013795A (ja) | 線順次画像生成装置 | |
JPS6382179A (ja) | 映像信号変換装置 |