JPH0810415B2 - 基準電圧源 - Google Patents
基準電圧源Info
- Publication number
- JPH0810415B2 JPH0810415B2 JP59256080A JP25608084A JPH0810415B2 JP H0810415 B2 JPH0810415 B2 JP H0810415B2 JP 59256080 A JP59256080 A JP 59256080A JP 25608084 A JP25608084 A JP 25608084A JP H0810415 B2 JPH0810415 B2 JP H0810415B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- conductivity type
- mirror circuit
- current mirror
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/245—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はダイオードを使用した基準電圧源に関する。
［従来の技術］ 第４図はこの種の基準電圧源の従来例の回路図で、負
荷抵抗R1、ダイオードD1、基準電圧Vrefを出力するため
の出力端子OUTからなる。
荷抵抗R1、ダイオードD1、基準電圧Vrefを出力するため
の出力端子OUTからなる。
ダイオードD1を流れる電流Idは ここで、Is:ダイオードD1の逆方向飽和電流 T :温度 K :定数 で表わされる。
式（１）の両辺の対数をとって変形すると、基準電圧Vr
efは で表わされる。
efは で表わされる。
また、ダイオードD1を流れる電流Idは抵抗R1と電源電
圧VDを使用して、 で表わされる。
圧VDを使用して、 で表わされる。
式（３）を式（２）に代入すると、基準電圧Vrefは で表わされる。
ここで、式（４）の右辺のlog内の項 を考えると、基準電圧Vrefの変化より電源電圧VDの変化
が大きいと考えられる。従って、右辺log内の基準電圧V
refは定数に置き換えて考えることが可能で、これを0.6
V（通常0.6V付近の電圧が生じるため）とすると、基準
電圧Vrefの絶対値は温度Ｔ、電源電圧VD、逆方向飽和電
流IS、負荷抵抗R1にそれぞれ独立に依存することがわか
る。この中で最も影響が大きいのは温度Ｔで、これを一
定にしても電源電圧VDは２〜３倍の変化、逆方向飽和電
流ISは５〜６倍、負荷抵抗R1も高抵抗をIC内に作った場
合２〜３倍の変化が考えられる。
が大きいと考えられる。従って、右辺log内の基準電圧V
refは定数に置き換えて考えることが可能で、これを0.6
V（通常0.6V付近の電圧が生じるため）とすると、基準
電圧Vrefの絶対値は温度Ｔ、電源電圧VD、逆方向飽和電
流IS、負荷抵抗R1にそれぞれ独立に依存することがわか
る。この中で最も影響が大きいのは温度Ｔで、これを一
定にしても電源電圧VDは２〜３倍の変化、逆方向飽和電
流ISは５〜６倍、負荷抵抗R1も高抵抗をIC内に作った場
合２〜３倍の変化が考えられる。
ここで、逆方向飽和電流ISは で表わされる。Ａは面積係数で10μ□とするとＡ＝１×
10-6cm、ｑ＝1.6×10-19Coul、Dnはおよそ10cm2/sec、L
nは約10-3、Ppは1016／cm2程度であり、この場合Nnは10
19／cm3となりDpDn、LpLnであるため式（５）の括
弧内左側の項Dp/LpNnは無視することができる。Niはシ
リコンの場合1.4×1010／cm3を考えれば良く、典型的な
値としてIS＝３×10-17Ampである。製造上変動が考えら
れるのはPpのみ考えれば良く、逆方向飽和電流ISはPp、
つまりＰウエル濃度に逆比例することが判る。
10-6cm、ｑ＝1.6×10-19Coul、Dnはおよそ10cm2/sec、L
nは約10-3、Ppは1016／cm2程度であり、この場合Nnは10
19／cm3となりDpDn、LpLnであるため式（５）の括
弧内左側の項Dp/LpNnは無視することができる。Niはシ
リコンの場合1.4×1010／cm3を考えれば良く、典型的な
値としてIS＝３×10-17Ampである。製造上変動が考えら
れるのはPpのみ考えれば良く、逆方向飽和電流ISはPp、
つまりＰウエル濃度に逆比例することが判る。
以上の電源電圧VD、逆方向飽和電流IS、抵抗R1の変化
分を式（４）に入れて基準電圧Vrefの変動幅を算出する
とおよそ±10％となる。この値は基準電圧源として使用
するには不適当で、実際には抵抗R1を定電流源とし電源
電圧VDの影響を少なくして使用している。ICに内蔵する
ことを考えた場合定電流源はデイプレツシヨントランジ
スタを使用するのが最も確実な方法であるが、この場合
デイプレツシヨントランジスタの閾値のバラツキを考慮
しなければならず結果として変動幅も大きくは改善され
ない。
分を式（４）に入れて基準電圧Vrefの変動幅を算出する
とおよそ±10％となる。この値は基準電圧源として使用
するには不適当で、実際には抵抗R1を定電流源とし電源
電圧VDの影響を少なくして使用している。ICに内蔵する
ことを考えた場合定電流源はデイプレツシヨントランジ
スタを使用するのが最も確実な方法であるが、この場合
デイプレツシヨントランジスタの閾値のバラツキを考慮
しなければならず結果として変動幅も大きくは改善され
ない。
本発明の目的は、温度以外（電源電圧、逆方向飽和電
流等）による変動幅が大幅に改善された基準電圧源を提
供することである。
流等）による変動幅が大幅に改善された基準電圧源を提
供することである。
［問題点を解決するための手段］ 本発明の基準電圧源は、半導体基板に設けられ、該基
板と同電位で反対導電型の第１の領域と、前記第１の領
域内に形成され、前記第１の領域と反対導電型の第２の
領域と、前記第２の領域と接続された、電流ミラー回路
を使用した電流源を内部に有し、前記第１の領域と同導
電型の第３の領域と、一端が前記電流ミラー回路の基準
源と接続され、他端が前記基板と同電位で、前記第３の
領域内に作られたトランジスタと同導電型の負荷回路と
を備えてなる。
板と同電位で反対導電型の第１の領域と、前記第１の領
域内に形成され、前記第１の領域と反対導電型の第２の
領域と、前記第２の領域と接続された、電流ミラー回路
を使用した電流源を内部に有し、前記第１の領域と同導
電型の第３の領域と、一端が前記電流ミラー回路の基準
源と接続され、他端が前記基板と同電位で、前記第３の
領域内に作られたトランジスタと同導電型の負荷回路と
を備えてなる。
［実施例］ 本発明の実施例について図面を参照して説明する。
第１図は本発明による基準電圧源の一実施例の回路図
である。
である。
本実施例の基準電圧源は、負荷抵抗R2、Ｎ型MOSトラ
ンジスタTr1，Tr2、Ｐウエル内に形成されたダイオード
D2、出力端子OUTからなる。ダイオードD2に対する電流I
Dの式は（１）式と同じであるから、（２）式から 次に、負荷抵抗R2に対しては、 （７）式を（６）式に代入して ここで、電圧VSはＮ型MOSトランジスタTr1の閾値Vth
に依存し、Ｐウエル濃度が増せば閾値Vthは大きくなる
ため（VD−VS）は小さく、逆にＰウエル濃度が減れば
（VD−VS）は大きくなり、逆方向飽和電流ISの変化を打
ち消すことができる。
ンジスタTr1，Tr2、Ｐウエル内に形成されたダイオード
D2、出力端子OUTからなる。ダイオードD2に対する電流I
Dの式は（１）式と同じであるから、（２）式から 次に、負荷抵抗R2に対しては、 （７）式を（６）式に代入して ここで、電圧VSはＮ型MOSトランジスタTr1の閾値Vth
に依存し、Ｐウエル濃度が増せば閾値Vthは大きくなる
ため（VD−VS）は小さく、逆にＰウエル濃度が減れば
（VD−VS）は大きくなり、逆方向飽和電流ISの変化を打
ち消すことができる。
第２、第３図は本発明の他の実施例で、第１図の負荷
抵抗R2の代りにデイプレツシヨン型MOSFETR3，R4をそれ
ぞれ使用したもので、電圧VSが大きくなる程バツクゲー
トバイアスが加わることになるからＰウエル濃度が増せ
ばMOSFETR3，R4の抵抗値はより大きくなり、逆にＰウエ
ル濃度が減れば小さくなることからこれも逆方向飽和電
流ISの変動を打ち消す方向に働くことがわかる。
抵抗R2の代りにデイプレツシヨン型MOSFETR3，R4をそれ
ぞれ使用したもので、電圧VSが大きくなる程バツクゲー
トバイアスが加わることになるからＰウエル濃度が増せ
ばMOSFETR3，R4の抵抗値はより大きくなり、逆にＰウエ
ル濃度が減れば小さくなることからこれも逆方向飽和電
流ISの変動を打ち消す方向に働くことがわかる。
電源電圧VDの変動に対してもデイプレツシヨン型MOSF
ETを使用することが効果的であることがわかっている
が、今度はデイプレツシヨンを作る工程を新たな変動分
として考えに入れなければならないが、それでもバツク
ゲートバイアスが加わることにより逆方向飽和電流ISに
対する打消し効果が大きく実験値で比較するとISの変動
幅が1/2〜1/3になったように見え、この結果プロセス変
動に対して発生電圧Vrefのバラツキを極めて低く抑える
ことができる。なお、電源の変動も加えた場合の発生電
圧Vrefのバラツキは±３％〜４％の範囲になることが実
験で確かめられている。
ETを使用することが効果的であることがわかっている
が、今度はデイプレツシヨンを作る工程を新たな変動分
として考えに入れなければならないが、それでもバツク
ゲートバイアスが加わることにより逆方向飽和電流ISに
対する打消し効果が大きく実験値で比較するとISの変動
幅が1/2〜1/3になったように見え、この結果プロセス変
動に対して発生電圧Vrefのバラツキを極めて低く抑える
ことができる。なお、電源の変動も加えた場合の発生電
圧Vrefのバラツキは±３％〜４％の範囲になることが実
験で確かめられている。
本実施例はＰウエル型Ｃ−MOSの場合であるが、Ｎウ
エル型Ｃ−MOSの場合電位関係が変わるだけで同様な説
明が成り立つ。
エル型Ｃ−MOSの場合電位関係が変わるだけで同様な説
明が成り立つ。
［発明の効果］ 本発明は以上説明したように、第２の領域と接続され
た、電流ミラー回路を使用した電流源を内部に有し、第
１の領域と同導電型の第３の領域と、一端が前記電流ミ
ラー回路の基準源と接続され、他端が基板と同電位で、
第３の領域内に作られたトランジスタと同導電型の負荷
回路とを備えたので、温度以下の電源電圧、逆方向飽和
電流等による変動幅が大幅に改善された基準電圧が得ら
れる。また、本発明は、複雑なプロセスを使用しないで
通常のＣ−MOS製造プロセスで容易に実現できる利点も
合せてもつ。
た、電流ミラー回路を使用した電流源を内部に有し、第
１の領域と同導電型の第３の領域と、一端が前記電流ミ
ラー回路の基準源と接続され、他端が基板と同電位で、
第３の領域内に作られたトランジスタと同導電型の負荷
回路とを備えたので、温度以下の電源電圧、逆方向飽和
電流等による変動幅が大幅に改善された基準電圧が得ら
れる。また、本発明は、複雑なプロセスを使用しないで
通常のＣ−MOS製造プロセスで容易に実現できる利点も
合せてもつ。
第１図は本発明による基準電圧源の一実施例の回路図、
第２図、第３図は他の実施例の回路図、第４図は従来例
の回路図である。 Tr1，Tr2:N型トランジスタ、D2：ダイオード、R2：負荷
抵抗、R3，R4:MOSFET、OUT:出力端子、VD：電源電圧、V
ref:基準電圧。
第２図、第３図は他の実施例の回路図、第４図は従来例
の回路図である。 Tr1，Tr2:N型トランジスタ、D2：ダイオード、R2：負荷
抵抗、R3，R4:MOSFET、OUT:出力端子、VD：電源電圧、V
ref:基準電圧。
Claims (5)
- 【請求項１】半導体基板に設けられ前記基板と反対導電
型の第１の領域および前記第１の領域内に形成され前記
第１の領域とは反対導電型で前記第１の領域よりも不純
物が高濃度である第２の領域とからなるダイオードと、
前記第１の領域と同導電型の第３の領域に前記第３の領
域を基板として形成されたMOSFETで構成される電流ミラ
ー回路であってその出力側が前記第２の領域に接続され
入力側が前記電流ミラー回路の定電流源となる素子に接
続され、前記ダイオードの両端間を出力とし、前記第１
および第３の領域は略同じ不純物濃度であることを特徴
とする基準電圧源。 - 【請求項２】前記請求項１記載の基準電圧源において、
前記定電流源となる素子は前記電流ミラー回路を構成す
る前記MOSFETと同導電型のディプレッション型MOSFETか
ら成り、前記ディプレッション型MOSFETは前記第３の領
域に形成されることを特徴とする基準電圧源。 - 【請求項３】半導体基板に設けられ前記基板と同電位で
反対導電型の第１の領域および前記第１の領域内に形成
された前記第１の領域と反対導電型の第２の領域でなる
ダイオードと、前記第１の領域と同導電型の第３の領域
に形成された電流ミラー回路であって出力側が前記第２
の領域に接続された電流ミラー回路と、前記電流ミラー
回路の入力側と前記半導体基板の電位点との間に接続さ
れた抵抗素子とを有し、前記ダイオードの両端を出力と
し、前記第１および第３の領域は略同じ不純物濃度であ
ることを特徴とする基準電圧源。 - 【請求項４】半導体基板に設けられ前記基板と同電位で
反対導電型の第１の領域および前記第１の領域内に形成
された前記第１の領域と反対導電型の第２の領域でなる
ダイオードと、前記第１の領域と同導電型の第３の領域
に形成された電流ミラー回路であって出力側が前記第２
の領域に接続された電流ミラー回路と、前記電流ミラー
回路の入力側と前記半導体基板の電位点との間に接続さ
れ前記電流ミラー回路を構成するトランジスタと同導電
型のディプレッション型トランジスタとを有し、前記デ
ィプレッション型トランジスタのゲートは電流ミラー回
路の入力側に接続され、前記ダイオードの両端間を出力
とし、前記第１および第３の領域は略同じ不純物濃度で
あることを特徴とする基準電圧源。 - 【請求項５】半導体基板に設けられ前記基板と同電位で
反対導電型の第１の領域および前記第１の領域内に形成
された前記第１の領域と反対導電型の第２の領域でなる
ダイオードと、前記第１の領域と同導電型の第３の領域
に形成された電流ミラー回路であって出力側が前記第２
の領域に接続された電流ミラー回路と、前記電流ミラー
回路の入力側と前記半導体基板の電位点との間に接続さ
れ前記電流ミラー回路を構成するトランジスタと同導電
型のディプレッション型トランジスタとを有し、前記デ
ィプレッション型トランジスタのゲートを前記半導体基
板の電位点に接続し、前記ダイオードの両端間を出力と
し、前記第１および第３の領域は略同じ不純物濃度であ
ることを特徴とする基準電圧源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256080A JPH0810415B2 (ja) | 1984-12-04 | 1984-12-04 | 基準電圧源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59256080A JPH0810415B2 (ja) | 1984-12-04 | 1984-12-04 | 基準電圧源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61133423A JPS61133423A (ja) | 1986-06-20 |
| JPH0810415B2 true JPH0810415B2 (ja) | 1996-01-31 |
Family
ID=17287610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59256080A Expired - Lifetime JPH0810415B2 (ja) | 1984-12-04 | 1984-12-04 | 基準電圧源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0810415B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4034371C1 (ja) * | 1990-10-29 | 1991-10-31 | Eurosil Electronic Gmbh, 8057 Eching, De | |
| DE10146849A1 (de) | 2001-09-24 | 2003-04-10 | Atmel Germany Gmbh | Verfahren zur Erzeugung einer Ausgangsspannung |
| CN103853229A (zh) * | 2012-12-05 | 2014-06-11 | 艾尔瓦特集成电路科技（天津）有限公司 | 基准电压发生器和相应的集成电路 |
| CN103926965B (zh) * | 2013-01-16 | 2016-04-27 | 上海华虹集成电路有限责任公司 | 自偏置恒流稳压电路 |
| CN105159377B (zh) * | 2015-07-28 | 2016-10-19 | 电子科技大学 | 一种低功耗的电源调节电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS562017A (en) * | 1979-06-19 | 1981-01-10 | Toshiba Corp | Constant electric current circuit |
| JPS58132816A (ja) * | 1982-02-02 | 1983-08-08 | Nec Corp | 電気回路 |
-
1984
- 1984-12-04 JP JP59256080A patent/JPH0810415B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61133423A (ja) | 1986-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0205104B1 (en) | Intermediate potential generation circuit | |
| JP2509596B2 (ja) | 中間電位生成回路 | |
| JP2615009B2 (ja) | 電界効果トランジスタ電流源 | |
| JPH0327934B2 (ja) | ||
| US5434534A (en) | CMOS voltage reference circuit | |
| US5047706A (en) | Constant current-constant voltage circuit | |
| KR100253645B1 (ko) | 기준 전압 발생 회로 | |
| JP3319406B2 (ja) | 比較増幅検出回路 | |
| JPS62188255A (ja) | 基準電圧発生回路 | |
| US6348832B1 (en) | Reference current generator with small temperature dependence | |
| JP4084872B2 (ja) | ボルテージレギュレータ | |
| JP2684600B2 (ja) | 温度に対して安定な電流源 | |
| JPH0810415B2 (ja) | 基準電圧源 | |
| JPS6153860B2 (ja) | ||
| JPH08125026A (ja) | 半導体集積回路装置 | |
| JP3963597B2 (ja) | 短絡保護回路 | |
| US6184558B1 (en) | Comparator having reduced offset voltage | |
| JP2721286B2 (ja) | 半導体装置の温度補償型基準電圧発生回路 | |
| JP2754834B2 (ja) | バンドギャップ基準電圧発生回路 | |
| JPH0774976B2 (ja) | 電圧制御回路 | |
| JP2557846B2 (ja) | 半導体集積回路 | |
| JPS5890756A (ja) | モノリシツク基準電流源 | |
| JP2637791B2 (ja) | ブログラマブル基準電圧発生器 | |
| JP2586011B2 (ja) | 電圧発生回路 | |
| JP3286155B2 (ja) | 定電圧回路 |