JPS6038024B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6038024B2 JPS6038024B2 JP14787177A JP14787177A JPS6038024B2 JP S6038024 B2 JPS6038024 B2 JP S6038024B2 JP 14787177 A JP14787177 A JP 14787177A JP 14787177 A JP14787177 A JP 14787177A JP S6038024 B2 JPS6038024 B2 JP S6038024B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- titanium
- platinum
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の金属配線の製造方法に関する。
従来、半導体装置の金属配線の主材料として金を用いる
場合、チタン−白金−金（Ｔｉ−Ｐｔ−Ａｕ）の３層構
造とするのが最も一般的である。
場合、チタン−白金−金（Ｔｉ−Ｐｔ−Ａｕ）の３層構
造とするのが最も一般的である。
この加工法としては、以下のような方法が知られている
。第１図は従来の半導体装置の製造方法の１例を説明す
る断面図である。
。第１図は従来の半導体装置の製造方法の１例を説明す
る断面図である。
まず、白金の加工が困難であるため、リフト・オフ方法
を用いて、基板１０１上にチタン−白金の２層膜１０３
，１０４のパターンを形成する（第１図ａ）。
を用いて、基板１０１上にチタン−白金の２層膜１０３
，１０４のパターンを形成する（第１図ａ）。
次に、導電膜、例えば、アルミニウム膜１０５をチタン
−白金パターンを含む基板上に彼着する。
−白金パターンを含む基板上に彼着する。
しかる後、前記アルミニウム膜１０５をホトレジスト１
０６を用いて選択的に蝕刻して、各島状のチタン−白金
膜１０３，１０４とアルミニウム膜１０５とを連結させ
、かつ配線路となるべき部分の白金膜表面を露出させる
（第１図ｂ）。次に、金メッキ処理を施せば、前記露出
した白上に金１０７がメッキされる（第１図ｃ）。しか
る後、前記アルミニウムを除去すると、チタン−白金−
金の配線路が得られる（第１図ｄ）。もう一つの従釆の
方法は次の通りである。
０６を用いて選択的に蝕刻して、各島状のチタン−白金
膜１０３，１０４とアルミニウム膜１０５とを連結させ
、かつ配線路となるべき部分の白金膜表面を露出させる
（第１図ｂ）。次に、金メッキ処理を施せば、前記露出
した白上に金１０７がメッキされる（第１図ｃ）。しか
る後、前記アルミニウムを除去すると、チタン−白金−
金の配線路が得られる（第１図ｄ）。もう一つの従釆の
方法は次の通りである。
第２図は従来の半導体装置の製造方法の他の例を説明す
る断面図である。
る断面図である。
基板２０１表面にチタン膜２０３を被着ごせた後、リフ
ト・オフ法を用いて白金膜２０４をパターン形成する（
第２図ａ）。
ト・オフ法を用いて白金膜２０４をパターン形成する（
第２図ａ）。
しかる後、金メッキ処理を施せば、白金膜２０４表面に
金２０７がメッキされる。
金２０７がメッキされる。
このときには、前記チタン膜２０３がメッキ用電流が通
路となる。また、その表面には薄い酸化膜が形成されて
いるため金は彼着しない（第２図ｂ）。次に、前記金２
０７をマスクとして前記チタン膜２０３を選択的に蝕刻
して配線路が形成される（第２図ｃ）。
路となる。また、その表面には薄い酸化膜が形成されて
いるため金は彼着しない（第２図ｂ）。次に、前記金２
０７をマスクとして前記チタン膜２０３を選択的に蝕刻
して配線路が形成される（第２図ｃ）。
これら従来法においては、第１の例では、‘１’目合せ
工程が必要である等工程が複雑となる、‘２｝目合せず
れに起因するパターン精度の低下、‘３’チタンー白金
膜のＩＪフト・オフが困難等の欠点がある。第２の例で
は、‘１’白金膜のりフト・オフ困難、■メッキ金属の
横広がりによるパターン精度の低下、【３’配線部チタ
ン膜表面の酸化による抵抗増加或は信頼性の低下‘４）
チタン膜をメッキ用の電流路とするため、この膜厚は比
較的厚くする必要がある。
工程が必要である等工程が複雑となる、‘２｝目合せず
れに起因するパターン精度の低下、‘３’チタンー白金
膜のＩＪフト・オフが困難等の欠点がある。第２の例で
は、‘１’白金膜のりフト・オフ困難、■メッキ金属の
横広がりによるパターン精度の低下、【３’配線部チタ
ン膜表面の酸化による抵抗増加或は信頼性の低下‘４）
チタン膜をメッキ用の電流路とするため、この膜厚は比
較的厚くする必要がある。
通常の半導体装置では、基板表面に０．３ミクロン程度
の凹凸があり、この部分でチタン膜が断線しない濃厚と
しては０．５ミクロン程度が必要であろう。従って、こ
の蝕刻が困難となり、またパターン精度も低下する。こ
のように従来法では微細な配線パターンを得るのは困難
である。本発明は上記欠点を除き、微細な配線パターン
を有する半導体装置を容易に製造する方法を提供するも
のである。
の凹凸があり、この部分でチタン膜が断線しない濃厚と
しては０．５ミクロン程度が必要であろう。従って、こ
の蝕刻が困難となり、またパターン精度も低下する。こ
のように従来法では微細な配線パターンを得るのは困難
である。本発明は上記欠点を除き、微細な配線パターン
を有する半導体装置を容易に製造する方法を提供するも
のである。
本発明の半導体装置の製造方法は、所望の半導体領域を
設けた半導体基板の一主面を覆う絶縁膜に開孔を設ける
工程と、前記絶縁膜と鍵鍍金性の保護膜を順次被看する
工程と、マスクを用いて前記保護膜と第２の導電膜とを
選択除去し、第１の導電膜を選択露出せしめる工程と、
該第１の導軍膜の露出表面上に第３の導電膜と電気メッ
キによる第４の導電膜を順次被着する工程と、これら第
３および第４の導電膜と第２の導電膜とを除去し、さら
に該多層配線体をマスクとして第１の導電膜を選択的に
除去する工程とを含むことを特徴とする。
設けた半導体基板の一主面を覆う絶縁膜に開孔を設ける
工程と、前記絶縁膜と鍵鍍金性の保護膜を順次被看する
工程と、マスクを用いて前記保護膜と第２の導電膜とを
選択除去し、第１の導電膜を選択露出せしめる工程と、
該第１の導軍膜の露出表面上に第３の導電膜と電気メッ
キによる第４の導電膜を順次被着する工程と、これら第
３および第４の導電膜と第２の導電膜とを除去し、さら
に該多層配線体をマスクとして第１の導電膜を選択的に
除去する工程とを含むことを特徴とする。
本発明によれば、加工困難な白金パターンは、スベーサ
を挿入したりフト・オフ法によって極めて容易に得られ
る。
を挿入したりフト・オフ法によって極めて容易に得られ
る。
また、メッキ用の電流路としては基板の全表面にある第
１の導電膜及び配線部以外にある第２の導電腰で基板の
凹凸による断線の心配はない。また白金と電流路材料と
の連結は白金の下にある第１の導電膜とで確実に行なえ
るなどの効果がある。本発明をより良く理解するために
実施例により説明する。
１の導電膜及び配線部以外にある第２の導電腰で基板の
凹凸による断線の心配はない。また白金と電流路材料と
の連結は白金の下にある第１の導電膜とで確実に行なえ
るなどの効果がある。本発明をより良く理解するために
実施例により説明する。
説明を簡単にするため半導体材料としてシリコン、配線
材料としてチタン−白金−金の３層構造を用いる。第３
図は本発明の半導体装置の製造方法の１実施例の主な製
造工程における断面図である。
材料としてチタン−白金−金の３層構造を用いる。第３
図は本発明の半導体装置の製造方法の１実施例の主な製
造工程における断面図である。
まず、所望のＰＮ接合を有し、電極取り出し窓以外の表
面を電気絶縁膜３０２で覆った半導体基板３０１表面に
第１の導電膜としてチタン膜３０３、第２の導電膜とし
てアルミニウム膜３０５を被着する。該アルミニウム膜
３０５に陽極酸化処理を施し表面にアルミナ膜３０８を
設ける。このときの膜厚はチタン膜０．１ミクロン、ア
ルミニウム膜０．５ミクロン、アルミナ膜０．１ミクロ
ンが好適である（第３図ａ）。次に、ホトレジストによ
り配線路と逆のホトレジストパターン３０６を形成し、
このパターン３０６をマスクとして前記アルミナ膜３０
８及アルミニウム膜３０５を選択的に除去する。
面を電気絶縁膜３０２で覆った半導体基板３０１表面に
第１の導電膜としてチタン膜３０３、第２の導電膜とし
てアルミニウム膜３０５を被着する。該アルミニウム膜
３０５に陽極酸化処理を施し表面にアルミナ膜３０８を
設ける。このときの膜厚はチタン膜０．１ミクロン、ア
ルミニウム膜０．５ミクロン、アルミナ膜０．１ミクロ
ンが好適である（第３図ａ）。次に、ホトレジストによ
り配線路と逆のホトレジストパターン３０６を形成し、
このパターン３０６をマスクとして前記アルミナ膜３０
８及アルミニウム膜３０５を選択的に除去する。
リン酸等を用いて蝕刻を行なえば、アルミニウム膜３０
５下のチタン膜３０３は蝕刻されない（第３図ｂ）。し
かる後、前記ホトレジストパターン３０６を含む前記基
板３０１表面に白金を彼着した後、前記ホトレジストを
剥離すると、その逆パターン即ち白金の配線パタ−ン３
０４が得られる（第３図Ｃ）。
５下のチタン膜３０３は蝕刻されない（第３図ｂ）。し
かる後、前記ホトレジストパターン３０６を含む前記基
板３０１表面に白金を彼着した後、前記ホトレジストを
剥離すると、その逆パターン即ち白金の配線パタ−ン３
０４が得られる（第３図Ｃ）。
次に、基板３０１に金メッキ処理を施すと、前記白金パ
ターン３０４表面には、金３０７がメッキされる。
ターン３０４表面には、金３０７がメッキされる。
（第３図ｄ）。このとき配線パターン以外の部分はその
表面は、アルミナ膜３０８の保護膜で覆われているため
金はメッキされずまたメッキ液によるアルミニウム膜３
０５の浸蝕をも防止する。
表面は、アルミナ膜３０８の保護膜で覆われているため
金はメッキされずまたメッキ液によるアルミニウム膜３
０５の浸蝕をも防止する。
この保護膜としては、アルミナ膜に限らず、雛鍍金性で
かつ耐メッキ液性の材料であれば良く、例えばチタン等
の金属を用いても良いであろう。また、メッキ電流の供
給は、比較的厚いアルミニウム３０５及チタン３０３を
通路としているため基板の凹凸による供給路の切断はな
く安定してメッキが実施できる。メッキ法では被覆度が
良いため基板段差部で配線が切断されることがないため
、回路上必要な膜厚メッキすればよく、実用上は、１．
０ミクロン程度である。次に、リン酸でアルミナ膜３０
８及アルミニウム膜３０５を蝕刻除去する。
かつ耐メッキ液性の材料であれば良く、例えばチタン等
の金属を用いても良いであろう。また、メッキ電流の供
給は、比較的厚いアルミニウム３０５及チタン３０３を
通路としているため基板の凹凸による供給路の切断はな
く安定してメッキが実施できる。メッキ法では被覆度が
良いため基板段差部で配線が切断されることがないため
、回路上必要な膜厚メッキすればよく、実用上は、１．
０ミクロン程度である。次に、リン酸でアルミナ膜３０
８及アルミニウム膜３０５を蝕刻除去する。
このとき蝕刻液温を６０００にすれば、チタン膜３０３
、白金膜３０４及金３０７は蝕刻されない（第３図ｅ）
。しかる後、チタンを蝕刻すると配線パターン部の金３
０７がマスクとなり選択的に配線部以外のチタン膜３０
３が除去でき、チタン−白金−金の３層構造の配線が形
成される（第３図ｆ）。
、白金膜３０４及金３０７は蝕刻されない（第３図ｅ）
。しかる後、チタンを蝕刻すると配線パターン部の金３
０７がマスクとなり選択的に配線部以外のチタン膜３０
３が除去でき、チタン−白金−金の３層構造の配線が形
成される（第３図ｆ）。
以上説明したように本発明によれば、チタン膜３０３に
よって、白金膜３０７との連結を確実にし、アルミニウ
ム膜３０５とチタン膜３０３によって白金膜３０４への
メッキ電流の供給を安定にする。またアルミニウム膜３
０５を挿入したりフト・オフ法によって白金膜３０４の
パターン形成が容易にできるとともに、メッキ金属の横
広がりを防止できるため配線パターン精度が良くなる。
本発明は多層配線にも実施できる。例えば、１層目配線
がアルミニウム、２層目配線がチタン−白金−金の半導
体装置においても本発明によれば容易に２層目配線が形
成できる。すなわち、１層目配線形成後、電気絶縁膜に
導電孔を設けると、この導通孔部では１層目配線材料の
アルミニウムが表面に露出することになる。次に、本発
明により第３図と同一手法をとれば、第２層目配線とし
てチタン−白金−金構造が得られる。このときには、チ
タン３０３は、アルミニウム３０５の蝕刻における１層
目配線材料のアルミニウムの保護膜としても効果をもつ
。従って、１層目配線を浸蝕することなく、１層目及び
２層目配線の良好な導通が得られる。
よって、白金膜３０７との連結を確実にし、アルミニウ
ム膜３０５とチタン膜３０３によって白金膜３０４への
メッキ電流の供給を安定にする。またアルミニウム膜３
０５を挿入したりフト・オフ法によって白金膜３０４の
パターン形成が容易にできるとともに、メッキ金属の横
広がりを防止できるため配線パターン精度が良くなる。
本発明は多層配線にも実施できる。例えば、１層目配線
がアルミニウム、２層目配線がチタン−白金−金の半導
体装置においても本発明によれば容易に２層目配線が形
成できる。すなわち、１層目配線形成後、電気絶縁膜に
導電孔を設けると、この導通孔部では１層目配線材料の
アルミニウムが表面に露出することになる。次に、本発
明により第３図と同一手法をとれば、第２層目配線とし
てチタン−白金−金構造が得られる。このときには、チ
タン３０３は、アルミニウム３０５の蝕刻における１層
目配線材料のアルミニウムの保護膜としても効果をもつ
。従って、１層目配線を浸蝕することなく、１層目及び
２層目配線の良好な導通が得られる。
以上詳細に説明したように、本発明によれば、微細な配
線パターンを有する半導体装置を容易に得られる。
線パターンを有する半導体装置を容易に得られる。
第１図ａ〜ｄは従来の半導体装置の製造方法の１例を説
明する断面図、第２図ａ〜ｃは従来の半導体装置の製造
方法の他の例を説明する断面図、第３図ａ〜ｆは本発明
の半導体装置の１実施例の主な製造工程における断面図
である。 １０１，２０１，３０１・・・・・・シリコン基板、１
０２，２０２，３０２……シリコン酸化膜、１０３，２
０３，３０３……チタン膜、１０４，２０４，３０４・
・・白金膜、１０５，３０５・・…・アルミニウム膜、
１０６，３０６…・・・ホトレジスト、１０７，２０７
，３０７・・・・・・金、３０８・・・・・・アルミナ
膜。 群‘図ゆ 豹′図帆 ※’図心 稀丁図淡 菊そ図似 豹？図【し」 豹Ｚ図‘の 豹ｊ図のｉ 符３図ｒｂ） 豹３図（ｏ」 豹３図少 第３図似 豹３ 図【ナ」
明する断面図、第２図ａ〜ｃは従来の半導体装置の製造
方法の他の例を説明する断面図、第３図ａ〜ｆは本発明
の半導体装置の１実施例の主な製造工程における断面図
である。 １０１，２０１，３０１・・・・・・シリコン基板、１
０２，２０２，３０２……シリコン酸化膜、１０３，２
０３，３０３……チタン膜、１０４，２０４，３０４・
・・白金膜、１０５，３０５・・…・アルミニウム膜、
１０６，３０６…・・・ホトレジスト、１０７，２０７
，３０７・・・・・・金、３０８・・・・・・アルミナ
膜。 群‘図ゆ 豹′図帆 ※’図心 稀丁図淡 菊そ図似 豹？図【し」 豹Ｚ図‘の 豹ｊ図のｉ 符３図ｒｂ） 豹３図（ｏ」 豹３図少 第３図似 豹３ 図【ナ」
Claims (1)
- １ 所望の半導体領域を設けた半導体基板の一主面を覆
う絶縁膜に開孔を設ける工程と、前記絶縁膜を含む基板
表面に第１及び第２の導電膜と難鍍金性の保護膜を順次
被着する工程と、マスクを用いて前記保護膜及び第２の
導電膜を選択的に除去し、第１の導電膜を選択露出せし
める工程と、該第１の導電膜の露出表面上に第３の導電
膜を被着する工程と、該第３の導電膜上に電気メツキに
より第４の導電膜を被着する工程と、該第３および第４
の導電膜からなる多層配線路体に隣接せる前記保護膜と
第２の導電膜を除去し、さらに該多層配線路体をマスク
として該第１の導電膜を選択的に除去する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14787177A JPS6038024B2 (ja) | 1977-12-08 | 1977-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14787177A JPS6038024B2 (ja) | 1977-12-08 | 1977-12-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5480093A JPS5480093A (en) | 1979-06-26 |
| JPS6038024B2 true JPS6038024B2 (ja) | 1985-08-29 |
Family
ID=15440112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14787177A Expired JPS6038024B2 (ja) | 1977-12-08 | 1977-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6038024B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH079935B2 (ja) * | 1986-08-13 | 1995-02-01 | 日本電気株式会社 | 半導体装置 |
| JPS63164338A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体装置の製造方法 |
| JPH0628261B2 (ja) * | 1990-04-13 | 1994-04-13 | セイコーエプソン株式会社 | 金属メッキ配線を有する半導体装置の製造方法 |
| JPH0821558B2 (ja) * | 1993-01-27 | 1996-03-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JP2018046237A (ja) * | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
1977
- 1977-12-08 JP JP14787177A patent/JPS6038024B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5480093A (en) | 1979-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4687552A (en) | Rhodium capped gold IC metallization | |
| US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
| JPH03502147A (ja) | 自己整列薄膜抵抗体を有する集積回路チップ | |
| US4964947A (en) | Method of manufacturing double-sided wiring substrate | |
| JP3171093B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
| JPS6038024B2 (ja) | 半導体装置の製造方法 | |
| US6518160B1 (en) | Method of manufacturing connection components using a plasma patterned mask | |
| US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
| US4596762A (en) | Electronic thin-film circuit and method for producing it | |
| US5403466A (en) | Silver plating process for lead frames | |
| US3785937A (en) | Thin film metallization process for microcircuits | |
| JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH04278542A (ja) | 半導体装置及びその製造方法 | |
| JPH02277242A (ja) | 半導体装置の製造方法 | |
| KR930024103A (ko) | 반도체 장치의 제조방법 | |
| JP2829345B2 (ja) | 薄膜基板の製造方法 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| JP3049872B2 (ja) | 半導体装置の製造方法 | |
| JPH04163943A (ja) | 半導体装置 | |
| JPS6053020A (ja) | 半導体装置の製造方法 | |
| JPH05166883A (ja) | 薄膜導体 | |
| JPH03191542A (ja) | フィルムキャリアテープの製造方法 | |
| JPH03169015A (ja) | 半導体集積回路の製造方法 | |
| JPH0450760B2 (ja) |