JPS6038024B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6038024B2 JPS6038024B2 JP14787177A JP14787177A JPS6038024B2 JP S6038024 B2 JPS6038024 B2 JP S6038024B2 JP 14787177 A JP14787177 A JP 14787177A JP 14787177 A JP14787177 A JP 14787177A JP S6038024 B2 JPS6038024 B2 JP S6038024B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- titanium
- platinum
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の金属配線の製造方法に関する。
従来、半導体装置の金属配線の主材料として金を用いる
場合、チタン−白金−金(Ti−Pt−Au)の3層構
造とするのが最も一般的である。
場合、チタン−白金−金(Ti−Pt−Au)の3層構
造とするのが最も一般的である。
この加工法としては、以下のような方法が知られている
。第1図は従来の半導体装置の製造方法の1例を説明す
る断面図である。
。第1図は従来の半導体装置の製造方法の1例を説明す
る断面図である。
まず、白金の加工が困難であるため、リフト・オフ方法
を用いて、基板101上にチタン−白金の2層膜103
,104のパターンを形成する(第1図a)。
を用いて、基板101上にチタン−白金の2層膜103
,104のパターンを形成する(第1図a)。
次に、導電膜、例えば、アルミニウム膜105をチタン
−白金パターンを含む基板上に彼着する。
−白金パターンを含む基板上に彼着する。
しかる後、前記アルミニウム膜105をホトレジスト1
06を用いて選択的に蝕刻して、各島状のチタン−白金
膜103,104とアルミニウム膜105とを連結させ
、かつ配線路となるべき部分の白金膜表面を露出させる
(第1図b)。次に、金メッキ処理を施せば、前記露出
した白上に金107がメッキされる(第1図c)。しか
る後、前記アルミニウムを除去すると、チタン−白金−
金の配線路が得られる(第1図d)。もう一つの従釆の
方法は次の通りである。
06を用いて選択的に蝕刻して、各島状のチタン−白金
膜103,104とアルミニウム膜105とを連結させ
、かつ配線路となるべき部分の白金膜表面を露出させる
(第1図b)。次に、金メッキ処理を施せば、前記露出
した白上に金107がメッキされる(第1図c)。しか
る後、前記アルミニウムを除去すると、チタン−白金−
金の配線路が得られる(第1図d)。もう一つの従釆の
方法は次の通りである。
第2図は従来の半導体装置の製造方法の他の例を説明す
る断面図である。
る断面図である。
基板201表面にチタン膜203を被着ごせた後、リフ
ト・オフ法を用いて白金膜204をパターン形成する(
第2図a)。
ト・オフ法を用いて白金膜204をパターン形成する(
第2図a)。
しかる後、金メッキ処理を施せば、白金膜204表面に
金207がメッキされる。
金207がメッキされる。
このときには、前記チタン膜203がメッキ用電流が通
路となる。また、その表面には薄い酸化膜が形成されて
いるため金は彼着しない(第2図b)。次に、前記金2
07をマスクとして前記チタン膜203を選択的に蝕刻
して配線路が形成される(第2図c)。
路となる。また、その表面には薄い酸化膜が形成されて
いるため金は彼着しない(第2図b)。次に、前記金2
07をマスクとして前記チタン膜203を選択的に蝕刻
して配線路が形成される(第2図c)。
これら従来法においては、第1の例では、‘1’目合せ
工程が必要である等工程が複雑となる、‘2}目合せず
れに起因するパターン精度の低下、‘3’チタンー白金
膜のIJフト・オフが困難等の欠点がある。第2の例で
は、‘1’白金膜のりフト・オフ困難、■メッキ金属の
横広がりによるパターン精度の低下、【3’配線部チタ
ン膜表面の酸化による抵抗増加或は信頼性の低下‘4)
チタン膜をメッキ用の電流路とするため、この膜厚は比
較的厚くする必要がある。
工程が必要である等工程が複雑となる、‘2}目合せず
れに起因するパターン精度の低下、‘3’チタンー白金
膜のIJフト・オフが困難等の欠点がある。第2の例で
は、‘1’白金膜のりフト・オフ困難、■メッキ金属の
横広がりによるパターン精度の低下、【3’配線部チタ
ン膜表面の酸化による抵抗増加或は信頼性の低下‘4)
チタン膜をメッキ用の電流路とするため、この膜厚は比
較的厚くする必要がある。
通常の半導体装置では、基板表面に0.3ミクロン程度
の凹凸があり、この部分でチタン膜が断線しない濃厚と
しては0.5ミクロン程度が必要であろう。従って、こ
の蝕刻が困難となり、またパターン精度も低下する。こ
のように従来法では微細な配線パターンを得るのは困難
である。本発明は上記欠点を除き、微細な配線パターン
を有する半導体装置を容易に製造する方法を提供するも
のである。
の凹凸があり、この部分でチタン膜が断線しない濃厚と
しては0.5ミクロン程度が必要であろう。従って、こ
の蝕刻が困難となり、またパターン精度も低下する。こ
のように従来法では微細な配線パターンを得るのは困難
である。本発明は上記欠点を除き、微細な配線パターン
を有する半導体装置を容易に製造する方法を提供するも
のである。
本発明の半導体装置の製造方法は、所望の半導体領域を
設けた半導体基板の一主面を覆う絶縁膜に開孔を設ける
工程と、前記絶縁膜と鍵鍍金性の保護膜を順次被看する
工程と、マスクを用いて前記保護膜と第2の導電膜とを
選択除去し、第1の導電膜を選択露出せしめる工程と、
該第1の導軍膜の露出表面上に第3の導電膜と電気メッ
キによる第4の導電膜を順次被着する工程と、これら第
3および第4の導電膜と第2の導電膜とを除去し、さら
に該多層配線体をマスクとして第1の導電膜を選択的に
除去する工程とを含むことを特徴とする。
設けた半導体基板の一主面を覆う絶縁膜に開孔を設ける
工程と、前記絶縁膜と鍵鍍金性の保護膜を順次被看する
工程と、マスクを用いて前記保護膜と第2の導電膜とを
選択除去し、第1の導電膜を選択露出せしめる工程と、
該第1の導軍膜の露出表面上に第3の導電膜と電気メッ
キによる第4の導電膜を順次被着する工程と、これら第
3および第4の導電膜と第2の導電膜とを除去し、さら
に該多層配線体をマスクとして第1の導電膜を選択的に
除去する工程とを含むことを特徴とする。
本発明によれば、加工困難な白金パターンは、スベーサ
を挿入したりフト・オフ法によって極めて容易に得られ
る。
を挿入したりフト・オフ法によって極めて容易に得られ
る。
また、メッキ用の電流路としては基板の全表面にある第
1の導電膜及び配線部以外にある第2の導電腰で基板の
凹凸による断線の心配はない。また白金と電流路材料と
の連結は白金の下にある第1の導電膜とで確実に行なえ
るなどの効果がある。本発明をより良く理解するために
実施例により説明する。
1の導電膜及び配線部以外にある第2の導電腰で基板の
凹凸による断線の心配はない。また白金と電流路材料と
の連結は白金の下にある第1の導電膜とで確実に行なえ
るなどの効果がある。本発明をより良く理解するために
実施例により説明する。
説明を簡単にするため半導体材料としてシリコン、配線
材料としてチタン−白金−金の3層構造を用いる。第3
図は本発明の半導体装置の製造方法の1実施例の主な製
造工程における断面図である。
材料としてチタン−白金−金の3層構造を用いる。第3
図は本発明の半導体装置の製造方法の1実施例の主な製
造工程における断面図である。
まず、所望のPN接合を有し、電極取り出し窓以外の表
面を電気絶縁膜302で覆った半導体基板301表面に
第1の導電膜としてチタン膜303、第2の導電膜とし
てアルミニウム膜305を被着する。該アルミニウム膜
305に陽極酸化処理を施し表面にアルミナ膜308を
設ける。このときの膜厚はチタン膜0.1ミクロン、ア
ルミニウム膜0.5ミクロン、アルミナ膜0.1ミクロ
ンが好適である(第3図a)。次に、ホトレジストによ
り配線路と逆のホトレジストパターン306を形成し、
このパターン306をマスクとして前記アルミナ膜30
8及アルミニウム膜305を選択的に除去する。
面を電気絶縁膜302で覆った半導体基板301表面に
第1の導電膜としてチタン膜303、第2の導電膜とし
てアルミニウム膜305を被着する。該アルミニウム膜
305に陽極酸化処理を施し表面にアルミナ膜308を
設ける。このときの膜厚はチタン膜0.1ミクロン、ア
ルミニウム膜0.5ミクロン、アルミナ膜0.1ミクロ
ンが好適である(第3図a)。次に、ホトレジストによ
り配線路と逆のホトレジストパターン306を形成し、
このパターン306をマスクとして前記アルミナ膜30
8及アルミニウム膜305を選択的に除去する。
リン酸等を用いて蝕刻を行なえば、アルミニウム膜30
5下のチタン膜303は蝕刻されない(第3図b)。し
かる後、前記ホトレジストパターン306を含む前記基
板301表面に白金を彼着した後、前記ホトレジストを
剥離すると、その逆パターン即ち白金の配線パタ−ン3
04が得られる(第3図C)。
5下のチタン膜303は蝕刻されない(第3図b)。し
かる後、前記ホトレジストパターン306を含む前記基
板301表面に白金を彼着した後、前記ホトレジストを
剥離すると、その逆パターン即ち白金の配線パタ−ン3
04が得られる(第3図C)。
次に、基板301に金メッキ処理を施すと、前記白金パ
ターン304表面には、金307がメッキされる。
ターン304表面には、金307がメッキされる。
(第3図d)。このとき配線パターン以外の部分はその
表面は、アルミナ膜308の保護膜で覆われているため
金はメッキされずまたメッキ液によるアルミニウム膜3
05の浸蝕をも防止する。
表面は、アルミナ膜308の保護膜で覆われているため
金はメッキされずまたメッキ液によるアルミニウム膜3
05の浸蝕をも防止する。
この保護膜としては、アルミナ膜に限らず、雛鍍金性で
かつ耐メッキ液性の材料であれば良く、例えばチタン等
の金属を用いても良いであろう。また、メッキ電流の供
給は、比較的厚いアルミニウム305及チタン303を
通路としているため基板の凹凸による供給路の切断はな
く安定してメッキが実施できる。メッキ法では被覆度が
良いため基板段差部で配線が切断されることがないため
、回路上必要な膜厚メッキすればよく、実用上は、1.
0ミクロン程度である。次に、リン酸でアルミナ膜30
8及アルミニウム膜305を蝕刻除去する。
かつ耐メッキ液性の材料であれば良く、例えばチタン等
の金属を用いても良いであろう。また、メッキ電流の供
給は、比較的厚いアルミニウム305及チタン303を
通路としているため基板の凹凸による供給路の切断はな
く安定してメッキが実施できる。メッキ法では被覆度が
良いため基板段差部で配線が切断されることがないため
、回路上必要な膜厚メッキすればよく、実用上は、1.
0ミクロン程度である。次に、リン酸でアルミナ膜30
8及アルミニウム膜305を蝕刻除去する。
このとき蝕刻液温を6000にすれば、チタン膜303
、白金膜304及金307は蝕刻されない(第3図e)
。しかる後、チタンを蝕刻すると配線パターン部の金3
07がマスクとなり選択的に配線部以外のチタン膜30
3が除去でき、チタン−白金−金の3層構造の配線が形
成される(第3図f)。
、白金膜304及金307は蝕刻されない(第3図e)
。しかる後、チタンを蝕刻すると配線パターン部の金3
07がマスクとなり選択的に配線部以外のチタン膜30
3が除去でき、チタン−白金−金の3層構造の配線が形
成される(第3図f)。
以上説明したように本発明によれば、チタン膜303に
よって、白金膜307との連結を確実にし、アルミニウ
ム膜305とチタン膜303によって白金膜304への
メッキ電流の供給を安定にする。またアルミニウム膜3
05を挿入したりフト・オフ法によって白金膜304の
パターン形成が容易にできるとともに、メッキ金属の横
広がりを防止できるため配線パターン精度が良くなる。
本発明は多層配線にも実施できる。例えば、1層目配線
がアルミニウム、2層目配線がチタン−白金−金の半導
体装置においても本発明によれば容易に2層目配線が形
成できる。すなわち、1層目配線形成後、電気絶縁膜に
導電孔を設けると、この導通孔部では1層目配線材料の
アルミニウムが表面に露出することになる。次に、本発
明により第3図と同一手法をとれば、第2層目配線とし
てチタン−白金−金構造が得られる。このときには、チ
タン303は、アルミニウム305の蝕刻における1層
目配線材料のアルミニウムの保護膜としても効果をもつ
。従って、1層目配線を浸蝕することなく、1層目及び
2層目配線の良好な導通が得られる。
よって、白金膜307との連結を確実にし、アルミニウ
ム膜305とチタン膜303によって白金膜304への
メッキ電流の供給を安定にする。またアルミニウム膜3
05を挿入したりフト・オフ法によって白金膜304の
パターン形成が容易にできるとともに、メッキ金属の横
広がりを防止できるため配線パターン精度が良くなる。
本発明は多層配線にも実施できる。例えば、1層目配線
がアルミニウム、2層目配線がチタン−白金−金の半導
体装置においても本発明によれば容易に2層目配線が形
成できる。すなわち、1層目配線形成後、電気絶縁膜に
導電孔を設けると、この導通孔部では1層目配線材料の
アルミニウムが表面に露出することになる。次に、本発
明により第3図と同一手法をとれば、第2層目配線とし
てチタン−白金−金構造が得られる。このときには、チ
タン303は、アルミニウム305の蝕刻における1層
目配線材料のアルミニウムの保護膜としても効果をもつ
。従って、1層目配線を浸蝕することなく、1層目及び
2層目配線の良好な導通が得られる。
以上詳細に説明したように、本発明によれば、微細な配
線パターンを有する半導体装置を容易に得られる。
線パターンを有する半導体装置を容易に得られる。
第1図a〜dは従来の半導体装置の製造方法の1例を説
明する断面図、第2図a〜cは従来の半導体装置の製造
方法の他の例を説明する断面図、第3図a〜fは本発明
の半導体装置の1実施例の主な製造工程における断面図
である。 101,201,301・・・・・・シリコン基板、1
02,202,302……シリコン酸化膜、103,2
03,303……チタン膜、104,204,304・
・・白金膜、105,305・・…・アルミニウム膜、
106,306…・・・ホトレジスト、107,207
,307・・・・・・金、308・・・・・・アルミナ
膜。 群‘図ゆ 豹′図帆 ※’図心 稀丁図淡 菊そ図似 豹?図【し」 豹Z図‘の 豹j図のi 符3図rb) 豹3図(o」 豹3図少 第3図似 豹3 図【ナ」
明する断面図、第2図a〜cは従来の半導体装置の製造
方法の他の例を説明する断面図、第3図a〜fは本発明
の半導体装置の1実施例の主な製造工程における断面図
である。 101,201,301・・・・・・シリコン基板、1
02,202,302……シリコン酸化膜、103,2
03,303……チタン膜、104,204,304・
・・白金膜、105,305・・…・アルミニウム膜、
106,306…・・・ホトレジスト、107,207
,307・・・・・・金、308・・・・・・アルミナ
膜。 群‘図ゆ 豹′図帆 ※’図心 稀丁図淡 菊そ図似 豹?図【し」 豹Z図‘の 豹j図のi 符3図rb) 豹3図(o」 豹3図少 第3図似 豹3 図【ナ」
Claims (1)
- 1 所望の半導体領域を設けた半導体基板の一主面を覆
う絶縁膜に開孔を設ける工程と、前記絶縁膜を含む基板
表面に第1及び第2の導電膜と難鍍金性の保護膜を順次
被着する工程と、マスクを用いて前記保護膜及び第2の
導電膜を選択的に除去し、第1の導電膜を選択露出せし
める工程と、該第1の導電膜の露出表面上に第3の導電
膜を被着する工程と、該第3の導電膜上に電気メツキに
より第4の導電膜を被着する工程と、該第3および第4
の導電膜からなる多層配線路体に隣接せる前記保護膜と
第2の導電膜を除去し、さらに該多層配線路体をマスク
として該第1の導電膜を選択的に除去する工程とを含む
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14787177A JPS6038024B2 (ja) | 1977-12-08 | 1977-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14787177A JPS6038024B2 (ja) | 1977-12-08 | 1977-12-08 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5480093A JPS5480093A (en) | 1979-06-26 |
JPS6038024B2 true JPS6038024B2 (ja) | 1985-08-29 |
Family
ID=15440112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14787177A Expired JPS6038024B2 (ja) | 1977-12-08 | 1977-12-08 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6038024B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH079935B2 (ja) * | 1986-08-13 | 1995-02-01 | 日本電気株式会社 | 半導体装置 |
JPS63164338A (ja) * | 1986-12-26 | 1988-07-07 | Nec Corp | 半導体装置の製造方法 |
JPH0628261B2 (ja) * | 1990-04-13 | 1994-04-13 | セイコーエプソン株式会社 | 金属メッキ配線を有する半導体装置の製造方法 |
JPH0821558B2 (ja) * | 1993-01-27 | 1996-03-04 | 日本電気株式会社 | 半導体装置及びその製造方法 |
JP2018046237A (ja) * | 2016-09-16 | 2018-03-22 | 株式会社東芝 | 半導体装置およびその製造方法 |
-
1977
- 1977-12-08 JP JP14787177A patent/JPS6038024B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5480093A (en) | 1979-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4687552A (en) | Rhodium capped gold IC metallization | |
US4312897A (en) | Buried resist technique for the fabrication of printed wiring | |
JPH03502147A (ja) | 自己整列薄膜抵抗体を有する集積回路チップ | |
US4964947A (en) | Method of manufacturing double-sided wiring substrate | |
JP3171093B2 (ja) | リードフレームの製造方法と半導体装置の製造方法 | |
JPS6038024B2 (ja) | 半導体装置の製造方法 | |
US6518160B1 (en) | Method of manufacturing connection components using a plasma patterned mask | |
US4011144A (en) | Methods of forming metallization patterns on beam lead semiconductor devices | |
US4596762A (en) | Electronic thin-film circuit and method for producing it | |
US5403466A (en) | Silver plating process for lead frames | |
US3785937A (en) | Thin film metallization process for microcircuits | |
JPH07201922A (ja) | 基板上へのハンダバンプの形成方法 | |
JPS6336548A (ja) | 半導体装置及びその製造方法 | |
JPH04278542A (ja) | 半導体装置及びその製造方法 | |
JPH02277242A (ja) | 半導体装置の製造方法 | |
KR930024103A (ko) | 반도체 장치의 제조방법 | |
JP2829345B2 (ja) | 薄膜基板の製造方法 | |
JPH04307737A (ja) | 半導体装置の製造方法 | |
JP3049872B2 (ja) | 半導体装置の製造方法 | |
JPH04163943A (ja) | 半導体装置 | |
JPS6053020A (ja) | 半導体装置の製造方法 | |
JPH05166883A (ja) | 薄膜導体 | |
JPH03191542A (ja) | フィルムキャリアテープの製造方法 | |
JPH03169015A (ja) | 半導体集積回路の製造方法 | |
JPH0450760B2 (ja) |