JPH0567686A - 半導体装置配線 - Google Patents
半導体装置配線Info
- Publication number
- JPH0567686A JPH0567686A JP22783591A JP22783591A JPH0567686A JP H0567686 A JPH0567686 A JP H0567686A JP 22783591 A JP22783591 A JP 22783591A JP 22783591 A JP22783591 A JP 22783591A JP H0567686 A JPH0567686 A JP H0567686A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- etching stopper
- semiconductor device
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】下層Ｃｕ配線の性能を損なうことなくこの層間
絶縁膜のスルーホール形成時にＣｕ配線層に及ぶエッチ
ングダメージを防止する配線構造を提供する。 【構成】Ｃｕ配線を基板１側から接着層，Ｃｕ配線層
６，バリヤ層９，エッチングストッパ層８の四層構造と
し、Ｃｕ配線上の絶縁膜９にスルーホールを形成する際
のエッチングダメージ１６をエッチングストッパ層内に
留める。 【効果】配線上の層間絶縁膜にスルーホールを開口する
際、配線上のエッチングダメージをエッチングストッパ
層により止めることができる。
絶縁膜のスルーホール形成時にＣｕ配線層に及ぶエッチ
ングダメージを防止する配線構造を提供する。 【構成】Ｃｕ配線を基板１側から接着層，Ｃｕ配線層
６，バリヤ層９，エッチングストッパ層８の四層構造と
し、Ｃｕ配線上の絶縁膜９にスルーホールを形成する際
のエッチングダメージ１６をエッチングストッパ層内に
留める。 【効果】配線上の層間絶縁膜にスルーホールを開口する
際、配線上のエッチングダメージをエッチングストッパ
層により止めることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の配線に係
り、特に、ＵＬＳＩに好適な多層配線の構造に関する。
り、特に、ＵＬＳＩに好適な多層配線の構造に関する。
【０００２】
【従来の技術】従来、半導体装置配線にはＡｌ合金が用
いられてきた。しかし、さらに配線抵抗を減少させ、耐
エレクトロマイグレーション性の向上を図るためにはＣ
ｕもしくはＣｕ合金を配線に用いることが必要である。
Ｃｕは単層で配線に用いることは困難であり、バリヤ層
等との積層構造で使用される。Ｃｕ配線の積層構造は特
開昭63−88843 号に開示のＡｌ／Ｃｕ／Ａｌ積層構造が
知られている。しかし、この構造ではＡｌとＣｕが反応
し高抵抗の金属間化合物を形成して問題となる。
いられてきた。しかし、さらに配線抵抗を減少させ、耐
エレクトロマイグレーション性の向上を図るためにはＣ
ｕもしくはＣｕ合金を配線に用いることが必要である。
Ｃｕは単層で配線に用いることは困難であり、バリヤ層
等との積層構造で使用される。Ｃｕ配線の積層構造は特
開昭63−88843 号に開示のＡｌ／Ｃｕ／Ａｌ積層構造が
知られている。しかし、この構造ではＡｌとＣｕが反応
し高抵抗の金属間化合物を形成して問題となる。
【０００３】
【発明が解決しようとする課題】これまでの積層Ｃｕ配
線では多層配線の形成、特に、層間絶縁膜の加工等に対
する考慮がされていない。従来技術では、層間絶縁膜に
スルーホールを形成する際はドライエッチング技術によ
り下層配線自体をエッチングストッパとして開口する。
この場合、下層配線の開口部ヘのエッチングダメージを
避けることが困難である。低抵抗化に好適なＣｕを配線
に用いる場合には層間絶縁膜のエッチングに用いるフル
オロカーボン系ガスにより蒸気圧が低く、しかも、絶縁
性の金属フッ化物が形成され、問題となる。特に、フッ
化銅は容易に厚く形成されるため問題が大きい。配線層
の上にＴｉＮの保護層が設けられた積層構造も知られて
いるが、あまり保護層を厚くすることができないためエ
ッチングダメージの防止には十分ではない。保護層とし
てはＡｌが適しているがＡｌとＣｕは容易に金属間化合
物を形成するため問題がある。
線では多層配線の形成、特に、層間絶縁膜の加工等に対
する考慮がされていない。従来技術では、層間絶縁膜に
スルーホールを形成する際はドライエッチング技術によ
り下層配線自体をエッチングストッパとして開口する。
この場合、下層配線の開口部ヘのエッチングダメージを
避けることが困難である。低抵抗化に好適なＣｕを配線
に用いる場合には層間絶縁膜のエッチングに用いるフル
オロカーボン系ガスにより蒸気圧が低く、しかも、絶縁
性の金属フッ化物が形成され、問題となる。特に、フッ
化銅は容易に厚く形成されるため問題が大きい。配線層
の上にＴｉＮの保護層が設けられた積層構造も知られて
いるが、あまり保護層を厚くすることができないためエ
ッチングダメージの防止には十分ではない。保護層とし
てはＡｌが適しているがＡｌとＣｕは容易に金属間化合
物を形成するため問題がある。
【０００４】本発明の目的は、Ｃｕ配線の性能を損なう
ことなく、この層間絶縁膜のスルーホール形成時にＣｕ
配線層に及ぶエッチングダメージを防止する配線構造を
提供することにある。
ことなく、この層間絶縁膜のスルーホール形成時にＣｕ
配線層に及ぶエッチングダメージを防止する配線構造を
提供することにある。
【０００５】
【課題を解決するための手段】上記目的は、Ｃｕ配線
を、基板側から接着層，Ｃｕ配線層，バリヤ層，エッチ
ングストッパ層の四層構造とすることで達せられる。
を、基板側から接着層，Ｃｕ配線層，バリヤ層，エッチ
ングストッパ層の四層構造とすることで達せられる。
【０００６】
【作用】上記四層構造のＣｕ配線では、Ｃｕ配線とエッ
チングストッパ層の間にはバリヤ層があり、両層の間の
反応を防止しているのでＣｕとの反応性に関係なくエッ
チングストッパ層として最適な材料を選択することがで
きる。そのため配線上の層間絶縁膜にスルーホールを開
口する際、配線上のエッチングダメージをエッチングス
トッパ層により止めることができる。
チングストッパ層の間にはバリヤ層があり、両層の間の
反応を防止しているのでＣｕとの反応性に関係なくエッ
チングストッパ層として最適な材料を選択することがで
きる。そのため配線上の層間絶縁膜にスルーホールを開
口する際、配線上のエッチングダメージをエッチングス
トッパ層により止めることができる。
【０００７】
【実施例】以下、本発明の実施例を図により説明する。
図１は本発明による半導体装置配線の断面図であり、図
２はその形成法を示す図である。
図１は本発明による半導体装置配線の断面図であり、図
２はその形成法を示す図である。
【０００８】表面の一部に素子が形成され、開口部以外
熱酸化ＳｉＯ2 膜２及びＣＶＤ−ＳｉＯ2 膜４で覆われ
たＳｉ基板１上に、反応性スパッタ法でＴｉＮ膜５を５
０ｎｍ、ＤＣマグネトロンスパッタ法でＣｕ膜６を５０
０ｎｍ、反応性スパッタ法でＴｉＮ膜７を３０ｎｍ、Ｄ
Ｃマグネトロンスパッタ法でＡｌ膜８を１００ｎｍ、順
次、形成し、ホトリソグラフィ技術とドライエッチング
法によりこの積層膜をパターニングして配線とする。下
層のＴｉＮ膜は絶縁膜とＣｕ膜の接着性確保と、Ｓｉ中
へのＣｕ拡散防止の役割を果たし、上層のＴｉＮはＡｌ
とＣｕとの相互拡散防止の役割を果たす。ここで、Ｔｉ
Ｎの代わりにＺｒＮ，ＴａＮ等の他の金属の窒化物や
Ｗ，Ｍｏ等の高融点金属を用いてもよい。また、接着層
とバリヤ層が異なった材料よりなっていてもよい
（ａ）。
熱酸化ＳｉＯ2 膜２及びＣＶＤ−ＳｉＯ2 膜４で覆われ
たＳｉ基板１上に、反応性スパッタ法でＴｉＮ膜５を５
０ｎｍ、ＤＣマグネトロンスパッタ法でＣｕ膜６を５０
０ｎｍ、反応性スパッタ法でＴｉＮ膜７を３０ｎｍ、Ｄ
Ｃマグネトロンスパッタ法でＡｌ膜８を１００ｎｍ、順
次、形成し、ホトリソグラフィ技術とドライエッチング
法によりこの積層膜をパターニングして配線とする。下
層のＴｉＮ膜は絶縁膜とＣｕ膜の接着性確保と、Ｓｉ中
へのＣｕ拡散防止の役割を果たし、上層のＴｉＮはＡｌ
とＣｕとの相互拡散防止の役割を果たす。ここで、Ｔｉ
Ｎの代わりにＺｒＮ，ＴａＮ等の他の金属の窒化物や
Ｗ，Ｍｏ等の高融点金属を用いてもよい。また、接着層
とバリヤ層が異なった材料よりなっていてもよい
（ａ）。
【０００９】この基板上に常圧ＣＶＤ法によりＰＳＧ膜
（９）５００ｎｍを形成し、ホトリソグラフィ技術とド
ライエッチング法により必要な個所に直径８００ｎｍの
スルーホールを形成する。ＰＳＧ膜のエッチングにはフ
ルオロカーボン系のエッチングガスを用いるが、このガ
スではＡｌは殆んどエッチングされず、Ａｌより下の配
線にはエッチングダメージは及ばない。ここで、Ａｌは
エッチングストッパとして機能するのみなので、スルー
ホール部にあれば十分であり、図３に示すように、スル
ーホート部以外のＡｌを除去してもよい。不必要なＡｌ
を除去することにより、ＡｌとＣｕが反応し配線を高抵
抗化する可能性を減らし配線の高信頼化を図ることがで
きる。これはホトリソグラフィ工程によりスルーホール
周辺のみレジストを残し周囲のＡｌをドライエッチング
することにより達せられる。この場合、Ａｌ膜に正確な
パターンを形成する必要はないのでパターニングルール
は多少緩くてもよい（ｂ）。
（９）５００ｎｍを形成し、ホトリソグラフィ技術とド
ライエッチング法により必要な個所に直径８００ｎｍの
スルーホールを形成する。ＰＳＧ膜のエッチングにはフ
ルオロカーボン系のエッチングガスを用いるが、このガ
スではＡｌは殆んどエッチングされず、Ａｌより下の配
線にはエッチングダメージは及ばない。ここで、Ａｌは
エッチングストッパとして機能するのみなので、スルー
ホール部にあれば十分であり、図３に示すように、スル
ーホート部以外のＡｌを除去してもよい。不必要なＡｌ
を除去することにより、ＡｌとＣｕが反応し配線を高抵
抗化する可能性を減らし配線の高信頼化を図ることがで
きる。これはホトリソグラフィ工程によりスルーホール
周辺のみレジストを残し周囲のＡｌをドライエッチング
することにより達せられる。この場合、Ａｌ膜に正確な
パターンを形成する必要はないのでパターニングルール
は多少緩くてもよい（ｂ）。
【００１０】さらに反応性スパッタ法でＴｉＮ膜１１を
５０ｎｍ、ＤＣマグネトロンスパッタ法でＣｕ膜１２を
５００ｎｍ、反応性スパッタ法でＴｉＮ膜１３を３０ｎ
ｍ、ＤＣマグネトロンスパッタ法でＡｌ膜１４を１００
ｎｍ、順次、形成する。ホトリソグラフィ技術とドライ
エッチング法によりこのＣｕ配線層をパターニングし、
二層目のＣｕ配線を形成する（ｃ）。
５０ｎｍ、ＤＣマグネトロンスパッタ法でＣｕ膜１２を
５００ｎｍ、反応性スパッタ法でＴｉＮ膜１３を３０ｎ
ｍ、ＤＣマグネトロンスパッタ法でＡｌ膜１４を１００
ｎｍ、順次、形成する。ホトリソグラフィ技術とドライ
エッチング法によりこのＣｕ配線層をパターニングし、
二層目のＣｕ配線を形成する（ｃ）。
【００１１】その上に常圧ＣＶＤ法によりＰＳＧ膜１５
を５００ｎｍ形成し、ホトリソグラフィ技術とドライエ
ッチング法により必要な個所にスルーホールを形成す
る。ここでもＡｌはエッチングストッパとして機能する
（ｄ）。
を５００ｎｍ形成し、ホトリソグラフィ技術とドライエ
ッチング法により必要な個所にスルーホールを形成す
る。ここでもＡｌはエッチングストッパとして機能する
（ｄ）。
【００１２】さらに、多層Ｃｕ配線の場合には同様の工
程を繰返し、Ｃｕ配線を形成する。必要な場合には常圧
ＣＶＤ法によるＰＳＧ膜等のガラスをさらに上に形成
し、パッシベーションとする。
程を繰返し、Ｃｕ配線を形成する。必要な場合には常圧
ＣＶＤ法によるＰＳＧ膜等のガラスをさらに上に形成
し、パッシベーションとする。
【００１３】
【発明の効果】本発明によれば、Ｃｕ配線とエッチング
ストッパ層の間に反応がないため配線性能が損なわれ
ず、しかも、スルーホール形成時のエッチングダメージ
を防止できる積層Ｃｕ配線をつくることができる。
ストッパ層の間に反応がないため配線性能が損なわれ
ず、しかも、スルーホール形成時のエッチングダメージ
を防止できる積層Ｃｕ配線をつくることができる。
【図１】本発明による一実施例の半導体装置配線の断面
図。
図。
【図２】本発明による半導体装置配線の形成法を示す工
程図。
程図。
【図３】本発明による他の実施例の半導体装置配線の断
面図。
面図。
１…ｐ型Ｓｉ基板、２…熱酸化ＳｉＯ2膜、３…ｎ型拡
散層、４…ＣＶＤ−ＳｉＯ2膜、５，７，１１，１３…
ＴｉＮ膜、６，１２…Ｃｕ膜、８，１４…Ａｌ膜、９，
１５…ＰＳＧ膜、１０，１６…エッチングダメージ部。
散層、４…ＣＶＤ−ＳｉＯ2膜、５，７，１１，１３…
ＴｉＮ膜、６，１２…Ｃｕ膜、８，１４…Ａｌ膜、９，
１５…ＰＳＧ膜、１０，１６…エッチングダメージ部。
Claims (5)
- 【請求項１】配線層と絶縁層が、順次、積層されてなる
薄膜多層配線において、少なくとも一つの前記配線層が
接着層，導電層，バリヤ層，エッチングストッパ層の四
層の導電性物質よりなる積層構造をもち前記導電層が最
も厚くＣｕもしくはＣｕを主成分とする合金よりなるこ
とを特徴とする半導体配線。 - 【請求項２】請求項１において、前記配線層間を接続す
るスルーホールを層間絶縁膜に開口する際のオーバーエ
ッチングが前記エッチングストッパ層内に留まる半導体
装置配線の形成法。 - 【請求項３】請求項１において、下地絶縁層と前記導電
層の接着性を確保する前記接着層及び前記導電層と前記
エッチングストッパ層の間の相互拡散を防止する前記バ
リヤ層の双方が、Ｗ，Ｍｏ，Ｔｉ，Ｔａ，Ｚｒのいずれ
かの純金属，合金もしくはこれらの金属の窒化物である
半導体装置配線。 - 【請求項４】請求項１において、前記エッチングストッ
パ層がＡｌもしくはＡｌを主成分とする合金よりなる半
導体装置配線。 - 【請求項５】請求項１において、スルーホール開口部を
除く少なくとも一部のＣｕ配線上で前記エッチングスト
ッパ層が存在しない半導体装置配線。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22783591A JPH0567686A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22783591A JPH0567686A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0567686A true JPH0567686A (ja) | 1993-03-19 |
Family
ID=16867119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22783591A Pending JPH0567686A (ja) | 1991-09-09 | 1991-09-09 | 半導体装置配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0567686A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878410A (ja) * | 1994-09-05 | 1996-03-22 | Mitsubishi Electric Corp | 配線接続部及びその製造方法 |
| KR100260523B1 (ko) * | 1997-06-27 | 2000-08-01 | 김영환 | 반도체소자의콘택홀형성방법 |
| JP2000216191A (ja) * | 1999-01-23 | 2000-08-04 | Lucent Technol Inc | 半導体集積回路の製造方法 |
-
1991
- 1991-09-09 JP JP22783591A patent/JPH0567686A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0878410A (ja) * | 1994-09-05 | 1996-03-22 | Mitsubishi Electric Corp | 配線接続部及びその製造方法 |
| KR100260523B1 (ko) * | 1997-06-27 | 2000-08-01 | 김영환 | 반도체소자의콘택홀형성방법 |
| JP2000216191A (ja) * | 1999-01-23 | 2000-08-04 | Lucent Technol Inc | 半導体集積回路の製造方法 |
| KR100659801B1 (ko) * | 1999-01-23 | 2006-12-19 | 루센트 테크놀러지스 인크 | 반도체 집적 회로 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2755035B2 (ja) | 多層配線形成法 | |
| JP3177968B2 (ja) | 半導体装置及びその製造方法 | |
| KR100303221B1 (ko) | 반도체 장치 | |
| JP2511892B2 (ja) | 多層薄膜配線及びその形成方法 | |
| JP2616227B2 (ja) | 半導体装置 | |
| JPH0567686A (ja) | 半導体装置配線 | |
| JP2757796B2 (ja) | 半導体集積回路装置 | |
| US6083830A (en) | Process for manufacturing a semiconductor device | |
| JPH05102152A (ja) | 半導体装置 | |
| JP2848694B2 (ja) | 半導体装置 | |
| JPH05343401A (ja) | 半導体装置 | |
| JP3137719B2 (ja) | 半導体装置の製造方法 | |
| JP2655504B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2757780B2 (ja) | 半導体装置 | |
| JP2819640B2 (ja) | 半導体装置 | |
| JPH0567685A (ja) | 半導体装置配線 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| JP3230909B2 (ja) | 半導体装置およびその製造方法 | |
| JP2906815B2 (ja) | 半導体装置の製造方法 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JP3096551B2 (ja) | 半導体装置の製造方法 | |
| JPH0888227A (ja) | 配線及びその形成方法 | |
| JPH04100232A (ja) | 半導体装置 | |
| JP3510943B2 (ja) | 半導体装置の製造方法 | |
| JPH0695516B2 (ja) | 半導体装置 |