JPH0799307A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0799307A
JPH0799307A JP5242268A JP24226893A JPH0799307A JP H0799307 A JPH0799307 A JP H0799307A JP 5242268 A JP5242268 A JP 5242268A JP 24226893 A JP24226893 A JP 24226893A JP H0799307 A JPH0799307 A JP H0799307A
Authority
JP
Japan
Prior art keywords
film
sipos
semiconductor device
polycrystalline silicon
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5242268A
Other languages
English (en)
Inventor
Kazuo Matsuzaki
一夫 松崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP5242268A priority Critical patent/JPH0799307A/ja
Priority to EP94115056A priority patent/EP0651435A1/en
Publication of JPH0799307A publication Critical patent/JPH0799307A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】 【目的】ＳＩＰＯＳ膜からなるフィールドプレートの応
力を低減するために酸化膜ではさむ場合、ＳＩＰＯＳ膜
が多孔質であったり、酸素原子とSi原子の結合がゆるか
ったりするために起こる不具合を除去する。 【構成】ＳＩＰＯＳ膜の形成後、表面層を熱酸化して上
層の酸化膜を形成すれば、その際ＳＩＰＯＳが緻密とな
り膜質が均一となる。しかし、この熱酸化工程が基板内
の不純物拡散層の深さやゲート酸化膜に影響を及ぼすの
を防ぐため、フィールド酸化膜形成直後に、ＳＩＰＯＳ
膜および両酸化膜の形成を行い、不純物拡散やゲート酸
化膜形成はそのあとで行う。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、高耐圧化のために半導
体基板上にフィールドプレートを備えた半導体装置およ
びその製造方法に関する。
【０００２】
【従来の技術】半導体装置、特にＭＯＳ型構造を有する
半導体装置の高耐圧化を実現する手段として、従来よ
り、ＳＩＰＯＳ (Semi-Insulating Polycrystalline Si
licon)と称する薄膜を抵抗性フィールドプレート膜とし
て利用されてきている。ＳＩＰＯＳ薄膜は一般に、SiＨ
4 とＮ2 ＯとからＣＶＤ法により基板温度約650 ℃で形
成された酸素含有の多結晶シリコン膜で、ＳＩＰＯＳ中
の酸素原子濃度は約25％である。図２、図３はそのよう
なフィールドプレートを有する半導体装置の例を示し、
Ｎ- シリコン基板１の表面層にＰベース領域２、さらに
その表面層にＮ+ エミッタ領域３を選択的に形成し、下
面側にＰ+ コレクタ層４を形成したバイポーラトランジ
スタであって、Ｐ領域２およびＮ+ 領域３にそれぞれ接
触してベース電極およびエミッタ電極となるAl電極５お
よび６と、下面のＮ+ 層に接触してコレクタ電極となる
Cr−Ni−Agの３層膜電極71を有する。フィールドプレー
トのＳＩＰＯＳ薄膜11は、エミッタ電極６、ベース電極
５と基板外縁部のＮ+ 外縁領域８と接触しコレクタ電極
５と等電位の外縁電極９の間に設けられ、図２において
は、Ｎ- シリコン基板１のドリフト領域の表面上に表面
保護を兼ねて直接0.５μｍ厚のＳＩＰＯＳ薄膜11を形成
し、その上にＣＶＤ法で１μｍ厚のSiＯ2 膜12を形成し
たものである。図３においては、表面保護のための１μ
ｍ厚の熱酸化膜13を介してＳＩＰＯＳ薄膜11を形成しそ
の上をＣＶＤSiＯ2 膜12で覆ったものである。
【０００３】
【発明が解決しようとする課題】IEEE Electron Device
Let.Vol.ED-6 、No.4、p.189(1985) にMIMURAらにより
報告されているように、図２の構造は、図３の構造に比
べて、接合近傍の漏れ電流が大きい、ｈFEが小さいなど
の欠点があり、専ら図３の構造を採用しているのが現状
である。しかし、図３の構造を採用しても、漏れ電流の
ばらつきが大きいこと、温度特性があること、応力に起
因して亀裂が発生することなど実際の適用に際して不具
合がある。この原因は、例えばＪ.Electrochemical So
c.Vol.128、No.3、p.576(1981) にMaxwell らによりＳ
ＩＰＯＳ薄膜そのものの物性研究により明らかにされて
いるように、基板温度約650 ℃で形成されたＳＩＰＯＳ
薄膜はそのままでは多孔質であり、薄膜中の酸素原子の
分布が不均一であったり、酸素原子とSi原子の結合がゆ
るいものであったり、応力が引っ張り応力であったりす
ることによる。このような問題点はＭＯＳ型半導体装置
のドリフト領域の表面に抵抗性のフィールドプレートと
してＳＩＰＯＳ薄膜を設ける場合にも同様にある。
【０００４】本発明の目的は、このようなＳＩＰＯＳ薄
膜そのものの物性に基づく不具合を除いてフィールドプ
レートを形成した半導体装置およびその製造方法を提供
することにある。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに本発明は、半導体基板の表面上に酸化シリコン膜に
はさまれたＳＩＰＯＳ膜からなる抵抗性フィールドプレ
ートを有する半導体装置において、ＳＩＰＯＳ膜をはさ
む両酸化シリコン膜が熱酸化膜であるものとする。さら
にＳＩＰＯＳ膜に反基板側で接する酸化シリコン膜が低
温で形成された絶縁膜で覆われることが良い。低温で形
成された絶縁膜がＣＶＤ法により生成された酸化シリコ
ン膜あるいは窒化シリコン膜であることが有効である。
このような半導体装置の製造方法としては、半導体基板
上に熱酸化によりフィールド酸化シリコン膜を形成する
工程に引きつづいてＳＩＰＯＳ膜を生成する工程および
その多結晶シリコン膜の表面層を熱酸化する工程を有す
るものとする。さらに、それらの各工程のあとに、絶縁
膜を400 ℃以下で形成して表面を被覆する工程を有する
ことが良い方法である。
【０００６】
【作用】ＳＩＰＯＳ膜を熱酸化膜で挟む構造とすること
により、ＳＩＰＯＳ膜の応力が相殺できる。そして、Ｓ
ＩＰＯＳ膜形成後上層を熱酸化する際におのずとＳＩＰ
ＯＳ膜の緻密化が図られ、膜構造の均質化と安定化が期
待できる。しかし、ＳＩＰＯＳ膜を熱酸化する場合、高
温の熱処理が加わるため、不純物拡散層の深さやＭＯＳ
構造のゲート酸化膜あるいはゲート酸化膜とシリコンの
界面に及ぼす悪影響が懸念される。従って、熱酸化／Ｓ
ＩＰＯＳ膜形成／熱酸化の工程は一連の素子製造プロセ
スの中で、不純物拡散工程及びゲート酸化工程に先立っ
てフィールド酸化膜形成直後に行われる必要がある。フ
ィールドプレート上には、最終保護膜あるいは層間絶縁
膜が新たに必要となり、熱酸化膜／ＳＩＰＯＳ膜／熱酸
化膜の上を最終的には最終保護膜あるいは層間絶縁膜な
ど、400 ℃以下の低温で形成された絶縁膜で被覆する構
造とすることが望ましい。
【０００７】
【実施例】以下、図２、３と共通の部分に同一の符号を
付した図１(a) 〜(g) を引用して本発明の一実施例のパ
ワーＭＯＳＦＥＴの製造工程について説明する。先ず、
Ｎ層１とＮ+ 層４からなるシリコン基板の表面を熱酸化
して膜厚１μｍの熱酸化膜13を形成したのち、次の条件
でＳＩＰＯＳ膜11を成膜した。
【０００８】 ガス流量比 Ｎ2 Ｏ／SiＨ4 ： 0.22 キャリアガス Ｎ2 流量 ： 400SCCM 成膜時の真空度 ： 0.16Torr 基板温度 ： 637 ℃ 膜中の酸素濃度 ： 25原子％ 成膜速度 ： 3.５nm／min 膜厚 ： １μｍ そのあとＳＩＰＯＳ膜11の表面を0.５μｍほど酸化し、
熱酸化膜14を形成した〔図１(a) 〕。次に、ドリフト領
域以外の表面の酸化膜14、ＳＩＰＯＳ膜11、酸化膜13を
通常のフォトリソグラフィにより除去した〔図１(b)
〕。次に、膜厚0.１μｍのゲート酸化膜15の形成、多
結晶シリコン層20の堆積を行う〔図１(c) 〕。フォトリ
ソグラフィ多結晶シリコン層20をパターニングしてゲー
ト電極21を形成したのち、ゲート電極17をマスクにして
ほう素イオンの注入、アニールによりＰウエル２を形成
した〔図１(d) 〕。次いで、同様にゲート電極をマスク
にしてりんイオンを注入する自己整合方式により、Ｎ+
ソース領域３を形成した〔図１(e) 〕。さらに、低温Ｃ
ＶＤ法によりSiＯ2 膜12を１μｍの厚さに成膜して層間
絶縁膜とした〔図１(f) 〕。この層間絶縁膜12にソース
部およびゲート部の接触孔を明ける。このとき、ソース
部周辺の一部でＣＶＤSiＯ2 膜12および熱酸化膜14を除
去し、ＳＩＰＯＳ膜11の一部を表面に露出させたのち、
電極、配線となるべきAl層を蒸着、加工した。このAl電
極10は、Ｎ+ ソース領域３およびＰウエル２に接続され
ると共にＳＩＰＯＳ膜11にも接続されるので、基板外周
部へ延びるＳＩＰＯＳ膜11は抵抗性フィールドプレート
として働く。最後に、ドレイン電極となるTi−Ni−Ag３
層電極７を形成することにより、縦型のパワーＭＯＳＦ
ＥＴが得られた〔図１(g) 〕。なお、低温ＣＶＤ法によ
るSiＯ2 膜の代わりにＣＶＤ法による窒化シリコン膜を
用いてもよい。
【０００９】図４は、図１とほぼ同様な工程でＰウエル
２をベース、Ｎ+ 領域３をエミッタとした図２、３と同
様の構造のＮＰＮトランジスタを製作し、図２、図３の
ＮＰＮトランジスタとベース・コレクタ間の逆バイアス
漏れ電流の比較を行った結果を示す。●印は図２に示し
たトランジスタ、■印は図３に示したトランジスタ、○
印は本発明の実施例によるトランジスタで、フィールド
プレートのＳＩＰＯＳ膜厚はすべて0.５μｍで同一であ
る。図より明らかなようにベース・コレクタ間の逆バイ
アス漏れ電流は、本発明により減少した。また、それぞ
れのトランジスタの室温における逆バイアス漏れ電流の
ばらつきは、●印±10％、■印±８％、○印±３％で、
本発明の実施例のトランジスタの方がばらつきも小さか
った。
【００１０】
【発明の効果】本発明によれば、信頼性向上のために応
力の点で有利な酸化膜ではさんだＳＩＰＯＳ膜からなる
抵抗性フィールドプレートを用いた半導体装置の、ＳＩ
ＰＯＳ膜上の酸化膜をＳＩＰＯＳの熱酸化により形成す
るだけで、従来に比べ逆漏れ電流の大幅な低減とばらつ
きの低下が得られ、高耐圧化のキーテクノロジーとして
のＳＩＰＯＳ膜適用が可能になった。
【図面の簡単な説明】
【図１】本発明の一実施例の縦型ＭＯＳＦＥＴ製造工程
を(a) ないし(g) の順に示す断面図
【図２】従来のＳＩＰＯＳ膜フィールドプレートを有す
るトランジスタの一例の断面図
【図３】従来のＳＩＰＯＳ膜フィールドプレートを有す
るトランジスタの別の例の断面図
【図４】本発明の実施例と従来例のバイポーラトランジ
スタのベース・コレクタ逆バイアスと逆漏れ電流との関
係線図
【符号の説明】
１ Ｎ層 ２ Ｐウエル ３ Ｎ+ ソース領域 ４ Ｎ+ 層 ７ Ti−Ni−Ag電極 10 Al電極 11 ＳＩＰＯＳ膜 12 ＬＴＯＣＶＤSiＯ2 膜 13、14 熱酸化膜 15 ゲート酸化膜 21 ゲート電極

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】半導体基板の表面上に酸化シリコン膜には
    さまれた酸素含有多結晶シリコン膜からなる抵抗性フィ
    ールドプレートを有するものにおいて、酸素含有多結晶
    シリコン膜をはさむ両酸化シリコン膜が熱酸化膜である
    ことを特徴とする半導体装置。
  2. 【請求項２】酸素含有多結晶シリコン膜に反基板側で接
    する酸化シリコン膜が低温で形成された絶縁膜で覆われ
    た請求項１記載の半導体装置。
  3. 【請求項３】低温で形成された絶縁膜がＣＶＤ法により
    生成された酸化シリコン膜である請求項２記載の半導体
    装置。
  4. 【請求項４】低温で形成された絶縁膜がＣＶＤ法により
    生成された窒化シリコン膜である請求項２記載の半導体
    装置。
  5. 【請求項５】半導体基板上に熱酸化によりフィールド酸
    化シリコン膜を形成する工程に引きつづいて酸素含有多
    結晶シリコン膜を生成する工程およびその多結晶シリコ
    ン膜の表面層を熱酸化する工程を有する請求項１記載の
    半導体装置の製造方法。
  6. 【請求項６】各工程のあとに、絶縁膜を400 ℃以下で形
    成して表面を被覆する工程を有する請求項５記載の半導
    体装置の製造方法。
JP5242268A 1993-09-29 1993-09-29 半導体装置およびその製造方法 Pending JPH0799307A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5242268A JPH0799307A (ja) 1993-09-29 1993-09-29 半導体装置およびその製造方法
EP94115056A EP0651435A1 (en) 1993-09-29 1994-09-23 Semiconductor device comprising a SIPOS field plate and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5242268A JPH0799307A (ja) 1993-09-29 1993-09-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0799307A true JPH0799307A (ja) 1995-04-11

Family

ID=17086740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5242268A Pending JPH0799307A (ja) 1993-09-29 1993-09-29 半導体装置およびその製造方法

Country Status (2)

Country Link
EP (1) EP0651435A1 (ja)
JP (1) JPH0799307A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176883A (ja) * 1999-10-28 2001-06-29 Fairchild Korea Semiconductor Kk 高電圧半導体素子及びその製造方法
US8377832B2 (en) * 2008-09-05 2013-02-19 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
CN109891561A (zh) * 2016-10-24 2019-06-14 三菱电机株式会社 化合物半导体器件及其制造方法
JP2021125559A (ja) * 2020-02-05 2021-08-30 株式会社東芝 半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59707274D1 (de) * 1996-09-27 2002-06-20 Infineon Technologies Ag Integrierte CMOS-Schaltungsanordnung und Verfahren zu deren Herstellung
KR100297703B1 (ko) * 1998-02-24 2001-08-07 김덕중 반절연폴리실리콘(sipos)을이용한전력반도체장치및그제조방법
CN107112353B (zh) 2014-12-23 2020-12-22 Abb电网瑞士股份公司 反向传导半导体装置
CN109087951A (zh) * 2018-08-23 2018-12-25 深圳市南硕明泰科技有限公司 功率器件及其制备方法
CN109119475A (zh) * 2018-08-23 2019-01-01 盛世瑶兰（深圳）科技有限公司 场效应晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2510922A1 (de) * 1975-03-13 1976-09-30 Licentia Gmbh Halbleiteranordnung
US4344985A (en) * 1981-03-27 1982-08-17 Rca Corporation Method of passivating a semiconductor device with a multi-layer passivant system by thermally growing a layer of oxide on an oxygen doped polycrystalline silicon layer
DE3215652A1 (de) * 1982-04-27 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Integrierbarer bipolarer transistor
US5241210A (en) * 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
FR2650122B1 (fr) * 1989-07-21 1991-11-08 Motorola Semiconducteurs Dispositif semi-conducteur a haute tension et son procede de fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176883A (ja) * 1999-10-28 2001-06-29 Fairchild Korea Semiconductor Kk 高電圧半導体素子及びその製造方法
US8377832B2 (en) * 2008-09-05 2013-02-19 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
CN109891561A (zh) * 2016-10-24 2019-06-14 三菱电机株式会社 化合物半导体器件及其制造方法
CN109891561B (zh) * 2016-10-24 2021-09-21 三菱电机株式会社 化合物半导体器件的制造方法
JP2021125559A (ja) * 2020-02-05 2021-08-30 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
EP0651435A1 (en) 1995-05-03

Similar Documents

Publication Publication Date Title
JP3940560B2 (ja) 半導体装置の製造方法
JPH0291976A (ja) 縦型溝型ｍｏｓ　ｆｅｔの製造方法
WO2011030661A1 (ja) 半導体装置および半導体装置の製造方法
JPH03196668A (ja) 半導体装置の製法
JPH0799307A (ja) 半導体装置およびその製造方法
US5198692A (en) Semiconductor device including bipolar transistor with step impurity profile having low and high concentration emitter regions
JPH0350414B2 (ja)
JPS61180482A (ja) バイポーラトランジスタを製造する方法
KR100298915B1 (ko) 반도체장치및그제조방법
JP4100070B2 (ja) 半導体装置の製造方法
JPH0231464A (ja) 半導体装置
KR860001586B1 (ko) 반도체장치 및 제조방법
JPH0529622A (ja) 薄膜トランジスタ及びその製造方法
JPS5825266A (ja) Ｍｏｓ型半導体装置およびその製造方法
JPH0227769A (ja) 半導体装置
JPS603779B2 (ja) 半導体装置の製造方法
JP3444815B2 (ja) 高耐圧半導体装置およびその製造方法
JPS63308377A (ja) バイポ−ラトランジスタの製造方法
JPS60140757A (ja) 半導体装置の製造方法
JPS58135671A (ja) 絶縁分離型バイポ−ラトランジスタ
JP2004273772A (ja) 半導体装置の製造方法
JPS62139355A (ja) 半導体装置
JPS58164241A (ja) 半導体装置の製造方法
JPH04176131A (ja) 薄膜トランジスタ及びその製造方法
JPS61136267A (ja) バイポ−ラ半導体装置