JPH0794671A - 混成集積回路装置のキャップの接着構造 - Google Patents
混成集積回路装置のキャップの接着構造Info
- Publication number
- JPH0794671A JPH0794671A JP23685893A JP23685893A JPH0794671A JP H0794671 A JPH0794671 A JP H0794671A JP 23685893 A JP23685893 A JP 23685893A JP 23685893 A JP23685893 A JP 23685893A JP H0794671 A JPH0794671 A JP H0794671A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- substrate
- circuit wiring
- conductive adhesive
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】生産効率を上げ、信頼性を高めることのできる
混成集積回路装置を提供する。 【構成】基板１０はセラミック基板を積層して形成さ
れ、各層には内部配線１１とビアホール１２が設けられ
ている。基板１０中央には階段状の収容部１３が形成さ
れている。収容部１３には半導体素子１６が固着されて
いる。基板１０表面には回路配線層１５が形成されてい
る。基板１０裏面には端子２０が取着され、内部配線１
１及びビアホール１２を介して回路配線層１５や半導体
素子１６と電気的に接続されている。キャップ３０はセ
ラミックで形成され、シール材３１を介して基板１０に
固着されている。キャップ３０の表面及び裏面には回路
配線層３２，３３が形成され、両者はビアホール３４に
より電気的に接続されている。回路配線層３２上には表
面実装部品３５が実装されている。基板１０とキャップ
３０との間には導電性接着剤３７が設けられ、電気的に
接続されている。
混成集積回路装置を提供する。 【構成】基板１０はセラミック基板を積層して形成さ
れ、各層には内部配線１１とビアホール１２が設けられ
ている。基板１０中央には階段状の収容部１３が形成さ
れている。収容部１３には半導体素子１６が固着されて
いる。基板１０表面には回路配線層１５が形成されてい
る。基板１０裏面には端子２０が取着され、内部配線１
１及びビアホール１２を介して回路配線層１５や半導体
素子１６と電気的に接続されている。キャップ３０はセ
ラミックで形成され、シール材３１を介して基板１０に
固着されている。キャップ３０の表面及び裏面には回路
配線層３２，３３が形成され、両者はビアホール３４に
より電気的に接続されている。回路配線層３２上には表
面実装部品３５が実装されている。基板１０とキャップ
３０との間には導電性接着剤３７が設けられ、電気的に
接続されている。
Description
【０００１】
【産業上の利用分野】本発明はキャップに回路配線層を
設けた混成集積回路装置のキャップの接着構造に関す
る。
設けた混成集積回路装置のキャップの接着構造に関す
る。
【０００２】
【従来の技術】従来、印刷配線積層基板（以下、単に基
板という）に凹設した収容部に半導体素子を搭載し、そ
の収容部開口をキャップにて閉塞して半導体素子を封止
した混成集積回路装置において、このキャップにも回路
配線層及び表面実装部品が設けられ、集積回路が形成さ
れたものがある。例えば、（特開平５−４１５７０号）
に開示されているような構成が挙げられる。
板という）に凹設した収容部に半導体素子を搭載し、そ
の収容部開口をキャップにて閉塞して半導体素子を封止
した混成集積回路装置において、このキャップにも回路
配線層及び表面実装部品が設けられ、集積回路が形成さ
れたものがある。例えば、（特開平５−４１５７０号）
に開示されているような構成が挙げられる。
【０００３】この混成集積回路装置のパッケージは、上
部が開口した有底無蓋の箱形に形成されたセラミックベ
ースと、その上部開口部を閉塞するキャップとから構成
されている。箱形のセラミックベースは、その内部底面
に電子回路用配線導体を形成するとともに電子部品を実
装させている。また、箱形のセラミックベースは、その
上部開放面に電極を形成し、その電極と、内部底面に形
成した電子回路用配線導体を内壁面に沿って形成した配
線を介して電気的に接続されている。この電極には導電
樹脂または金バンプが施される。この電極より外側の上
部開放面には封止用の導体が上部開放面を一周するよう
に形成されている。
部が開口した有底無蓋の箱形に形成されたセラミックベ
ースと、その上部開口部を閉塞するキャップとから構成
されている。箱形のセラミックベースは、その内部底面
に電子回路用配線導体を形成するとともに電子部品を実
装させている。また、箱形のセラミックベースは、その
上部開放面に電極を形成し、その電極と、内部底面に形
成した電子回路用配線導体を内壁面に沿って形成した配
線を介して電気的に接続されている。この電極には導電
樹脂または金バンプが施される。この電極より外側の上
部開放面には封止用の導体が上部開放面を一周するよう
に形成されている。
【０００４】一方、セラミックベースの上部開口部を閉
塞するキャップは、薄い金属板の裏面に絶縁膜を形成し
たものであって、その絶縁膜上に電子回路用配線導体を
形成するとともに電子部品を実装させている。また、キ
ャップ裏面において、前記上部開放面の封止用の導体と
対応する外周部は絶縁膜が除去されている。
塞するキャップは、薄い金属板の裏面に絶縁膜を形成し
たものであって、その絶縁膜上に電子回路用配線導体を
形成するとともに電子部品を実装させている。また、キ
ャップ裏面において、前記上部開放面の封止用の導体と
対応する外周部は絶縁膜が除去されている。
【０００５】そして、箱形のセラミックベースをキャッ
プにて封止する場合、セラミックベースの上部開放面に
形成した電極に導電樹脂または金バンプを施した後、キ
ャップの裏面に形成された電子回路用配線導体が対応す
る電極に当接するようにキャップをセラミックベースに
対してセットする。次に、熱、超音波、圧力又は光等で
導電樹脂または金バンプを介してセラミックベースとキ
ャップの両電子回路用配線導体を互いに電気的に接続す
る。電気的に接続した後、セラミックベースの上部開放
面に形成した封止用の導体とキャップ裏面の絶縁膜が除
去された金属部分との間で溶接が行われて気密封止が終
了する。
プにて封止する場合、セラミックベースの上部開放面に
形成した電極に導電樹脂または金バンプを施した後、キ
ャップの裏面に形成された電子回路用配線導体が対応す
る電極に当接するようにキャップをセラミックベースに
対してセットする。次に、熱、超音波、圧力又は光等で
導電樹脂または金バンプを介してセラミックベースとキ
ャップの両電子回路用配線導体を互いに電気的に接続す
る。電気的に接続した後、セラミックベースの上部開放
面に形成した封止用の導体とキャップ裏面の絶縁膜が除
去された金属部分との間で溶接が行われて気密封止が終
了する。
【０００６】
【発明が解決しようとする課題】ところが、導電樹脂又
は金バンプによりキャップと基板の電気的接続を行った
後に、溶接等により気密封止を行っているので、セラミ
ックベースとキャップとの接着に２工程を必要としてお
り、生産効率の低下を招いている。また、溶接を行って
いることからセラミックベースとキャップとの接着は、
例えば銀ロウ付けであれば、約８００℃という高温工程
となり、実装部品、特に半導体素子への影響が無視でき
なくなり、信頼性の低下を招いている。
は金バンプによりキャップと基板の電気的接続を行った
後に、溶接等により気密封止を行っているので、セラミ
ックベースとキャップとの接着に２工程を必要としてお
り、生産効率の低下を招いている。また、溶接を行って
いることからセラミックベースとキャップとの接着は、
例えば銀ロウ付けであれば、約８００℃という高温工程
となり、実装部品、特に半導体素子への影響が無視でき
なくなり、信頼性の低下を招いている。
【０００７】本発明は上記問題点を解決するためになさ
れたものであって、その目的は基板とキャップとの電気
的接続を気密封止と同時に、かつ、低温工程で行うこと
ができるようにし、生産効率を上げ、信頼性を高めるこ
とのできる混成集積回路装置のキャップの接着構造を提
供することにある。
れたものであって、その目的は基板とキャップとの電気
的接続を気密封止と同時に、かつ、低温工程で行うこと
ができるようにし、生産効率を上げ、信頼性を高めるこ
とのできる混成集積回路装置のキャップの接着構造を提
供することにある。
【０００８】
【課題を解決するための手段】本発明は上記問題点を解
決するため、印刷配線積層基板に収容部を凹設するとと
もに回路配線層を形成し、収容部に半導体素子を搭載
し、その収容部開口をキャップにて閉塞して半導体素子
を封止した混成集積回路装置において、キャップに回路
配線層を形成し、低温で接着可能なシール材にて印刷配
線積層基板とキャップとを接合するとともに、低温で接
着可能な導電性接着剤にて印刷配線積層基板の回路配線
層とキャップの回路配線層との電気的接続を行うことを
その要旨とする。
決するため、印刷配線積層基板に収容部を凹設するとと
もに回路配線層を形成し、収容部に半導体素子を搭載
し、その収容部開口をキャップにて閉塞して半導体素子
を封止した混成集積回路装置において、キャップに回路
配線層を形成し、低温で接着可能なシール材にて印刷配
線積層基板とキャップとを接合するとともに、低温で接
着可能な導電性接着剤にて印刷配線積層基板の回路配線
層とキャップの回路配線層との電気的接続を行うことを
その要旨とする。
【０００９】
【作用】従って、本発明によれば、印刷配線積層基板と
キャップとの接合部に設けられるシール材及び導電性接
着剤は、ともに低温工程での接着が可能であるので、混
成集積回路装置の気密封止及び印刷配線積層基板の回路
配線層とキャップの回路配線層との電気的接続が同時に
行うことができる。
キャップとの接合部に設けられるシール材及び導電性接
着剤は、ともに低温工程での接着が可能であるので、混
成集積回路装置の気密封止及び印刷配線積層基板の回路
配線層とキャップの回路配線層との電気的接続が同時に
行うことができる。
【００１０】
【実施例】以下、本発明の混成集積回路装置を具体化し
た一実施例を図１に従って説明する。印刷配線積層基板
（以下、単に基板という）１０はセラミック基板を積層
して形成され、各層には内部配線１１と各層を電気的に
接続するビアホール１２が設けられている。基板１０中
央には階段状の収容部１３が形成され、その収容部１３
の下側の階段面をパッド面１３ａ、上側の階段面をキャ
ップシール面１３ｂとしている。パッド面１３ａには内
部配線１１と接続している配線１４が設けられている。
また、基板１０表面には回路配線層１５が形成されてい
る。前記収容部１３には半導体素子１６が導電性又は絶
縁性の接着剤１７を介して固着されている。該半導体素
子１６はワイヤ１８にて収容部１３の配線１４と電気的
に接続されている。基板１０裏面にはロウ材１９を介し
て端子２０が取着され、内部配線１１及びビアホール１
２を介して基板１０表面に形成された回路配線層１５や
半導体素子１６と電気的に接続されている。
た一実施例を図１に従って説明する。印刷配線積層基板
（以下、単に基板という）１０はセラミック基板を積層
して形成され、各層には内部配線１１と各層を電気的に
接続するビアホール１２が設けられている。基板１０中
央には階段状の収容部１３が形成され、その収容部１３
の下側の階段面をパッド面１３ａ、上側の階段面をキャ
ップシール面１３ｂとしている。パッド面１３ａには内
部配線１１と接続している配線１４が設けられている。
また、基板１０表面には回路配線層１５が形成されてい
る。前記収容部１３には半導体素子１６が導電性又は絶
縁性の接着剤１７を介して固着されている。該半導体素
子１６はワイヤ１８にて収容部１３の配線１４と電気的
に接続されている。基板１０裏面にはロウ材１９を介し
て端子２０が取着され、内部配線１１及びビアホール１
２を介して基板１０表面に形成された回路配線層１５や
半導体素子１６と電気的に接続されている。
【００１１】キャップ３０はセラミックで形成され、つ
ば部３０ａが上部周縁部に前記回路配線層１５と対向す
るように延出形成され、腹部３０ｂが下端部に膨出形成
されている。キャップ３０の腹部３０ｂ下面は前記キャ
ップシール面１３ｂに施してなるシール材３１を介して
基板１０に接着されている。シール材３１はエポキシ系
樹脂に硬化剤、充填材を添加したもので、低温（約１５
０℃〜２００℃）にて硬化して、キャップ３０と基板１
０とを接合する。キャップ３０の表面及びつば部３０ａ
裏面には回路配線層３２，３３が形成され、この回路配
線層３２，３３は、キャップ３０内部に設けられたビア
ホール３４により電気的に接続されている。キャップ３
０表面の回路配線層３２上には表面実装部品３５が半田
３６を介して実装されている。キャップ３０のつば部３
０ａ裏面の回路配線層３３と前記基板１０表面に形成さ
れた回路配線層１５との間には、Ａｇエポキシ、Ａｇシ
リコン等の熱硬化型の導電性接着剤３７が設けられ、電
気的に接続されている。この導電性接着剤３７は低温
（約１５０℃〜２００℃）工程での接着が可能である。
ば部３０ａが上部周縁部に前記回路配線層１５と対向す
るように延出形成され、腹部３０ｂが下端部に膨出形成
されている。キャップ３０の腹部３０ｂ下面は前記キャ
ップシール面１３ｂに施してなるシール材３１を介して
基板１０に接着されている。シール材３１はエポキシ系
樹脂に硬化剤、充填材を添加したもので、低温（約１５
０℃〜２００℃）にて硬化して、キャップ３０と基板１
０とを接合する。キャップ３０の表面及びつば部３０ａ
裏面には回路配線層３２，３３が形成され、この回路配
線層３２，３３は、キャップ３０内部に設けられたビア
ホール３４により電気的に接続されている。キャップ３
０表面の回路配線層３２上には表面実装部品３５が半田
３６を介して実装されている。キャップ３０のつば部３
０ａ裏面の回路配線層３３と前記基板１０表面に形成さ
れた回路配線層１５との間には、Ａｇエポキシ、Ａｇシ
リコン等の熱硬化型の導電性接着剤３７が設けられ、電
気的に接続されている。この導電性接着剤３７は低温
（約１５０℃〜２００℃）工程での接着が可能である。
【００１２】このように本実施例によれば、基板１０表
面の回路配線層１５とキャップ３０のつば部３０ａ裏面
の回路配線層３３との電気的接続、キャップ３０の腹部
３０ｂ下面とキャップシール面１３ｂとの接着に、とも
に低温工程での接着が可能なシール材３１、導電性接着
剤３７を用いているので、この２工程は同時に行うこと
ができる。従って、生産工程における工数を低減し、生
産効率が上がる。しかも、シール材３１に加えて導電性
接着剤３７によってもキャップ３０の接着が行われ、接
着面積が広くなり、従って接着強度が強くなるので、半
導体素子１６の封止がより確実にできる。また、低温工
程での接着可能な導電性接着剤３７を用いることによ
り、半導体素子１６への影響が少なくなり、信頼性が高
まる。
面の回路配線層１５とキャップ３０のつば部３０ａ裏面
の回路配線層３３との電気的接続、キャップ３０の腹部
３０ｂ下面とキャップシール面１３ｂとの接着に、とも
に低温工程での接着が可能なシール材３１、導電性接着
剤３７を用いているので、この２工程は同時に行うこと
ができる。従って、生産工程における工数を低減し、生
産効率が上がる。しかも、シール材３１に加えて導電性
接着剤３７によってもキャップ３０の接着が行われ、接
着面積が広くなり、従って接着強度が強くなるので、半
導体素子１６の封止がより確実にできる。また、低温工
程での接着可能な導電性接着剤３７を用いることによ
り、半導体素子１６への影響が少なくなり、信頼性が高
まる。
【００１３】また、キャップ３０表面及びつば部３０ａ
裏面に回路配線層３２，３３を設け、さらに回路配線層
３２上には表面実装部品３５を設けているので、実装効
率を上げることができる。キャップ３０表面及びつば部
３０ａ裏面に回路配線層３２，３３を設けるために本実
施例では、キャップ３０内部にビアホール３４を設けて
いる。このような構成とすることによって、キャップ３
０本来の、半導体素子１６を封止するという機能を損な
うことはなく、従って、信頼性低下等の問題を生じるこ
ともなく、実装効率が上がる。また、キャップ３０表面
に実装された表面実装部品３５については、混成集積回
路装置作製後も修理、交換が可能であるので、信頼性試
験の結果、不具合が生じたときにはリペアをして、製品
として出荷することができ、歩留りも向上する。
裏面に回路配線層３２，３３を設け、さらに回路配線層
３２上には表面実装部品３５を設けているので、実装効
率を上げることができる。キャップ３０表面及びつば部
３０ａ裏面に回路配線層３２，３３を設けるために本実
施例では、キャップ３０内部にビアホール３４を設けて
いる。このような構成とすることによって、キャップ３
０本来の、半導体素子１６を封止するという機能を損な
うことはなく、従って、信頼性低下等の問題を生じるこ
ともなく、実装効率が上がる。また、キャップ３０表面
に実装された表面実装部品３５については、混成集積回
路装置作製後も修理、交換が可能であるので、信頼性試
験の結果、不具合が生じたときにはリペアをして、製品
として出荷することができ、歩留りも向上する。
【００１４】さらに、半導体素子１６の基板１０への実
装工程と表面実装部品３５のキャップ３０への実装工程
とは並行して行うことができるので、生産効率を上げる
ことができる。
装工程と表面実装部品３５のキャップ３０への実装工程
とは並行して行うことができるので、生産効率を上げる
ことができる。
【００１５】なお、本発明は上記実施例に限定されるも
のでなく、本発明の趣旨を逸脱しない範囲において、例
えば次のように変更してもよい。 （１）上記実施例では、キャップ３０の腹部３０ｂ下面
と基板１０のキャップシール面１３ｂとの間にシール材
３１、つば部３０ａ裏面と基板１０表面との間に導電性
接着剤３７をそれぞれ設けていたが、このシール材３１
及び導電性接着剤３７を設ける場所は図２に示すように
入れ換えてもよい。
のでなく、本発明の趣旨を逸脱しない範囲において、例
えば次のように変更してもよい。 （１）上記実施例では、キャップ３０の腹部３０ｂ下面
と基板１０のキャップシール面１３ｂとの間にシール材
３１、つば部３０ａ裏面と基板１０表面との間に導電性
接着剤３７をそれぞれ設けていたが、このシール材３１
及び導電性接着剤３７を設ける場所は図２に示すように
入れ換えてもよい。
【００１６】すなわち、基板１０の収容部１３の上側の
階段面に回路配線層１５を設け、基板１０表面をキャッ
プシール面１３ｂとする。キャップ３０の腹部３０ｂ下
面には回路配線層３３を回路配線層１５に相対するよう
に設ける。そして、キャップ３０は基板１０のキャップ
シール面１３ｂにおいてシール材３１を介して接着さ
れ、回路配線層１５，３３が導電性接着剤３７を介して
接着される。この実施例においては、導電性接着剤３７
をシール材３１の内側に設けているので、導電性接着剤
３７が酸化等の汚染から保護されることになり、基板１
０とキャップ３０の電気的接続の信頼性が高まる。
階段面に回路配線層１５を設け、基板１０表面をキャッ
プシール面１３ｂとする。キャップ３０の腹部３０ｂ下
面には回路配線層３３を回路配線層１５に相対するよう
に設ける。そして、キャップ３０は基板１０のキャップ
シール面１３ｂにおいてシール材３１を介して接着さ
れ、回路配線層１５，３３が導電性接着剤３７を介して
接着される。この実施例においては、導電性接着剤３７
をシール材３１の内側に設けているので、導電性接着剤
３７が酸化等の汚染から保護されることになり、基板１
０とキャップ３０の電気的接続の信頼性が高まる。
【００１７】（２）上記実施例では、キャップ３０表面
及びつば部３０ａ裏面の回路配線層３２，３３の電気的
接続はビアホール３４を介して行っているが、次のよう
にしてもよい。
及びつば部３０ａ裏面の回路配線層３２，３３の電気的
接続はビアホール３４を介して行っているが、次のよう
にしてもよい。
【００１８】図３に示すように、キャップ３０表面及び
つば部３０ａ裏面の回路配線層３２，３３を端部に向か
って延長させて、キャップ３０側面に設けた配線３８と
接続し、これによって電気的接続を行うようにしてもよ
い。この実施例においては、回路配線層３２，３３と配
線３８が同一工程で形成することができるので、生産効
率を上げることができる。
つば部３０ａ裏面の回路配線層３２，３３を端部に向か
って延長させて、キャップ３０側面に設けた配線３８と
接続し、これによって電気的接続を行うようにしてもよ
い。この実施例においては、回路配線層３２，３３と配
線３８が同一工程で形成することができるので、生産効
率を上げることができる。
【００１９】（３）上記実施例では、キャップ３０はつ
ば部３０ａが基板１０表面の回路配線層１５と対向する
ように延出形成されており、シール材３１及び導電性接
着剤３７がそれぞれ基板１０のキャップシール面１３
ｂ、基板１０表面に設けられていたが、次のようにして
もよい。
ば部３０ａが基板１０表面の回路配線層１５と対向する
ように延出形成されており、シール材３１及び導電性接
着剤３７がそれぞれ基板１０のキャップシール面１３
ｂ、基板１０表面に設けられていたが、次のようにして
もよい。
【００２０】図４に示すように、キャップ３０を基板１
０への落とし込み構造とし、基板１０のキャップシール
面１３ｂにシール材３１及び導電性接着剤３７を設ける
ようにしてもよい。この実施例ではキャップ３０の形状
が簡単であるので、加工が容易となる。また、キャップ
３０の厚みを薄くすることができるので、混成集積回路
装置全体の厚みも薄くし、小型化することができる。さ
らに、キャップ３０を基板１０への落とし込み構造とす
ることにより、キャップ３０の位置決めが治具を用いな
くとも正確にできるようになり、生産効率を上げること
ができる。
０への落とし込み構造とし、基板１０のキャップシール
面１３ｂにシール材３１及び導電性接着剤３７を設ける
ようにしてもよい。この実施例ではキャップ３０の形状
が簡単であるので、加工が容易となる。また、キャップ
３０の厚みを薄くすることができるので、混成集積回路
装置全体の厚みも薄くし、小型化することができる。さ
らに、キャップ３０を基板１０への落とし込み構造とす
ることにより、キャップ３０の位置決めが治具を用いな
くとも正確にできるようになり、生産効率を上げること
ができる。
【００２１】（４）上記実施例では表面実装部品３５は
キャップ３０表面にのみ設けているが、図５に示すよう
にキャップ３０裏面にも表面実装部品３５を設けてもよ
い。このとき、キャップ３０表面及び裏面の回路配線層
３２，３３の電気的接続はキャップ３０内部の端部側の
ビアホール３４のみではなく、キャップ３０表面及び裏
面の回路配線層３２，３３を直接接続するようなビアホ
ール３４を設けてもよい。このような構成にすること
で、さらに実装効率を上げることができる。
キャップ３０表面にのみ設けているが、図５に示すよう
にキャップ３０裏面にも表面実装部品３５を設けてもよ
い。このとき、キャップ３０表面及び裏面の回路配線層
３２，３３の電気的接続はキャップ３０内部の端部側の
ビアホール３４のみではなく、キャップ３０表面及び裏
面の回路配線層３２，３３を直接接続するようなビアホ
ール３４を設けてもよい。このような構成にすること
で、さらに実装効率を上げることができる。
【００２２】（５）上記実施例では、キャップ３０はビ
アホール３４を設けるのみであるが、さらに複雑な回路
を構成したい場合には図６に示すようにしてもよい。す
なわち、キャップ３０内部にも基板１０と同様に、内部
配線３９を形成してもよい。このような構成にすること
で、キャップ３０内部にも複雑な回路が構成されるの
で、高集積化をすることができる。
アホール３４を設けるのみであるが、さらに複雑な回路
を構成したい場合には図６に示すようにしてもよい。す
なわち、キャップ３０内部にも基板１０と同様に、内部
配線３９を形成してもよい。このような構成にすること
で、キャップ３０内部にも複雑な回路が構成されるの
で、高集積化をすることができる。
【００２３】（６）上記実施例では、基板１０表面及び
キャップ３０裏面にそれぞれ回路配線層１５，３３を設
けていたが、回路配線層１５，３３の代わりに、電極パ
ターンのみで基板１０とキャップ３０の電気的接続を行
ってもよい。
キャップ３０裏面にそれぞれ回路配線層１５，３３を設
けていたが、回路配線層１５，３３の代わりに、電極パ
ターンのみで基板１０とキャップ３０の電気的接続を行
ってもよい。
【００２４】（７）上記実施例及び上記（３）の別例に
おいて、キャップ３０の少なくとも下部は基板１０への
落とし込み構造となっていたが、図７に示すように、キ
ャップ３０は基板１０表面に設けられている構成であっ
てもよい。
おいて、キャップ３０の少なくとも下部は基板１０への
落とし込み構造となっていたが、図７に示すように、キ
ャップ３０は基板１０表面に設けられている構成であっ
てもよい。
【００２５】（８）上記実施例では、導電性接着剤３７
として熱硬化型のものを示したが、混成集積回路装置の
使用される環境に応じて適宜、常温硬化型、紫外線硬化
型等に変更してもよい。
として熱硬化型のものを示したが、混成集積回路装置の
使用される環境に応じて適宜、常温硬化型、紫外線硬化
型等に変更してもよい。
【００２６】（９）上記実施例におけるシール材３１と
してのエポキシ系樹脂の代わりに低融点ガラスを適用し
てもよい。低融点ガラスであっても低温（１５０℃〜３
５０℃）工程での接着が可能である。
してのエポキシ系樹脂の代わりに低融点ガラスを適用し
てもよい。低融点ガラスであっても低温（１５０℃〜３
５０℃）工程での接着が可能である。
【００２７】（１０）上記実施例では、基板１０はセラ
ミック基板を積層したものであったが、セラミック基板
の代わりにガラスエポキシ基板、ポリイミド基板を用い
てもよい。
ミック基板を積層したものであったが、セラミック基板
の代わりにガラスエポキシ基板、ポリイミド基板を用い
てもよい。
【００２８】
【発明の効果】以上詳述したように本発明によれば、キ
ャップと基板との接合部にともに低温で接着可能なシー
ル材及び導電性接着剤を設けたことにより、半導体素子
の封止と、基板の回路配線層とキャップの回路配線層と
の電気的接続が同時に、かつ低温工程で行うことができ
るので、混成集積回路装置の生産効率を上げ、信頼性を
高めることができるという優れた効果がある。
ャップと基板との接合部にともに低温で接着可能なシー
ル材及び導電性接着剤を設けたことにより、半導体素子
の封止と、基板の回路配線層とキャップの回路配線層と
の電気的接続が同時に、かつ低温工程で行うことができ
るので、混成集積回路装置の生産効率を上げ、信頼性を
高めることができるという優れた効果がある。
【図１】本発明の混成集積回路装置の一実施例を示す断
面図である。
面図である。
【図２】シール材と導電性接着剤の設けられる位置を入
れ換えた混成集積回路装置の断面図である。
れ換えた混成集積回路装置の断面図である。
【図３】キャップ表面及び裏面の回路配線層をキャップ
側面の配線で電気的に接続した混成集積回路装置の断面
図である。
側面の配線で電気的に接続した混成集積回路装置の断面
図である。
【図４】キャップを基板への落とし込み構造とした混成
集積回路装置の要部断面図である。
集積回路装置の要部断面図である。
【図５】キャップ裏面の回路配線層上にも表面実装部品
を設けた混成集積回路装置の要部断面図である。
を設けた混成集積回路装置の要部断面図である。
【図６】キャップ内部にビアホールに加えて内部配線を
設けた混成集積回路装置の要部断面図である。
設けた混成集積回路装置の要部断面図である。
【図７】キャップが基板表面に設けられている混成集積
回路装置の要部断面図である。
回路装置の要部断面図である。
１０…印刷配線積層基板、１１…基板内部の内部配線、
１２…基板内部のビアホール、１３…収容部、１３ａ…
パッド面、１３ｂ…キャップシール面、１４…配線、１
５…基板表面に設けられた回路配線層、１６…半導体素
子、１７…接着剤、１８…ワイヤ、１９…ロウ材、２０
…端子、３０…キャップ、３０ａ…キャップつば部、３
０ｂ…キャップ腹部、３１…シール材、３２…キャップ
表面の回路配線層、３３…キャップ裏面の回路配線層、
３４…キャップ内部のビアホール、３５…キャップ上に
実装された表面実装部品、３６…半田、３７…導電性接
着剤、３８…側面配線、３９…キャップ内の内部配線
１２…基板内部のビアホール、１３…収容部、１３ａ…
パッド面、１３ｂ…キャップシール面、１４…配線、１
５…基板表面に設けられた回路配線層、１６…半導体素
子、１７…接着剤、１８…ワイヤ、１９…ロウ材、２０
…端子、３０…キャップ、３０ａ…キャップつば部、３
０ｂ…キャップ腹部、３１…シール材、３２…キャップ
表面の回路配線層、３３…キャップ裏面の回路配線層、
３４…キャップ内部のビアホール、３５…キャップ上に
実装された表面実装部品、３６…半田、３７…導電性接
着剤、３８…側面配線、３９…キャップ内の内部配線
Claims (1)
- 【請求項１】 印刷配線積層基板に収容部を凹設すると
ともに、回路配線層を形成し、前記収容部に半導体素子
を搭載し、その収容部開口をキャップにて閉塞して半導
体素子を封止した混成集積回路装置において、 前記キャップに回路配線層を形成し、低温で接着可能な
シール材にて印刷配線積層基板とキャップとを接合する
とともに、低温で接着可能な導電性接着剤にて印刷配線
積層基板の回路配線層とキャップの回路配線層との電気
的接続を行う混成集積回路装置のキャップの接着構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23685893A JPH0794671A (ja) | 1993-09-22 | 1993-09-22 | 混成集積回路装置のキャップの接着構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23685893A JPH0794671A (ja) | 1993-09-22 | 1993-09-22 | 混成集積回路装置のキャップの接着構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794671A true JPH0794671A (ja) | 1995-04-07 |
Family
ID=17006849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23685893A Pending JPH0794671A (ja) | 1993-09-22 | 1993-09-22 | 混成集積回路装置のキャップの接着構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794671A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0713252A3 (en) * | 1994-11-16 | 1998-01-07 | Nec Corporation | Circuit elements mounting |
-
1993
- 1993-09-22 JP JP23685893A patent/JPH0794671A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0713252A3 (en) * | 1994-11-16 | 1998-01-07 | Nec Corporation | Circuit elements mounting |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7551040B2 (en) | Surface mount crystal oscillator | |
| JPH0448767A (ja) | 樹脂封止型半導体装置 | |
| JP2001196488A (ja) | 電子部品装置及びその製造方法 | |
| JP2009513026A (ja) | 半導体構造及び組み立て方法 | |
| JP2000077970A (ja) | 電子部品及びその製造方法 | |
| JPH04293310A (ja) | 弾性表面波装置 | |
| JP2002135080A (ja) | 弾性表面波装置及びその製造方法 | |
| JP3669463B2 (ja) | 樹脂封止表面実装型電子部品 | |
| TW200522504A (en) | Piezoelectric oscillator and electronic equipment and method for producing piezoelectric oscillator | |
| JPS6189657A (ja) | 半導体装置およびその製造方法 | |
| JPH0794671A (ja) | 混成集積回路装置のキャップの接着構造 | |
| JP3546506B2 (ja) | 電子部品およびその製造方法 | |
| JP3446695B2 (ja) | 半導体装置 | |
| JP2004047897A (ja) | 電子部品および電子部品の製造方法 | |
| JPH07193160A (ja) | チップキャリア | |
| JPH118334A (ja) | ボールグリッドアレイパッケージの中間体及び製造方法 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JPH0778935A (ja) | 混成集積回路装置 | |
| JP2000124251A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH09148380A (ja) | 半導体装置 | |
| JP2728585B2 (ja) | 半導体素子収納用パッケージ | |
| JPH04359457A (ja) | 半導体装置およびその製造方法 | |
| JPH09232899A (ja) | 電子素子のパッケージ実装方法 | |
| JP3865243B2 (ja) | 電子部品用セラミックパッケージ及び電子装置 | |
| KR20050003762A (ko) | 적층 패키지 및 그 제조 방법 |