KR20050003762A - 적층 패키지 및 그 제조 방법 - Google Patents

적층 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR20050003762A
KR20050003762A KR1020030045254A KR20030045254A KR20050003762A KR 20050003762 A KR20050003762 A KR 20050003762A KR 1020030045254 A KR1020030045254 A KR 1020030045254A KR 20030045254 A KR20030045254 A KR 20030045254A KR 20050003762 A KR20050003762 A KR 20050003762A
Authority
KR
South Korea
Prior art keywords
package
chip scale
pad
connection pad
substrate
Prior art date
Application number
KR1020030045254A
Other languages
English (en)
Inventor
고준영
전병석
신화수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030045254A priority Critical patent/KR20050003762A/ko
Publication of KR20050003762A publication Critical patent/KR20050003762A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 따른 적층 패키지는, 제 1 및 제 2칩 스케일 패키지(chip scale package), 패키지 접속용 배선 기판, 패키지 접속용 배선 기판의 기판 배선 패턴과 제 1칩 스케일 패키지의 배선 패턴을 연결하는 본딩 와이어 및 이를 봉지하는 제 2수지 봉지부를 포함하고, 그 제조 방법은 (a)제 1, 2칩 스케일 패키지를 준비하고, (b)패키지 접속용 배선 기판을 제 1칩 스케일 패키지의 상부에 부착하고, (c)패키지 접속용 배선 기판의 기판 배선 패턴 중 기판 외부 접속 패드 및 제 1칩 스케일 패키지의 배선 패턴 중 외부 접속 패드가 연결되도록 와이어 본딩하고, (d) 기판 외부 접속 패드 및 제 1칩 스케일 패키지의 외부 접속 패드를 봉지하여 제 2수지 봉지부를 형성하고, (e)제 2칩 스케일 패키지를 솔더 볼이 패키지 접속용 배선 기판의 홀에 대응하도록 패키지 접속용 배선 기판에 부착하고, 그리고, (f)리플로우 공정을 진행하는 단계를 포함한다. 상술한 바와 같은 구조 및 방법에 의해, 설계 변경되지 않은 동일 칩 스케일 패키지를 사용하여 적층 패키지를 구성하는 것이 가능하므로, 적층시 칩 스케일 패키지를 구조 변경을 할 필요가 없고, 이로 인해 발생되는 비용 및 시간의 소요를 줄이는 것이 가능하다.

Description

적층 패키지 및 그 제조 방법{Stack package and manufacturing method thereof}
본 발명은 적층 패키지(stack package) 및 그 제조 방법에 관한 것으로, 보다 상세하게는 칩 스케일 패키지(Chip Scale Package)가 적층된 적층 패키지 및 그 제조 방법에 관한 것이다.
최근의 전자 산업은 더욱 경량화, 소형화, 고속화, 다기능화되고 높은 신뢰성을 갖는 제품을 생산하는 추세이다. 이와 같은 추세에 부응하는 중요한 기술 중의 하나가 바로 패키지 조립 기술이며, 이에 따라 개발된 패키지 중의 하나가 볼 그리드 어레이(Ball Grid Array; 이하 BGA라 한다) 패키지이다. BGA 패키지는 통상적인 플라스틱 패키지에 비하여, 모 기판(mother board)에 대한 실장 면적을 축소시킬 수 있고, 전기적 특성이 우수하다는 장점들을 가지고 있다.
BGA 패키지는 리드 프레임 대신에 인쇄 회로 기판을 사용한다. 인쇄 회로 기판은 반도체 칩이 접착되는 면의 반대쪽 전면에 솔더 볼(solder ball)들이 형성되므로 모 기판에 대한 실장 밀도에 있어서 유리하다. 그러나, 인쇄 회로 기판은 반도체 칩의 실장을 위하여 회로 배선이 형성되지 않은 영역을 필요로 하기 때문에 그 크기에 있어 반도체 칩의 크기보다 클 수밖에 없다. 이러한 이유로 제안된 것이 반도체 칩 크기에 보다 근접하는 칩 스케일 패키지(Chip Scale Package)이다.
칩 스케일 패키지는 반도체 칩 크기 수준으로 제조되는 패키지로서, 대표적인 칩 스케일 패키지 중 하나는 유연성을 갖는 폴리이미드 테이프(polyimide tape)에 배선 패턴이 형성된 테이프 배선 기판을 이용한 칩 스케일 패키지이다. 테이프 배선 기판과 테이프 배선 기판에 부착되는 반도체 칩간의 전기적 연결 방법은 빔 리드 본딩(beam lead bonding) 방법과 와이어 본딩(wire bonding) 방법이 일반적으로 사용된다.
한편, 하나의 반도체 칩을 패키징하는 칩 스케일 패키지 이외에도, 예를 들면, 반도체 칩 또는 패키지를 입체적으로 복수개 적층한 패키징 기술이 있다. 이와 같은 적층 패키징 기술에 의해 구현된 패키지를 적층 패키지라 한다.
그런데, 통상적인 반도체 패키지를 적층한 적층 패키지의 경우, 신뢰성 검사를 거친 반도체 패키지를 활용하기 때문에, 적층 패키지로 구현된 이후에 불량률은 적지만 적층되는 반도체 패키지의 두께에 대응되어 적층 패키지의 두께가 두꺼워지는 문제점을 안고 있다. 반도체 칩을 적층하여 적층 패키지를 구현하는 경우, 적층 패키지의 박형화를 구현할 수는 있지만, 적층되는 반도체 칩에 대한 신뢰성이 검증되지 않았기 때문에, 적층 패키지로 구현된 이후에 불량률이 발생될 우려가 크다.
따라서, 전술된 바와 같은 칩 스케일 패키지를 적층하여 적층 패키지를 구현할 수 있다면, 반도체 패키지를 적층하는 경우의 장점과 반도체 칩을 적층하는 경우의 장점을 모두 획득할 수 있을 것이다. 그러나, 칩 스케일 패키지는 칩 실장 기판에 평면적으로밖에 실장할 수 없기 때문에, 적층 패키지로 구현하기가 용이하지 않다. 즉, 칩 스케일 패키지의 외부 접속 단자로서 활용할 수 있는 솔더 범프가 반도체 칩이 실장된 테이프 배선 기판의 면에 반대되는 면에 형성되어 있고, 다른 접속 수단을 구비하고 있지 않기 때문에, 기존의 칩 스케일 패키지의 구조로는 복수개의 칩 스케일 패키지를 입체적으로 적층하는 것이 용이하지 않다.
이에 의해, 칩 스케일 패키지가 적층된 적층 패키지를 구현하기 위해서는 양산중인 단일 디자인의 칩 스케일 패키지만을 사용하지 못하므로, 칩 스케일 패키지를 적층 방식에 맞도록 구조 변경하여야 하고, 이러한 칩 스케일 패키지의 구조 변경을 위해서는 새로운 패키지를 다시 제작해야 하므로 이에 따른 비용 및 시간의 소요가 있어 왔다.
따라서, 본 발명의 목적은 양산 중인 단일 디자인의 테이프 배선 기판을 이용한 칩 스케일 패키지를 구조 변경하지 않고 적층한 적층 패키지 및 그의 제조 방법을 제공하는 것이다.
도 1 내지 도 6은 본 발명에 따른 적층 패키지 제조 방법에 대한 도이다.
<도면의 주요부분에 대한 부호의 설명>
10, 20: 제 1, 2칩 스케일 패키지 11, 21: 반도체 칩
12, 22: 전극 패드 13, 23: 폴리이미드 테이프
14, 24: 솔더 범프 패드 15, 25: 외부 접속 패드
16, 26: 솔더 볼 17, 27: 제 1본딩 와이어
18, 28: 윈도우 19, 29: 내부 접속 단자
30: 패키지 접속용 배선 기판 31: 홀
32: 기판 배선 패턴 41: 제 2본딩 와이어
42: 제 2수지 봉지부 51, 52: 제 1수지 봉지부
100: 적층 패키지
상술한 목적을 달성하기 위한 본 발명에 따른 적층 패키지는, 제 1, 2칩 스케일 패키지, 패키지 접속용 배선 기판, 패키지 접속용 배선 기판의 기판 외부 접속 패드와 제 1칩 스케일 패키지의 배선 패턴의 외부 접속 패드를 연결하는 제 2본딩 와이어 및 패키지 접속용 배선 기판의 기판 외부 접속 패드, 제 1칩 스케일 패키지의 외부 접속 패드, 제 2본딩 와이어를 봉지하는 제 2수지 봉지부를 포함하는 것을 특징으로 한다.
제 1, 2칩 스케일 패키지는 동일 디자인의 칩 스케일 패키지로서, 활성면의 중심 부분을 따라서 전극 패드가 형성된 반도체 칩, 폴리이미드 테이프를 기저로 하여 상부면에 반도체 칩의 활성면에 부착된 엘라스토머(elastomer)가 형성되고 하부면에 내부 접속 패드, 외부 접속 패드 및 솔더 범프 패드를 포함하는 배선 패턴이 형성되며 전극 패드를 개방시키는 윈도우(window)가 형성된 테이프 배선 기판, 윈도우를 통하여 전극 패드와 내부 접속 패드를 연결하는 제 1본딩 와이어, 내부 접속 패드와 연결된 각 솔더 범프 패드에 융착된 솔더 볼, 그리고 내부 접속 패드와 접속된 전극 패드 부분을 봉지하는 제 1수지 봉지부를 포함한다.
패키지 접속용 배선 기판은 하부면에 기판 외부 접속 패드 및 기판 솔더 볼 접속 패드를 포함하는 기판 배선 패턴이 형성되고, 기판 솔더 볼 접속 패드를를 상부측 외부로 개방시키는 홀(hole)이 형성되며, 하부면이 제 1칩 스케일 패키지의 상부에 부착되고, 홀에는 제 2칩 스케일 패키지의 솔더 볼이 위치된다.
상술한 바와 같은 구성에 의해, 구조가 동일한 칩 스케일 패키지를 사용하여 적층한 적층 패키지를 구현하는 것이 가능하다.
또한, 본 발명에 따른 적층 패키지에 있어서, 패키지 접속용 배선 기판 및 제 1칩 스케일 패키지의 접촉 부분에는 접착제가 개재되고, 패키지 접속용 배선 기판은 폴리이미드 테이프 또는 인쇄 회로 기판 중 하나인 것을 특징으로 한다.
본 발명에 따른 적층 패키지 제조 방법은,
(a) 활성면의 중심 부분을 따라서 전극 패드가 형성된 반도체 칩,
폴리이미드 테이프를 기저로 하여 상부면에 반도체 칩의 활성면에 부착된 엘라스토머가 형성되고 하부면에 내부 접속 단자, 외부 접속 단자 및 솔더 범프 패드를 포함하는 배선 패턴이 형성되며 전극 패드를 개방시키는 윈도우가 형성된 테이프 배선 기판,
윈도우를 통하여 전극 패드와 내부 접속 패드를 연결하는 제 1본딩 와이어,
내부 접속 패드와 연결된 각 솔더 범프 패드에 융착된 솔더 볼, 그리고
내부 접속 패드와 접속된 전극 패드 부분을 봉지하는 제 1수지 봉지부를 포함하는 제 1, 2칩 스케일 패키지를 준비하는 단계;
(b) 하부면에는 기판 외부 접속 패드 및 기판 솔더 볼 접속 패드를 포함하는 기판 배선 패턴이 형성되고 기판 솔더 볼 접속 패드를 상부측 외부로 개방시키는 홀이 형성된 패키지 접속용 배선 기판을 준비하여 홀이 외부로 향하도록 제 1칩 스케일 패키지의 솔더 볼 형성면의 반대면에 부착하는 단계;
(c) 패키지 접속용 배선 기판의 기판 외부 접속 패드 및 제 1칩 스케일 패키지의 외부 접속 패드를 연결하는 제 2본딩 와이어를 본딩하는 단계; 및
(d) 패키지 접속용 배선 기판의 기판 외부 접속 패드 및 제 1칩 스케일 패키지의 외부 접속 패드를 봉지하여 제 2수지 봉지부를 형성하는 단계;
(e) 제 2칩 스케일 패키지의 솔더 볼이 패키지 접속용 배선 기판의 홀에 대응하도록 제 2칩 스케일 패키지를 기판 배선 패턴에 부착하는 단계; 및
(f) 리플로우(reflow) 공정을 진행하여 제 2칩 스케일 패키지의 솔더 볼을 기판 배선 기판의 기판 솔더 볼 접속 패드에 융착시키는 단계; 를 포함한다.
이하 도 6을 참조하여 본 발명에 따른 적층 패키지에 대해 자세히 설명한다.
도 6은 본 발명에 따른 적층 패키지의 단면도이다. 도 6에 도시된 바와 같이, 적층 패키지(100)는 제 1, 2칩 스케일 패키지(10,20)가 적층되어 있고, 그 사이에는 홀(31)이 형성된 패키지 접속용 배선 기판(30)이 개재되어 있는 형태이다. 패키지 접속용 배선 기판(30)과 제 1칩 스케일 패키지(10)는 접착제(36)를 통하여 부착되는 것이 가능하다. 패키지 접속용 배선 기판(30)은 폴리이미드 테이프 또는 인쇄 회로 기판 중 하나인 것이 가능하다. 그리고, 패키지 접속용 배선 기판(30)에 형성된 기판 배선 패턴(32)은 홀(31)에 의해 상부로 개방된 패드 영역인 기판 솔더볼 접속 패드(33)와 외부 소자와 연결되는 기판 외부 접속 패드(35)를 포함하고, 이 기판 외부 접속 패드(35)는 제 2본딩 와이어(41)를 통하여 제 1칩 스케일 패키지(10)의 테이프 배선 기판(13)의 하부면에 형성된 배선 패턴(15)의 외부 접속 패드(15)와 연결되어 있다. 제 2본딩 와이어(41)로 연결된 기판 외부 접속 패드(35)와 외부 접속 패드(35) 부분은 봉지되어 제 2수지 봉지부(42)를 형성하여 외부로부터 보호된다.
각 칩 스케일 패지지(10,20)에서 반도체 칩(11,21) 및 테이프 배선 기판(13,23) 사이에는 엘라스토머(44,45)가 개재되어 있고, 각 반도체 칩(11,21)은 전극 패드(12,22)가 활성면의 중심 부분에 형성된 센터 패드형 반도체 칩이다.
테이프 배선 기판(13)에는 윈도우(18,28)가 형성되어 있고, 제 1본딩 와이어(17,27)가 윈도우(18,28)를 관통하여 반도체 칩의 전극 패드(12)와 테이프 배선 기판(13) 상에 형성된 배선 패턴(15)의 내부 접속 패드(19, 29)를 연결하고 있다. 윈도우(18,28) 부분은 제 1본딩 와이어(17,27)가 와이어 본딩된 후 에폭시 등으로 봉지되어 제 1수지 봉지부(51,52)를 형성한다.
제 2반도체 칩(20)의 솔더 볼(26)은 패키지 접속용 배선 기판(30)의 대응되는 홀(31)에 위치되고 리플로우 공정을 거쳐 기판 배선 패턴(32)의 기판 솔더 볼 접속 패드(33)와 융착된다.
상술한 바와 같은 구성에 의해 구조가 동일한 칩 스케일 패키지(10,20)를 적층하고 각 칩 스케일 패키지(10,20)를 전기적으로 연결하는 것이 가능하다.
도 1 내지 도 6은 본 발명에 따른 적층 패키지 제조 방법에 대한 도이다.
먼저, 적층 패키지를 형성하기 위한 제 1, 2칩 스케일 패키지를 준비한다((a)단계). 그 중 제 1칩 스케일 패키지(10)가 도 1에 도시된다. 준비되는 각 칩 스케일 패키지는 신뢰성 검사를 마친 상태이다.
그리고 나서, 도 3과 같은 상태가 되도록 제 1칩 스케일 패키지(10)의 솔더 볼(16) 형성면의 반대면에 도 2에 도시된 패키지 접속용 배선 기판(30)을 부착한다((b)단계). 패키지 접속용 배선 기판(30)에는 복수의 홀(31)이 형성되어 있어서 일면에 형성된 기판 배선 패턴(32)과 그 반대면으로 접속되는 접속 단자와의 연결이 가능하다. 또한, 패키지 접속용 배선 기판(30)과 제 1칩 스케일 패키지(10)의 접촉면 사이에는 접착제(36)가 개재되어 패키지 접속용 배선 기판(30)과 제 1칩 스케일 패키지(10)를 상호 고정하는 것이 가능하며, 기판 배선 패턴(32)의 기판 외부 접속 패드(35)는 배선 패턴(15) 중 외부 접속 패드(15)와의 와이어 본딩을 위해 제 1칩 스케일 패키지(10)에 의해 덮여지지 않고 외부로 개방된다.
도 4와 같은 상태가 되도록 상술한 기판 배선 패턴(32)의 기판 외부 접속 패드(35)와 제 1칩 스케일 패키지(10)의 외부 접속 패드(15)를 제 2본딩 와이어(41)로 연결하고((c)단계), 패키지 접속용 배선 기판(30)의 기판 외부 접속 패드(35) 및 제 1칩 스케일 패키지(10)의 배선 패턴(15) 중 외부 접속 패드(15)를 봉지하여 도 5와 같은 제 2수지 봉지부(42)를 형성한다((d)단계).
도 6과 같은 상태가 되도록 제 1칩 스케일 패키지(10)의 상부에 부착된 패키지 접속용 배선 기판(30)에 제 2칩 스케일 패키지(20)를 부착한다((e)단계). 이 경우, 제 2칩 스케일 패키지(20)와 패키지 접속용 배선 기판(30)의 기판 배선 패턴(32)이 서로 연결되도록 제 2칩 스케일 패키지(20)의 솔더 볼(26)이 패키지 접속용 배선 기판(30)의 홀(31)에 위치되도록 부착한다.
상술한 단계가 완료된 상태는 제 2칩 스케일 패키지(20)의 솔더 볼(26)이 패키지 접속용 배선 기판(30)의 기판 배선 패턴(32)에 접촉 고착된 상태가 아니므로, 이의 융착을 위해 리플로우 공정을 실행한다((f)단계). 리플로우 공정은 솔더 볼(26)을 녹여서 제 2칩 스케일 패키지(20)의 솔더 볼(26)과 패키지 접속용 배선 기판(30)의 기판 솔더 볼 접속 패드(33)가 납땜 결합이 될 수 있도록 해주는 역할을 한다.
한편, 본 발명은 상술한 바 이외에도 본 발명의 기술적 요지를 벗어나지 않는 범위 내에서 다양하게 변경 실시할 수 있음은 당 업계의 기술 분야에서 통상의 지식을 가진 자라면 누구나 이해할 것이다.
본 발명에 따른 적층 패키지가 상술한 바와 같은 구조를 갖고, 상술한 바와 같은 방법에 의해 제조됨으로서, 평면 실장 방식으로 실장되어야 하는 칩 스케일 패키지의 특성에 의한 적층시 구조 변경의 문제점을 해결하는 것이 가능하다. 이에 따라, 양산되는 동일 디자인의 칩 스케일 패키지를 사용하여 적층 패키지를 형성할 수 있고, 적층을 위해 새로 설계되는 칩 스케일 패키지를 제조할 필요가 없으므로, 그에 따라 발생되는 비용 및 시간의 소요를 줄이는 것이 가능하다.

Claims (4)

  1. 활성면의 중심 부분을 따라서 전극 패드가 형성된 반도체 칩,
    폴리이미드 테이프(polyimide tape)를 기저로 하여, 상부면에 상기 반도체 칩의 활성면에 부착된 엘라스토머(elastomer)가 형성되고, 하부면에 내부 접속 패드, 외부 접속 패드 및 솔더 범프 패드를 포함하는 배선 패턴이 형성되며, 그리고, 상기 전극 패드를 개방시키는 윈도우(window)가 형성된 테이프 배선 기판,
    상기 윈도우를 통하여 상기 전극 패드와 상기 내부 접속 패드를 연결하는 제 1본딩 와이어,
    상기 내부 접속 패드와 연결된 상기 각 솔더 범프 패드에 융착된 솔더 볼, 그리고
    상기 내부 접속 패드와 접속된 전극 패드 부분을 봉지하는 제 1수지 봉지부를 포함하는 제 1 및 제 2칩 스케일 패키지(chip scale package);
    하부면에는 기판 외부 접속 패드 및 기판 솔더 볼 접속 패드를 포함하는 기판 배선 패턴이 형성되고, 상기 솔더 볼 접속 패드를 상부측 외부로 개방시키는 홀(hole)이 형성되며, 상기 하부면이 상기 제 1칩 스케일 패키지의 상부에 부착되고, 제 2칩 스케일 패키지의 솔더 볼이 상기 홀을 통하여 상기 기판 솔더 볼 접속 패드에 접속되는 패키지 접속용 배선 기판;
    상기 기판 외부 접속 패드 및 상기 제 1칩 스케일 패키지의 외부 접속 패드를 연결하는 제 2본딩 와이어; 및
    상기 기판 외부 접속 패드 및 상기 제 1칩 스케일 패키지의 외부 접속 패드를 봉지하는 제 2수지 봉지부; 를 포함하는 것을 특징으로 하는 적층 패키지.
  2. 제 1항에 있어서, 상기 패키지 접속용 배선 기판 및 상기 제 1칩 스케일 패키지의 접촉 부분에는 접착제가 개재되는 것을 특징으로 하는 적층 패키지.
  3. 제 1항에 있어서, 상기 패키지 접속용 배선 기판은 폴리이미드 테이프 또는 인쇄 회로 기판 중 하나인 것을 특징으로 하는 적층 패키지.
  4. (a) 활성면의 중심 부분을 따라서 전극 패드가 형성된 반도체 칩,
    폴리이미드 테이프를 기저로 하여, 상부면에 상기 반도체 칩의 활성면에 부착된 엘라스토머가 형성되고, 하부면에 내부 접속 단자, 외부 접속 단자 및 솔더 범프 패드를 포함하는 배선 패턴이 형성되며, 그리고, 상기 전극 패드를 개방시키는 윈도우가 형성된 테이프 배선 기판,
    상기 윈도우를 통하여 상기 전극 패드와 상기 내부 접속 단자를 연결하는 제 1본딩 와이어,
    상기 내부 접속 단자와 연결된 각 상기 솔더 범프 패드에 융착된 솔더 볼, 그리고
    상기 내부 접속 단자와 접속된 전극 패드 부분을 봉지하는 제 1수지 봉지부를 포함하는 제 1 및 제 2칩 스케일 패키지를 준비하는 단계;
    (b) 하부면에는 기판 외부 접속 패드 및 기판 솔더 볼 접속 패드를 포함하는 기판 배선 패턴이 형성되고 상기 기판 솔더 볼 접속 패드를 상부측 외부로 개방시키는 홀이 형성된 패키지 접속용 배선 기판을 준비하여 상기 홀이 외부로 향하도록 상기 제 1칩 스케일 패키지의 솔더 볼 형성면의 반대면에 부착하는 단계;
    (c) 상기 기판 외부 접속 패드 및 상기 제 1칩 스케일 패키지의 배선 패턴의 외부 접속 패드를 연결하는 제 2본딩 와이어를 본딩하는 단계; 및
    (d) 상기 기판 외부 접속 패드 및 상기 제 1칩 스케일 패키지의 외부 접속 패드를 봉지하여 제 2수지 봉지부를 형성하는 단계;
    (e) 상기 제 2칩 스케일 패키지의 솔더 볼이 상기 패키지 접속용 배선 기판의 홀에 대응하도록 상기 제 2칩 스케일 패키지를 상기 기판 배선 패턴에 부착하는 단계; 및
    (f) 리플로우(reflow) 공정을 진행하여 상기 제 2칩 스케일 패키지의 솔더 볼을 상기 기판 솔더 볼 접속 패드에 융착시키는 단계; 를 포함하는 것을 특징으로 하는 적층 패키지 제조 방법.
KR1020030045254A 2003-07-04 2003-07-04 적층 패키지 및 그 제조 방법 KR20050003762A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030045254A KR20050003762A (ko) 2003-07-04 2003-07-04 적층 패키지 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030045254A KR20050003762A (ko) 2003-07-04 2003-07-04 적층 패키지 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20050003762A true KR20050003762A (ko) 2005-01-12

Family

ID=37218819

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030045254A KR20050003762A (ko) 2003-07-04 2003-07-04 적층 패키지 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR20050003762A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008765B2 (en) 2008-11-19 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor package having adhesive layer and method of manufacturing the same
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微***与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8008765B2 (en) 2008-11-19 2011-08-30 Samsung Electronics Co., Ltd. Semiconductor package having adhesive layer and method of manufacturing the same
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微***与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法
CN104078431B (zh) * 2014-06-27 2017-02-01 中国科学院上海微***与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法

Similar Documents

Publication Publication Date Title
US6828665B2 (en) Module device of stacked semiconductor packages and method for fabricating the same
US6876074B2 (en) Stack package using flexible double wiring substrate
KR100621991B1 (ko) 칩 스케일 적층 패키지
KR100744151B1 (ko) 솔더 넌-엣 불량을 억제하는 구조의 패키지 온 패키지
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
US20020158318A1 (en) Multi-chip module
US7679178B2 (en) Semiconductor package on which a semiconductor device can be stacked and fabrication method thereof
US20040262734A1 (en) Stack type ball grid array package and method for manufacturing the same
KR20040026530A (ko) 반도체 패키지 및 그를 이용한 적층 패키지
KR20070088177A (ko) 반도체 패키지 및 그 제조 방법
KR20050009846A (ko) 스택 반도체 칩 비지에이 패키지 및 그 제조방법
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
KR100240748B1 (ko) 기판을 갖는 반도체 칩 패키지와 그 제조 방법 및 그를 이용한적층 패키지
JP2895022B2 (ja) チップスケールパッケージの製造方法
US20070052082A1 (en) Multi-chip package structure
KR20050009036A (ko) 적층 패키지 및 그 제조 방법
US6849952B2 (en) Semiconductor device and its manufacturing method
JP2010010269A (ja) 半導体装置、半導体装置製造用中間体およびそれらの製造方法
JP3939707B2 (ja) 樹脂封止型半導体パッケージおよびその製造方法
JP4038021B2 (ja) 半導体装置の製造方法
KR20050003762A (ko) 적층 패키지 및 그 제조 방법
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR100592785B1 (ko) 칩 스케일 패키지를 적층한 적층 패키지
KR19980043249A (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
KR20070019359A (ko) 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid