JP3081200B2 - 電子デバイスの製造方法 - Google Patents
電子デバイスの製造方法Info
- Publication number
- JP3081200B2 JP3081200B2 JP11161951A JP16195199A JP3081200B2 JP 3081200 B2 JP3081200 B2 JP 3081200B2 JP 11161951 A JP11161951 A JP 11161951A JP 16195199 A JP16195199 A JP 16195199A JP 3081200 B2 JP3081200 B2 JP 3081200B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pattern
- insulating film
- electronic device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
電子デバイスの製造方法に関するものである。
おいて、素子の高集積化に伴ってパターンの微細化がま
すます進んでいる。例えば、DRAM(Dynamic
Random Access Memory)やマイ
クロコンピューター等に配置されるMOSトランジスタ
のゲート電極をポリシリコン膜からパターニングする工
程では、シリコン窒化膜等のハードマスクを用いたゲー
ト加工技術が用いられるようになっている。このゲート
加工の前のフォトリソグラフィー技術においては、レジ
ストマスクの微細化を実現すべく、レジストマスク解像
度の向上や焦点深度拡大の目的で、レジスト膜の薄膜化
が進んでいる。
イド膜、ポリメタル膜をパターニングしてゲート電極を
形成するドライエッチング工程において、エッチングマ
スクとなっているレジスト膜も部分的にエッチングされ
るためにレジスト膜の厚みが薄くなり(場合によっては
レジスト膜がなくなり)、パターニング精度が劣化する
という問題がある。そこで、ポリシリコン膜、WSiポ
リサイド膜、ポリメタル膜等の上に、ポリシリコン、W
Siポリサイド、ポリメタル等に対してエッチング選択
性の高いシリコン窒化膜又はシリコン酸化膜からなるハ
ードマスクを形成する技術がある。すなわち、レジスト
膜だけでなくハードマスクを、ポリシリコン膜などをパ
ターニングする際のマスクとして用いることにより、レ
ジスト膜の薄膜化により生じる不具合を解消することが
できる。
別例として、SAC(Self Align Cont
act)を形成するプロセスがある。SACプロセスに
おいては、ゲート電極とコンタクトとのマスクの位置合
わせを考慮する必要はないが、ゲート電極とコンタクト
との接触を確実に阻止する必要がある。そこで、ゲート
電極の上にシリコン窒化膜からなる上面保護膜(ハード
マスク)を形成することにより、ゲート電極の上面とコ
ンタクトとの接触を確実に阻止しようとする技術があ
る。このようにゲート電極の上に上面保護膜を形成する
際には、ゲート電極を構成する導体膜(ポリシリコン
膜,ポリサイド膜,ポリメタル膜)とシリコン窒化膜と
を堆積した後に、その上に形成されたレジストマスクを
用いて、シリコン窒化膜とポリシリコン膜などとを順に
エッチングしていくことになる。
に説明する。図22(a)〜図22(c)は、従来のシ
リコン窒化膜とポリシリコン膜とを順にエッチングする
工程を示す断面図である。
101上に、膜厚10nmのゲート酸化膜102と膜厚
250nmのポリシリコン膜103とを順次形成し、ポ
リシリコン膜103上に厚みが150nmのシリコン窒
化膜104を堆積させる。その後に、シリコン窒化膜1
04上に化学増幅型レジストを塗布し、KrFエキシマ
レーザーを用いたフォトリソグラフィー技術により、レ
ジストマスク105を形成する。
トマスク105をエッチングマスクとして用いてシリコ
ン窒化膜104をエッチングすることにより、上面保護
膜106を形成する。
トマスク105を残したまま下地層であるポリシリコン
膜103のエッチングを行なって、活性領域の上におい
てはゲート電極として機能するポリシリコンパターン1
08を形成する。その際、図22(c)に示すように、
レジストマスク105はある程度エッチングされて横方
向の寸法も全体の形状も崩れてしまうが、ポリシリコン
に対して高いエッチング選択比を有するシリコン窒化膜
からなる上面保護膜106はあまりエッチングされな
い。つまり、レジストマスク105と上面保護膜106
とをマスクとして用いて、ポリシリコンパターン108
を形成していることになる。
してメタル配線を形成する工程においても、メタル用ハ
ードマスクを用いて配線用のメタル膜をパターニングす
ることがある。
線層を形成するための各工程を示す断面図である。
のシリコン酸化膜111(例えば基板上の層間絶縁膜あ
るいは素子分離用絶縁膜)の上に、反応性スパッタリン
グ法及び通常のスパッタリング法により膜厚50nmの
TiN膜112と、膜厚0.45μmのアルミニウム膜
113と、膜厚30nmのTiN膜114とを順次堆積
させる。そして、このTiN膜114の上に、プラズマ
CVD法により膜厚150nmのシリコン酸化膜115
を堆積する。
増幅型レジストを塗布してレジスト膜を形成し、KrF
エキシマレーザーによるリソグラフィー技術を用いて、
膜厚0.7μmのレジストマスク116を形成する。
トマスク116をエッチングマスクとして用い、ドライ
エッチャーによりシリコン酸化膜115をドライエッチ
ングする。これにより、メタル用ハードマスク117を
形成する。このとき、オーバーエッチによってTiN膜
114も部分的にエッチングされる。
ング及び洗浄を行ない、レジストマスク116を除去す
る。アッシングは、マイクロ波を用いたダウンストリー
ム法によって行い、洗浄液にはフッ化アンモニウムの水
溶液を用いた。
ル用ハードマスク117をエッチングマスクとして用い
て、メタルドライエッチャーにより下地のメタル膜(T
iN膜114,アルミニウム膜113及びTiN膜11
2の積層膜)をエッチングし、メタルパターン119
(メタル配線)を形成する。
ようなシリコン窒化膜とその下地となっているポリシリ
コン膜などとを順にエッチングした結果、ポリシリコン
膜などをドライエッチングして得られるポリシリコンパ
ターン108の寸法が上面保護膜106の寸法よりもか
なり大きくなったり、形状の崩れが生じる(併せて、パ
ターン欠陥と呼ぶ)という不具合があった。
果、図22(b)に示す工程でシリコン窒化膜104を
エッチングした後に、レジストマスク105と上面保護
膜106との界面付近に、0.03μm以下のサイズを
有する微小な堆積物107が異物として成長することが
わかった。そして、この堆積物107がポリシリコン膜
103に対するエッチングマスクとして機能する結果、
ポリシリコンパターン108の寸法が部分的に設計値か
らはずれるというパターン欠陥が発生する。このような
現象は、シリコン窒化膜の下地がポリシリコン膜である
場合だけでなく、W(タングステン)膜,シリコン酸化
膜,WSi(タングステンシリサイド)膜,シリコン酸
窒化膜などにおいても同様に生じることがわかった。
した後に下地膜であるポリシリコン膜103を連続して
エッチングしない場合には、アッシング、硫酸過水(硫
酸及び過酸化水素の水溶液)によるウエハの洗浄、アン
モニア過水(アンモニア及び過酸化水素の水溶液)によ
るウエハの洗浄等を行なうことにより、上面保護膜10
6の側面に発生した堆積物107とを容易に除去するこ
とができる。しかし、このような処理により、エッチン
グマスクであるレジストマスク105まで除去してしま
う。そして、レジストマスク105を除去した状態で、
上面保護膜106のみをマスクとして用いてポリシリコ
ン膜103のエッチングを行なうと、上面保護膜106
はまったくエッチングされないわけではなく、ある程度
エッチングされて上面保護膜106の厚みがある程度薄
くなる。このときの上面保護膜106のエッチング量の
制御は困難であることから、上面保護膜106の厚みが
ロットごとにばらつき、上面保護膜106の厚みを所定
の設計値に精度よく仕上げることが困難となる。SAC
用のプロセス上、上面保護膜106の厚みは精度よくコ
ントロールする必要があるので、レジストマスク105
を除去することはできるだけ回避したい。
配線の形成工程においても、メタル用ハードマスク11
7を形成するためのエッチングが行なわれた後に、Ti
N膜114の上に異物として堆積物118が局所的に成
長することがわかった。これらの反応生成物は比較的不
安定な状態で存在するが、そのままの状態で下地層であ
るメタル膜(TiN膜114,アルミニウム膜113及
びTiN膜112)のエッチングを行なうと、図23
(d)に示すごとく、堆積物118がマイクロマスクと
なり、メタル膜をパターニングして得られるメタルパタ
ーン119にはエッチング残部120(パターン欠陥)
が存在する。また、この堆積物118が存在している状
態で基板を大気中に露出させると、堆積物118を除去
することが困難であり、その後、アッシングや洗浄を行
なっても、堆積物を除去することは困難であることがわ
かった。
下の下地層とを順にエッチングした後に、上述のような
堆積物を有効に除去し、あるいは堆積物の成長を抑制す
る手段を講ずることにより、下地層をパターニングした
後におけるパターン欠陥の発生を抑制することにある。
イスの製造方法は、基板上の下地層の上にシリコン酸化
膜,シリコン窒化膜及びシリコン酸窒化膜のうち少なく
ともいずれか1つからなる絶縁膜を形成する工程(a)
と、上記絶縁膜上にレジストパターンを形成する工程
(b)と、上記レジストパターンをマスクとして上記絶
縁膜をドライエッチングして絶縁膜パターンを形成する
工程(c)と、上記工程(c)の後に、上記レジストパ
ターンを残したままで、基板上の全表面を洗浄液により
洗浄する工程(d)と、上記レジストパターン及び上記
絶縁膜パターンをマスクとして用いて上記下地層をエッ
チングする工程(e)とを備えている。
後に下地層を洗浄することによって、レジストパターン
と絶縁膜パターンとの界面付近に成長した堆積物が除去
される。したがって、下地層から形成される下地層パタ
ーンのパターン欠陥が少ない電子デバイスを製造するこ
とができる。
上記工程(d)では、洗浄液として水を用いることによ
り、基板上に不純物を残すことなく堆積物を確実に除去
することができる。
により、堆積物をより効果的に除去することができる。
上記堆積物が酸性の物質により構成されている場合に
は、上記工程(d)では、洗浄液としてTMAH(tetr
ametyle ammonium hydride)水溶液を用いることが好ま
しく、上記堆積物がアルカリ性の物質により構成されて
おりいる場合には、上記工程(d)では、洗浄液として
希フッ酸水溶液を用いることが好ましい。
上記絶縁膜がシリコン窒化膜又はシリコン酸窒化膜であ
る場合、上記工程(c)の後で上記工程(d)の前に、
基板を大気中に露出させる工程をさらに備えていてもよ
い。その場合にも、上記絶縁膜がシリコン窒化膜又はシ
リコン酸窒化膜である場合には、堆積物を除去する効果
を発揮することができる。
上記下地層が単結晶シリコン、多結晶シリコン、又は非
晶質シリコンのうちいずれか1つからなる場合には、上
記工程(e)においては、塩素系ガス又は臭素系ガスに
より下地層をエッチングしてもよい。これらのエッチン
グガスは、ラジカル反応を利用してエッチング作用を発
揮するものであり、ポリシリコンやメタルのエッチング
には使用されないが、シリコン層にダメージをほとんど
与えないという利点がある。
化膜である時には、上記工程(c)では、上記窒化膜か
らなる絶縁膜をフッ素系ガスによりエッチングすること
ができる。
は、基板上の下地層の上にシリコン酸化膜,シリコン窒
化膜及びシリコン酸窒化膜のうち少なくともいずれか1
つからなる絶縁膜を形成する工程(a)と、上記絶縁膜
上にレジストパターンを形成する工程(b)と、上記レ
ジストパターンをマスクとして上記絶縁膜をエッチング
して絶縁膜パターンを形成する工程(c)と、上記工程
(c)の後に、上記レジストパターンを残したままで基
板の加熱処理を行なう工程(d)と、上記レジストパタ
ーン及び上記絶縁膜パターンをマスクとして用いて上記
下地層をエッチングする工程(e)とを備えている。
後に加熱処理することにより、レジストパターンと絶縁
膜パターンとの界面付近に成長した堆積物が除去され
る。したがって、下地層から形成される下地層パターン
のパターン欠陥が少ない電子デバイスを製造することが
できる。
上記工程(d)を真空中において行うことにより、レジ
ストパターンと絶縁膜パターンとに水分が吸着されるこ
とがないので、堆積物の成長が抑制される。
は、基板上の下地層の上にシリコン酸化膜,シリコン窒
化膜及びシリコン酸窒化膜のうち少なくともいずれか1
つからなる絶縁膜を形成する工程(a)と、上記絶縁膜
上にレジストパターンを形成する工程(b)と、上記レ
ジストパターンをマスクとして上記絶縁膜をエッチング
して絶縁膜パターンを形成する工程(c)と、上記工程
(c)の後に、上記下地層及び絶縁膜パターンの露出部
分をプラズマ処理する工程(d)と、上記レジストパタ
ーン及び上記絶縁膜パターンをマスクとして用いて上記
下地層をエッチングする工程(e)とを備えている。
後のプラズマ処理によって、レジストパターンと絶縁膜
パターンとの界面付近に成長した堆積物が除去される。
したがって、下地層から形成される下地層パターンのパ
ターン欠陥が少ない電子デバイスを製造することができ
る。
プラズマ処理する工程では、N2 ガス、O2 ガス、又は
不活性ガスのうち少なくとも1つを含むガスを用いるこ
とができる。
は、基板上の下地層の上にシリコン酸化膜,シリコン窒
化膜及びシリコン酸窒化膜のうち少なくともいずれか1
つからなる絶縁膜を形成する工程(a)と、上記絶縁膜
上にレジストパターンを形成する工程(b)と、上記レ
ジストパターンをマスクとして上記絶縁膜をエッチング
して絶縁膜パターンを形成する工程(c)と、上記工程
(c)の後に、上記レジストパターンを残したままで上
記下地層及び絶縁膜パターンの露出部分に荷電粒子ビー
ムを照射する工程(d)と、上記レジストパターン及び
上記絶縁膜パターンをマスクとして用いて上記下地層を
エッチングする工程(e)とを備えている。
後の荷電粒子ビームの照射処理によって、レジストパタ
ーンと絶縁膜パターンとの界面付近に成長した堆積物が
除去される。したがって、下地層から形成される下地層
パターンのパターン欠陥が少ない電子デバイスを製造す
ることができる。
荷電粒子ビームを電子線又はイオンビームのいずれかと
することができる。
は、基板上の下地層の上にシリコン窒化膜及びシリコン
酸窒化膜のうち少なくともいずれか1つからなる絶縁膜
を形成する工程(a)と、上記絶縁膜にシリコン窒化膜
中のNHx (xは任意の数)を除去するための加熱処理
を行なう工程(b)と、上記絶縁膜上にレジストパター
ンを形成する工程(c)と、上記レジストパターンをマ
スクとして上記絶縁膜をエッチングして絶縁膜パターン
を形成する工程(d)と、上記レジストパターン及び上
記絶縁膜パターンをマスクとして用いて上記下地層をエ
ッチングする工程(e)とを備えている。
た後に絶縁膜をエッチングするので、絶縁膜をエッチン
グする際に反応生成物が発生するのを抑制することがで
きる。したがって、レジストパターンと絶縁膜パターン
との界面付近における堆積物の成長が抑制されるので、
下地層から形成される下地層パターンのパターン欠陥の
少ない電子デバイスを製造することができる。
は、基板上の下地層の上にシリコン窒化膜及びシリコン
酸窒化膜のうち少なくともいずれか1つからなる絶縁膜
を形成する工程(a)と、上記絶縁膜の上にシリコン酸
化膜を形成して、上記絶縁膜と併せて保護膜とする工程
(b)と、上記保護膜上にレジストパターンを形成する
工程(c)と、上記レジストパターンをマスクとして上
記保護膜をエッチングして保護膜パターンを形成する工
程(d)と、上記レジストパターン及び上記保護膜パタ
ーンをマスクとして用いて上記下地層をエッチングする
工程(e)とを備えている。
に拡散するのが保護膜によって抑制されるので、絶縁膜
及び保護膜をエッチングする際に反応生成物が発生する
のを抑制することができる。したがって、レジストパタ
ーンと絶縁膜パターンとの界面付近における堆積物の成
長が抑制されるので、下地層から形成される下地層パタ
ーンのパターン欠陥が少ない電子デバイスを製造するこ
とができる。
上記絶縁膜がシリコン窒化膜である場合には、上記工程
(b)では、絶縁膜の表面を酸化させて酸化膜を形成す
ることができる。
の製造方法の各実施形態について、図面を参照しながら
説明する。
態に係る電子デバイスである半導体装置の製造方法につ
いて、図1〜図3を参照しながら説明する。図1(a)
〜(d)は、第1の実施形態におけるシリコン窒化膜及
びポリシリコン膜のパターニング工程を示す断面図であ
る。ここで、本実施形態及び後述する各実施形態におい
ては、基板としてシリコンウエハーを用い、基板上に堆
積されたポリシリコン膜からMOSトランジスタのゲー
ト電極,ポリシリコン配線,容量素子の電極(下部電
極),抵抗素子の抵抗体などが形成され、ポリシリコン
膜上に堆積されたシリコン窒化膜から上面保護膜が形成
されるものとする。
ー内で、シリコン基板11上に、例えば、膜厚10nm
のゲート酸化膜12を形成し、それぞれ減圧CVD(C
hemical Vapor Deposition)
法により、膜厚100nmのポリシリコン膜13と膜厚
150nmのシリコン窒化膜14とを順次堆積させる。
その後に、シリコン窒化膜14上に化学増幅型レジスト
を塗布してレジスト膜を形成し、KrFエキシマレーザ
ーによるリソグラフィー技術を用いて、0.7μmの膜
厚を有するレジストマスク15を形成する。この工程に
おいて、シリコン窒化膜14の成膜条件を、例えば、N
2 ガスの流量が50sccm,NH3 ガスの流量が60
0sccm,SiH2Cl2ガスの流量が60sccm,
ガス圧力40Pa,温度760℃とした。
マスク15をエッチングマスクとして用い、ドライエッ
チャーとなるエッチングガスをチャンバー内に導入し
て、シリコン窒化膜14をドライエッチングする。これ
により、シリコン窒化膜からなる上面保護膜16(ハー
ドマスク)を形成する。この場合には、一般的な平行平
板型の反応性イオンエッチング装置を用いて、例えば、
反応ガスの種類と流量とがCHF3 /O2 =100/1
0sccm,ガス圧力が100Pa,高周波出力が40
0Wというエッチング条件のもとでエッチングを行う。
このエッチング後に、レジストマスク15と上面保護膜
16との界面付近において、異物として堆積物17が局
所的に成長する。
構は、減圧CVDによりシリコン窒化膜14を形成する
際に放出されたNH3 系の物質と、エッチングガスから
生じるテフロン系の物質中のFとが反応することによる
と考えられる。そして、堆積物17は、フッ化アンモニ
ウム(NH4F)系の化合物や、例えばフッ化ヒドラジ
ン(N2H5F)のようなヒドラジン(N2H4)系の化合
物であると考えられる。これらの化合物は潮解性を有
し、比較的不安定な状態で存在することがわかった。
マスク15が形成された基板を室温の純水により洗浄す
る。本実施形態においては、いったん大気中に基板を取
り出してから洗浄を行なっている。この純水洗浄によ
り、レジストマスク15を残したままで堆積物17を除
去されていることがわかった。これにより、基板上に
は、純水洗浄後のレジストマスク15と上面保護膜16
とが残る。
マスク15と上面保護膜16とをエッチングマスクとし
て、ドライエッチャーを用いてポリシリコン膜13をド
ライエッチングし、ポリシリコンパターン18を形成す
る。この場合には、一般的な平行平板型の反応性イオン
エッチング装置を用いて、例えば、反応ガスの種類と流
量とがHBr/O2 =60/2sccm,ガス圧力が1
0Pa,高周波出力が250Wというエッチング条件の
もとでエッチングを行う。
製造方法の特徴は、純水を用いた洗浄によって、シリコ
ン窒化膜14をエッチングした後に成長した堆積物17
を、レジストマスク15を残したままで除去することに
ある。これにより、堆積物17の存在に起因するポリシ
リコンパターン18のパターン欠陥の発生を抑制するこ
とができる。
時間で洗浄することにより、洗浄時間とパターン欠陥数
との関係を調べた。
した後の洗浄時間と、ポリシリコンパターン18のパタ
ーン欠陥数との関係を示す図である。図2において、横
軸は洗浄時間(秒)を表し、縦軸はパターン欠陥数
(個)を表している。ここでは、20℃の純水を用いて
基板を洗浄した。図2に示すように、洗浄時間を長くす
るに従って、ポリシリコン膜13をエッチングして形成
されるポリシリコンパターン18のパターン欠陥数が減
少している。このことから、純水によって堆積物17が
除去されていることがわかる。なお、パターン欠陥数の
許容値は、デバイスの種類によっても相違するが、一般
的には50個程度である。
した後の基板を、イオン交換クロマトグラフィーを用い
て分析した結果を示す図である。ここでは、60℃の純
水を用いて、イオン交換クロマトグラフィーを用いた3
0分間のイオンの抽出を4回行うことにより、F- イオ
ンとNH4 +イオンとを検出した。図3に示すように、F
- イオンの溶出量は抽出するごとに減っていき、4回目
の抽出ではほとんど検出されていない。また、NH4 +系
のイオンの溶出量も、抽出するごとに少しずつ減ってい
る。この結果から、堆積物を純水で洗浄することによ
り、水溶性であるフッ化アンモニウム(NH4F)系の
反応生成物が除去されていることがわかる。なお、F-
イオンはシリコン窒化膜14をエッチングする前の基板
からは検出されなかったので、F- イオンはシリコン窒
化膜14用のエッチングガスにより供給される成分と考
えられる。一方、NH4 +イオンはシリコン窒化膜14を
エッチングする前の基板からも検出されたので、NH4 +
イオンはシリコン窒化膜14をCVDにより堆積する際
に用いる原料ガスであるNH3 がシリコン窒化膜14内
に取り込まれ、この取り込まれたNH3 がイオンとなっ
て溶出したものと考えられる。
コン窒化膜14をエッチングした後に、レジスト膜15
を残したままで純水によって基板を洗浄することによ
り、レジストマスク15と上面保護膜16との界面付近
に成長した堆積物17を除去することができる。したが
って、ポリシリコン膜13をエッチングして形成される
ポリシリコンパターン18のパターン欠陥の発生を抑制
することができる。また、純水を用いた洗浄時間が長い
ほど、より効果的にパターン欠陥数を低減することがで
きる。
からなる積層膜を連続してエッチングすることにより、
微細パターンを形成することは、今まで一般的には行わ
れておらず、シリコン窒化膜からの不純物の放出による
堆積物、異物等の発生は、これまで報告されていない。
それに対し、ポリシリコン膜のエッチング等において
は、エッチングの反応生成物等(SiBr4 、SiO2
系)による異物が発生することが知られている。しか
し、これらの異物のサイズは0.3μm以上であり、こ
のサイズは、本実施形態においてシリコン窒化膜14の
エッチングの際に発生する異物に比較すると、10倍以
上も大きいので容易に発見されたものと思われる。
ターンルールで形成されるデバイスにおいては、0.0
3μm以下のサイズの異物については、それがパターン
欠陥を引き起こしてもその欠陥がデバイス上のキラー
(歩留まり低減の原因になる欠陥)にはならなかったの
で、完全に無視することができた。しかし、近年、パタ
ーンルールがますます厳しくなっており、0.25μm
のパターンルールでは、0.03μm以下のサイズの異
物であってもこれを無視することができなくなってい
る。すなわち、本実施形態により、微細化された半導体
素子においてもポリシリコン部材のパターン欠陥を抑制
することができる。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図1(a)〜(d)と図4とを参照しながら説明す
る。
(d)に示す工程と外観上同じ工程により基板を処理す
る。ここで、本実施形態では、堆積物17を除去するた
めの図1(c)に示す工程において、堆積物17を除去
するための洗浄条件のみが第1の実施形態と異なってい
る。本実施形態においては、基板の洗浄に用いる純水の
温度つまり水洗温度を種々変えて、基板を洗浄した。こ
れにより、堆積物17が除去され、シリコン基板11上
には、純水洗浄後のレジストマスク15と上面保護膜1
6とが残る。
の実施形態と同じ条件で、レジストマスク15と上面保
護膜16とをエッチングマスクとし、ドライエッチャー
を用いてポリシリコン膜13をドライエッチングし、ポ
リシリコンパターン18を形成する。
製造方法の特徴は、第1の実施形態において説明した図
1(b)〜(c)に示す工程で、水温を上げた純水を用
いた洗浄によって、シリコン窒化膜14をエッチングし
た後に成長した堆積物17を除去することである。これ
により、堆積物17の存在に起因するポリシリコンパタ
ーン18のパターン欠陥の発生を抑制することができ
る。
度つまり水洗温度を種々変えて洗浄する実験を行なっ
て、水洗温度とパターン欠陥数との関係を調べた。
した後の物除去工程における水洗温度と、ポリシリコン
パターン18のパターン欠陥数との関係を示す図であ
る。図4において、横軸は水洗温度(℃)を表し、縦軸
はパターン欠陥数(個)を表している。ここでは、純水
を用いて30秒間の洗浄を行った。図4に示すように、
水洗温度を高くするに従って、ポリシリコンパターン1
8のパターン欠陥数が減少している。このことから、純
水によって堆積物17が除去され、かつ、純水の温度を
高くすることによってさらに効果的に堆積物17が除去
されることがわかる。
ン窒化膜14をエッチングした後に、水温を上げた純水
を用いて基板を洗浄することにより、レジストマスク1
5と上面保護膜16との界面付近に成長した堆積物17
を除去する。したがって、ポリシリコン膜13をエッチ
ングして形成されるポリシリコンパターン18のパター
ン欠陥の発生を抑制することができる。そして、純水の
温度が50℃,70℃と高いほど、より効果的にパター
ン欠陥数を低減することができる。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図1(a)〜(d)と図5とを参照しながら説明す
る。
(d)に示す工程と外観上同じ工程により基板を処理す
る。ここで、本実施形態では、堆積物17を除去するた
めの図1(c)に示す工程において、堆積物17を除去
するための洗浄液のみが第1の実施形態と異なってい
る。本実施形態においては、純水に変えて希フッ酸水溶
液により基板を洗浄した。この場合には、水による洗浄
によって堆積物17を除去する作用に加えて、希フッ酸
により堆積物17を構成するアルカリ性のNH3 系の成
分を中和する作用が付加されて、堆積物17を除去する
ことになる。これにより、シリコン基板11上には、希
フッ酸洗浄後のレジストマスク15と上面保護膜16と
が残る。
の実施形態と同じ条件で、レジストマスク15と上面保
護膜16とをエッチングマスクとし、ドライエッチャー
を用いてポリシリコン膜13をドライエッチングし、ポ
リシリコンパターン18を形成する。
製造方法の特徴は、図1(b)〜(c)に示す工程で、
希フッ酸を用いた洗浄によって、レジストマスク15と
上面保護膜16との界面に成長する堆積物17を除去す
ることである。これにより、ポリシリコン膜13をエッ
チングして形成されるポリシリコンパターン18のパタ
ーン欠陥の発生を抑制することができる。
した後の洗浄液の種類及び洗浄時間と、ポリシリコンパ
ターン18中のパターン欠陥数との関係を示す図であ
る。図5において、横軸は洗浄時間を表し、縦軸はパタ
ーン欠陥数をあらわしている。ここでは、希フッ酸水溶
液を用いて洗浄した場合と、純水のみを用いて洗浄した
場合とを比較している。その際、純水(H2O)とフッ
酸(HF)との比率を600:1の割合で配合すること
により希フッ酸水溶液の濃度を調製し、希フッ酸及び純
水の温度をそれぞれ20℃としている。図5に示すよう
に、純水のみで洗浄するよりも希フッ酸水溶液で洗浄し
た方が、いっそう効果的にパターン欠陥数を低減するこ
とができる。また、希フッ酸水溶液による洗浄時間を長
くするに従って、ポリシリコン膜13をエッチングした
後におけるポリシリコンパターン18中のパターン欠陥
数が減少している。このことから、希フッ酸によって、
いっそう効果的に堆積物17が除去されていることがわ
かる。
コン窒化膜14をエッチングした後に、希フッ酸水溶液
を用いて基板を洗浄することにより、レジストマスク1
5と上面保護膜16との界面付近に成長した堆積物17
を除去する。したがって、ポリシリコン膜13をエッチ
ングして形成されるポリシリコンパターン18のパター
ン欠陥の発生を抑制することができる。そして、希フッ
酸水溶液を用いて基板の洗浄を行なう場合にも、洗浄時
間が長いほど、より効果的にパターン欠陥数を低減する
ことができる。
実施形態に係る電子デバイス(半導体装置)の製造方法
について、図1(a)〜(d),図6及び図7を参照し
ながら説明する。
(d)に示す工程と外観上同じ工程により基板を処理す
る。ここで、本実施形態では、堆積物17を除去するた
めの図1(c)に示す工程において、堆積物17を除去
するための処理内容のみが第1の実施形態と異なってい
る。本実施形態では、図1(b)に示す工程の後で、大
気中においてホットプレート上で基板を加熱することに
よって堆積物17を除去する。これにより、シリコン基
板11上には、加熱処理後のレジストマスク15と上面
保護膜16とが残る。
の実施形態と同じ条件で、レジストマスク15と上面保
護膜16とをエッチングマスクとし、ドライエッチャー
を用いてポリシリコン膜13をドライエッチングし、ポ
リシリコンパターン18を形成する。
製造方法の特徴は、第1の実施形態において説明した図
1(b)〜(c)に示す工程で、大気中で加熱処理する
ことにより、シリコン窒化膜14をエッチングした後に
成長した堆積物17を除去することである。これによ
り、堆積物17の存在に起因するポリシリコンパターン
18のパターン欠陥の発生を抑制することができる。
した後の加熱処理における加熱時間と、ポリシリコンパ
ターン18のパターン欠陥数との関係を示す図である。
図6において、横軸は加熱時間(秒)を表し、縦軸はパ
ターン欠陥数を表している。ここでは、ホットプレート
により基板を60℃に加熱している。図6に示すよう
に、ホットプレートによる加熱時間を30,60,9
0,120秒と長くするに従って、ポリシリコン膜13
をエッチングして形成されるポリシリコンパターン18
のパターン欠陥数が減少している。このことから、加熱
処理によって堆積物17が除去され、かつ、加熱時間を
長くすることによってさらに効果的に堆積物17が除去
されていることがわかる。
した後の加熱処理における加熱温度と、ポリシリコンパ
ターン18のパターン欠陥数との関係を示す図である。
図7において、横軸は温度(℃)を表し、縦軸はパター
ン欠陥数(個)を表している。ここでは、ホットプレー
トにより基板を60秒間加熱している。図7に示すよう
に、ホットプレートによる加熱温度を30,50,7
0,100℃と高くするに従って、ポリシリコン膜13
をエッチングした後のパターン欠陥数、つまりポリシリ
コンパターン18のパターン欠陥数が減少している。こ
のことから、加熱処理によって堆積物17が除去され、
かつ、加熱温度を高くするほどより効果的に堆積物17
が除去されていることがわかる。ただし、基板を、レジ
ストマスク15がレジストマスク15を構成するレジス
ト材料の耐熱温度以上の温度になるような温度まで加熱
することは好ましくない。一般的に使用されるレジスト
材料の耐熱温度は110℃〜120℃程度である。
した後の基板をTDS(Thermal Desorp
tion Spectroscopy)を用いて分析し
た結果を示す図である。図8において、横軸は温度
(℃)を表し、縦軸は比イオン強度(%)を表してい
る。
の物質はTDSのキャリアガスである窒素(N2 )と基
板中の一酸化炭素(CO)とであり、分子量18の物質
はレジストマスク15及びシリコン窒化膜14から発生
した水(H2O)又はアンモニウムイオン(NH4 +)で
あると考えられる。
いて比イオン強度の大きいピーク領域を有する分子量4
4の物質は二酸化炭素(CO2 )であり、200〜40
0℃の範囲において比イオン強度の大きいピーク領域を
有する分子量64の物質は二酸化硫黄(SO2 )であ
り、これらはいずれもレジストマスク15が分解して生
成されたものと考えられる。
ニア(NH3 )は、100〜450℃の範囲においてブ
ロードなピーク領域を有している。また、120〜20
0℃の範囲においてピーク領域を有する分子量32の物
質は、ヒドラジン(N2H4)と酸素(O2 )であると考
えられる。
ら、基板を加熱することによって、アンモニア(N
H3 )、ヒドラジン(N2H4)等のアンモニア系の化合
物や、水(H2O)、酸素(O2 )等の反応生成物から
なる堆積物17が除去されていることがわかる。
分析の際の温度が常温から800℃までの範囲において
脱ガスがみられる。しかし、レジストマスク15を構成
するレジストの耐熱性を考慮すると、加熱処理する場合
には110〜120℃程度までの低温加熱(Annea
l)が好ましい。そこで、図6に示すように加熱時間を
長くして、かつ、図7に示すように120℃以下の範囲
内においてできるだけ加熱温度を高くすることによっ
て、レジストマスク15に悪影響を及ぼすことなくパタ
ーン欠陥数を低減させることができる。
コン窒化膜14をエッチングした後に、基板を加熱処理
することにより、レジストマスク15と上面保護膜16
との界面付近に成長した堆積物17を除去する。したが
って、ポリシリコン膜13をエッチングして形成される
ポリシリコンパターン18のパターン欠陥の発生を抑制
することができる。その場合、加熱時間が長いほど、ま
た、加熱温度が高いほど、より効果的にパターン欠陥数
を低減することができる。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図1(a)〜(d)と図9とを参照しながら説明す
る。本実施形態においても、図1(a)〜(d)に示す
工程と外観上同じ工程により基板を処理する。ここで、
本実施形態では、第1の実施形態における図1(b)に
示す工程の後で、真空中に基板を保持したまま大気に曝
さずに、連続的に加熱処理する。この場合には、シリコ
ン窒化膜14及びシリコン基板11をエッチングするこ
とが可能に構成されているエッチング室と加熱チャンバ
ーとを備えた、マルチチャンバータイプのエッチング装
置(図示せず)を用いた。これにより、基板を大気には
曝さず真空中で保持しているので、図1(b)に示す工
程から図1(c)に示す工程までの間において基板の露
出している部分が大気中の水分を吸収することはない。
したがって、シリコン窒化膜14をエッチングした後に
おける堆積物17の成長が抑制される。また、加熱処理
により、発生した堆積物17を除去する。この工程によ
り、シリコン基板11上には、真空中での加熱処理後の
レジストマスク15と上面保護膜16とが残る。
の実施形態と同一の条件で、レジストマスク15と上面
保護膜16とをエッチングマスクとして、ドライエッチ
ャーを用いてポリシリコン膜13をドライエッチング
し、ポリシリコンパターン18を形成する。
製造方法の特徴は、図1(b)〜(c)に示す工程で、
エッチング後に連続して、基板を真空中で加熱しかつ保
持することにより、シリコン窒化膜14をエッチングし
た後における堆積物17の成長を抑制しつつ、堆積物1
7を除去することである。これにより、堆積物17の存
在に起因するポリシリコンパターン18のパターン欠陥
の発生を抑制することができる。
した後の、大気中と真空中とにおける加熱処理の加熱温
度と、ポリシリコンパターン18のパターン欠陥数との
関係を示す図である。図9において、横軸は加熱温度
(℃)を表し、縦軸はパターン欠陥数(個)を表してい
る。ここでは、大気中及び真空中における加熱時間をそ
れぞれ60秒としている。図9に示すように、大気中と
真空中とのそれぞれの場合において、50,60,7
0,100℃と加熱温度を高くするに従ってポリシリコ
ンパターン18のパターン欠陥数が減少している。ま
た、真空中で連続して加熱処理した場合には、基板の表
面における水分の影響を抑制できるので、大気中におい
て加熱を行った場合に比べて、パターン欠陥数が大きく
減少している。このことから、真空中における加熱処理
により、堆積物17の発生が抑制され、かつ発生した堆
積物17が効果的に除去されていることがわかる。
コン窒化膜14をエッチングした後に連続して真空中で
基板を加熱処理することにより、レジストマスク15と
上面保護膜16との界面付近における堆積物17の発生
を抑制し、かつ発生した堆積物17を除去することがで
きる。したがって、ポリシリコン膜13をエッチングし
て形成されるポリシリコンパターン18のパターン欠陥
の発生を抑制することができる。その場合、加熱温度が
高いほど、より効果的にパターン欠陥数を低減すること
ができる。また、第4の実施形態の場合と同様に、加熱
処理の時間が長いほど、より効果的にパターン欠陥数を
低減することができることも確認されている。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図1(a)〜(d)と図10とを参照しながら説明
する。本実施形態においても、図1(a)〜(d)に示
す工程と外観上同じ工程により基板を処理する。ここ
で、本実施形態では、第1の実施形態における図1
(b)に示す工程の後で、N2 プラズマ処理を行って堆
積物17を除去する。この場合には、一般的な平行平板
型反応性イオンエッチング装置を用いて、例えば、N2
ガスの流量が100sccm,ガス圧力50mTor
r,高周波出力200W,基板温度30℃の条件のもと
で、N2 プラズマ処理を行った。これにより、シリコン
基板11上には、N2 プラズマ処理後のレジストマスク
15と上面保護膜16とが残る。
の実施形態と同一の条件で、レジストマスク15と上面
保護膜16とをエッチングマスクとして、ドライエッチ
ャーを用いてポリシリコン膜13をドライエッチング
し、ポリシリコンパターン18を形成する。
製造方法の特徴は、図1(b)〜(c)に示す工程で、
シリコン窒化膜14をエッチングした後に基板をN2 プ
ラズマ処理することによって、エッチング後に成長した
堆積物17を除去することである。これにより、堆積物
17の存在に起因するポリシリコンパターン18中のパ
ターン欠陥の発生を抑制することができる。
グした後の、N2 プラズマ処理における放電時間と、ポ
リシリコンパターン18のパターン欠陥数との関係を示
す図である。図10において、横軸は放電時間(秒)を
表し、縦軸はパターン欠陥数を表している。図10に示
すように、N2 プラズマ処理における放電時間を30,
40,60,90秒と長くするに従って、ポリシリコン
パターン18のパターン欠陥数が減少している。このこ
とから、N2 プラズマ処理によって堆積物17を容易に
除去でき、かつ、放電時間を長くすることによって更に
効果的に堆積物17を除去できていることがわかる。
コン窒化膜14をエッチングした後に基板をN2 プラズ
マ処理することにより、レジストマスク15と上面保護
膜16との界面付近に成長した堆積物17を除去する。
したがって、ポリシリコン膜13をエッチングして形成
されるポリシリコンパターン18のパターン欠陥の発生
を抑制することができる。そして、放電時間が長いほ
ど、より効果的にパターン欠陥数を低減することができ
る。
理のガスとしてN2 ガスを用いたが、これに代えて、エ
ッチング特性に影響を与えないO2 や、Ar等の不活性
ガスを用いても同様の効果が得られることはいうまでも
ない。
態に係る電子デバイス(半導体装置)の製造方法につい
て、図1(a)〜(d)と図11とを参照しながら説明
する。
(d)に示す工程と外観上同じ工程により基板を処理す
る。そして、本実施形態では、図1(b)に示す工程の
後で、荷電粒子ビームとして電子線を基板の表面に照射
して、堆積物17を除去する。この場合には、一般的な
電子顕微鏡を用いて、基板温度が25℃、ビームカレン
トが5pA/μm2 の照射条件のもとで、基板上への電
子線の照射を行った。これにより、シリコン基板11上
には、電子線照射後のレジストマスク15と上面保護膜
16とが残る。
の実施形態と同じ条件で、レジストマスク15と上面保
護膜16とをエッチングマスクとして、ドライエッチャ
ーを用いてポリシリコン膜13をドライエッチングし、
ポリシリコンパターン18を形成する。
製造方法の特徴は、図1(b)〜(c)に示す工程で、
シリコン窒化膜14をエッチングした後に、基板に対し
て電子線を照射することによって、エッチング後に成長
した堆積物17を除去することである。これにより、堆
積物17の存在に起因するポリシリコンパターン18の
パターン欠陥の発生を抑制することができる。
グした後の、電子線の照射時間と、ポリシリコンパター
ン18のパターン欠陥数との関係を示す図である。図1
1において、横軸は電子線の照射時間(秒)を表し、縦
軸はパターン欠陥数(個)を表している。図11に示す
ように、電子線の照射時間を30,40,60,90秒
と長くするに従って、ポリシリコン膜13をエッチング
した後のパターン欠陥数、つまりポリシリコンパターン
18のパターン欠陥数が減少している。このことから、
電子線を照射することによって堆積物17が除去され、
かつ、照射時間を長くすることによって更に効果的に堆
積物17が除去されていることがわかる。
コン窒化膜14をエッチングした後に、基板に対して電
子線を照射することにより、レジストマスク15と上面
保護膜16との界面付近に成長した堆積物17を除去す
る。したがって、ポリシリコン膜13をエッチングして
形成されるポリシリコンパターン18のパターン欠陥の
発生を抑制することができる。そして、照射時間が長い
ほど、より効果的にパターン欠陥数を低減することがで
きる。
ームとして電子線を用いたが、これに代えて、イオンビ
ームを用いても同様の効果が得られることはいうまでも
ない。
態に係る電子デバイスである半導体装置の製造方法につ
いて、図12(a)〜(d),図13及び図14を参照
しながら説明する。図12(a)〜(d)は、本実施形
態におけるシリコン窒化膜の堆積からポリシリコン膜の
パターニング工程までの各工程を示す断面図である。
実施形態と同じ条件で、シリコン基板21上にゲート酸
化膜22とポリシリコン膜23とシリコン窒化膜24と
を順次堆積させる。ここで、シリコン窒化膜24は、ア
ンモニア系物質、水等を残留ガスとして含んでおり、こ
れらの残留ガスが、後工程であるドライエッチングにお
いて、エッチングガスや反応生成物と反応して新たな反
応生成物を発生させる。この工程では、形成されたシリ
コン窒化膜24を、電気炉を用いて30分間加熱するこ
とによって、シリコン窒化膜24中の不純物、つまり残
留ガスを除去する。
実施形態と同様にして、レジストマスク25を形成す
る。
実施形態と同じ条件で、レジストマスク25をエッチン
グマスクとして用い、ドライエッチャーによりシリコン
窒化膜24をドライエッチングする。これにより、上面
保護膜26を形成する。このとき、図12(a)に示す
工程で残留ガスを除去していることから、エッチング終
了後にも上記各実施形態におけるような堆積物の成長は
ほとんど見られない。、次に、図12(d)に示す工程
で、第1の実施形態と同じ条件で、レジストマスク25
と上面保護膜26とをエッチングマスクとして用い、ド
ライエッチャーによりポリシリコン膜23をドライエッ
チングし、ポリシリコンパターン27を形成する。
製造方法の特徴は、シリコン窒化膜24を加熱すること
によりシリコン窒化膜24中の残留ガスを除去した後
に、シリコン窒化膜24をエッチングすることである。
このように、アンモニア系物質、水等の残留ガスを除去
した後にシリコン窒化膜24をエッチングするので、ド
ライエッチングにおいて、残留ガスがエッチングガスと
反応して反応生成物を発生させることを抑制できる。よ
って、この反応生成物からなる堆積物の成長を抑制する
ことにより、ポリシリコン膜23をエッチングして形成
されるポリシリコンパターン27のパターン欠陥の発生
を抑制することができる。
化膜24に対する加熱温度と、ポリシリコンパターン2
7のパターン欠陥数との関係を示す図である。図13に
おいて、横軸は加熱温度(℃)を表し、縦軸はパターン
欠陥数を表している。ここでは、電気炉により基板を3
0分間加熱している。図13に示すように、加熱温度を
200,300,400,500℃と高くするに従っ
て、ポリシリコンパターン27のパターン欠陥数が減少
している。
後かつエッチングする前の基板を、TDS(Therm
al Desorption Spectroscop
y)を用いて分析した結果を示す図である。
DSのキャリアガスの窒素(N2 )と基板中の一酸化炭
素(CO)とである。分子量18の物質それぞれ水(H
2O)とアンモニウムイオン(NH4 +)と思われ、これ
らは分析の際の温度が20〜800℃までの範囲で検出
されており、シリコン窒化膜24から発生したと考えら
れる。分子量17の物質はアンモニア(NH3 )と思わ
れ、これは温度依存性が小さく20〜800℃までの範
囲で検出されており、シリコン窒化膜24から発生した
と考えられる。
2H4)と酸素(O2 )とであると考えられる。そして、
これらは、シリコン窒化膜24を形成する際に反応ガス
として用いられるアンモニア(NH3 )が反応すること
によって発生したと考えられる。
るように、シリコン窒化膜24中にはアンモニア、ヒド
ラジン等の化合物が存在している。また、ガスの脱離
は、常温から測定の上限である800℃までの範囲にお
いて発生している。そして、高温で加熱するほど、不純
物であるアンモニア(NH3 )、ヒドラジン(N
2H4)、水(H2O)、酸素(O2 )等のガスがより効
果的に除去されていることがわかる。
膜24をエッチングする工程、つまり図12(c)に示
す工程において、エッチングガスに含まれているフッ素
(F)等のハロゲンと容易に反応してハロゲン化塩を生
成し、これが堆積物となる。このハロゲン化塩からなる
堆積物が存在していると、その後の下地膜(ポリシリコ
ン膜)をエッチングする工程、つまり図12(d)に示
す工程において、ポリシリコンパターン27のパターン
欠陥が生じる。したがって、シリコン窒化膜24をエッ
チングする前の基板を加熱することにより、アンモニア
(NH3 )、ヒドラジン(N2H4)、水(H2O)、酸
素(O2 )等を除去し、下地膜をドライエッチングする
工程での反応生成物の発生を未然に防ぐことができる。
コン窒化膜24を堆積した後に基板を加熱処理すること
により、反応生成物の発生を抑制できる。したがって、
ポリシリコン膜23をエッチングして形成されるポリシ
リコンパターン27のパターン欠陥の発生を抑制するこ
とができる。そして、加熱温度を高くすることによっ
て、より効果的にパターン欠陥数を低減することができ
る。
態に係る電子デバイス(半導体装)の製造方法につい
て、図15(a)〜(e)及び図16を参照しながら説
明する。図15(a)〜(e)は、本実施形態における
シリコン窒化膜の堆積工程からポリシリコン膜のパター
ニング工程までの各工程を示す断面図である。
第1の実施形態と同じ条件で、シリコン基板31上にゲ
ート酸化膜32とポリシリコン膜33とシリコン窒化膜
34とを順次堆積させる。ここで、シリコン窒化膜34
はアンモニア系物質からなる残留ガスを含んでおり、こ
の残留ガスが、後工程であるドライエッチングにおい
て、エッチングガスや反応生成物と反応して新たな反応
生成物を発生させる。
ン窒化膜34上に減圧CVD法によりシリコン酸化膜3
5を堆積させる。これにより、シリコン窒化膜34中の
不純物、つまり残留ガスがシリコン窒化膜34から上方
に拡散するのが抑制される。ここで、減圧CVD法によ
り、SiH4 ガスの流量が50sccm,N2Oガスの
流量が2.5slm,温度825℃の成膜条件のもと
で、シリコン酸化膜35を成長させた。
ン酸化膜35の上に、第1の実施形態と同様にしてレジ
ストマスク36を形成する。
実施形態と同じ条件で、レジストマスク36をエッチン
グマスクとして用い、ドライエッチャーによりシリコン
酸化膜35とシリコン窒化膜34とをドライエッチング
する。これにより、酸化膜パターン37と上面保護膜3
8とを形成する。
実施形態と同じ条件で、レジストマスク36と酸化膜パ
ターン37と上面保護膜38とをエッチングマスクとし
て、ドライエッチャーを用いてポリシリコン膜33をド
ライエッチングし、ポリシリコンパターン39を形成す
る。
製造方法の特徴は、減圧CVD法によりシリコン窒化膜
34上にシリコン酸化膜35を成膜した後に、シリコン
酸化膜35とシリコン窒化膜34とをエッチングするこ
とである。これにより、シリコン窒化膜34中の不純物
がシリコン窒化膜34の上方に拡散するのが抑制される
ので、これらの不純物と、シリコン窒化膜34をエッチ
ングする工程で用いられるエッチングガスとが反応して
ハロゲン化塩を形成するのを未然に防止することができ
る。したがって、その後の工程でポリシリコン膜33を
エッチングして形成されるポリシリコンパターン39中
のパターン欠陥数を減少させることができる。
化膜34上に堆積されたシリコン酸化膜35の膜厚と、
ポリシリコンパターン39のパターン欠陥数との関係を
示す図である。図16において、横軸は減圧CVD法に
より形成されたシリコン酸化膜の膜厚(nm)を表し、
縦軸はパターン欠陥数を表している。図16に示すよう
に、シリコン窒化膜34上にシリコン酸化膜35が存在
していることによって、ポリシリコンパターン39のパ
ターン欠陥数が減少していることがわかる。このパター
ン欠陥数の減少は、アンモニア(NH3 )、ヒドラジン
(N2H4)等の不純物がシリコン窒化膜34から上方に
拡散するのをシリコン酸化膜35によって抑制すること
によって実現される。つまり、これらの不純物と、シリ
コン窒化膜34をエッチングする工程で用いられるCH
F3 ガスのF原子とが反応してハロゲン化塩を形成する
のを未然に防止することにより、その後の工程でポリシ
リコン膜33をエッチングして形成されるポリシリコン
パターン39のパターン欠陥数を減少させている。そし
て、図16に示すように、酸化膜の膜厚を厚くするに従
って、パターン欠陥数が減少している。
コン窒化膜34上にシリコン酸化膜35を堆積させるこ
とにより、シリコン窒化膜34中の不純物の上方への拡
散が抑制される。したがって、シリコン窒化膜34をエ
ッチングした後に堆積物が成長しにくいので、ポリシリ
コン膜33をエッチングして形成されるポリシリコンパ
ターン39のパターン欠陥の発生を抑制することができ
る。そして、酸化膜の膜厚を厚くすることによって、よ
り効果的にパターン欠陥数を低減することができる。
法によってシリコン酸化膜35を成膜させたが、これに
代えて、プラズマCVD等の低温CVD法を使用しても
よい。この場合には、下地膜として、ポリシリコンに代
えてAlを用いることができる。
施形態に係る電子デバイス(半導体装置)の製造方法に
ついて、図15(a)〜(e)と図17とを参照しなが
ら説明する。本実施形態においては、図15(a)〜
(e)に示す工程と外観上同じ工程により基板を処理す
る。そして、本実施形態においては、図15(a)に示
す工程の後で、第9の実施形態において減圧CVD法に
よりシリコン酸化膜を成膜したことに代えて、熱酸化法
によりシリコン酸化膜を形成する。これにより、第9の
実施形態と同様に、シリコン窒化膜34からの不純物、
つまり残留ガスの拡散を防止する。ここでは、熱酸化法
により、O2 ガスの流量が8slm,H2 ガスの流量が
14.4slm,温度1000℃の条件のもとで、電気
炉を用いて、シリコン窒化膜34を熱酸化することによ
り、シリコン窒化膜34の上にシリコン酸化膜35を形
成した。
製造方法の特徴は、図15(b)に示す工程で熱酸化法
によりシリコン窒化膜34上にシリコン酸化膜35を形
成した後に、シリコン酸化膜35とシリコン窒化膜34
とをエッチングすることである。これにより、上記第9
の実施形態と同様に、シリコン窒化膜34中の不純物が
シリコン窒化膜34の上方に拡散するのを抑制しうるの
で、これらの不純物と、シリコン窒化膜34をエッチン
グする工程で用いられるエッチングガスとが反応してハ
ロゲン化塩を形成することを未然に防止することができ
る。したがって、その後の工程でポリシリコン膜33を
エッチングして形成されるポリシリコンパターン39中
のパターン欠陥数を減少させることができる。
34上に形成されたシリコン酸化膜35の膜厚と、ポリ
シリコンパターン39のパターン欠陥数との関係を示す
図である。図17において、横軸は熱酸化法により形成
されたシリコン酸化膜の膜厚(nm)を表し、縦軸はパ
ターン欠陥数を表している。図17に示すように、シリ
コン窒化膜34上に形成したシリコン酸化膜35の膜厚
が厚くなるに従って、パターン欠陥数が減少しているこ
とがわかる。このパターン欠陥数の減少の理由は、上記
第9の実施形態において説明したとおりである。
コン窒化膜34上にシリコン酸化膜35を形成すること
により、シリコン窒化膜34からの不純物の上方への拡
散を抑制することができる。したがって、ポリシリコン
膜33をエッチングして形成されるポリシリコンパター
ン39のパターン欠陥の発生を抑制することができる。
施形態に係る電子デバイスである半導体装置の製造方法
について、図18(a)〜(d)及び図19を参照しな
がら説明する。図18(a)〜(d)は、本実施形態に
おけるシリコン窒化膜の堆積工程からポリシリコン膜の
パターニング工程までの各工程を示す断面図である。
実施形態と同じ条件で、シリコン基板11上に、膜厚1
0nmのゲート酸化膜12と、膜厚100nmのポリシ
リコン膜13と、膜厚150nmのシリコン窒化膜14
とを順次堆積させる。
学増幅型レジストを塗布してレジスト膜を形成し、Kr
Fエキシマレーザーによるリソグラフィー技術を用い
て、0.7μmの膜厚を有するレジストマスク15を形
成する。
トマスク15をエッチングマスクとして用い、ドライエ
ッチャーによりシリコン窒化膜14をドライエッチング
する。これにより、上面保護膜16(窒化膜マスク)を
形成する。この場合には、一般的な平行平板型の反応性
イオンエッチング装置を用いて、例えば、反応ガスの種
類と流量とがCHF3 /O2 =100/10sccm,
ガス圧力が100Pa,高周波出力が400Wというエ
ッチング条件のもとでエッチングを行う。このエッチン
グ後に、レジストマスク15と上面保護膜16との界面
付近において、異物として堆積物17が局所的に成長す
る。この異物は、第1の実施形態において説明したと同
様の化合物により構成されている。
トマスク15が形成された基板をアルカリ性の溶液であ
るTMAH(tetrametyle ammonium hydride)の水溶液
(濃度3%)によって酸性のフッ素系化合物からなる堆
積物17を中和し、洗浄することによってこれを除去す
る。このアルカリ性溶液による中和・洗浄により、レジ
ストマスク15を残したままで堆積物17を除去されて
いることがわかった。これにより、基板上には、TMA
H洗浄後のレジストマスク15と上面保護膜16とが残
る。
実施形態と同じ条件で、レジストマスク15と上面保護
膜16とをエッチングマスクとして用い、ドライエッチ
ャーによりポリシリコン膜13をドライエッチングし、
ポリシリコンパターン17を形成する。
グした後の洗浄時間と、ポリシリコンパターン39のパ
ターン欠陥数との関係を水洗のみの場合とTMAHによ
る洗浄の場合とで比較して示す図である。図19におい
て、横軸は洗浄時間(秒)を表し、縦軸はパターン欠陥
数(個)を表している。ここでは、洗浄する際の純水及
びTMAH水溶液の温度は、いずれも20℃である。図
19に示すように、TMAH水溶液による洗浄の方が、
純水による洗浄よりも効果的にパターン欠陥数を低減す
ることができる。また、TMAH水溶液による洗浄時間
を長くするに従って、ポリシリコン膜13をエッチング
して形成されるポリシリコンパターン39のパターン欠
陥数が減少している。このことから、TMAH水溶液に
よる中和・洗浄によって堆積物17がより効果的に除去
されていることがわかる。
コン窒化膜14をエッチングした後に、アルカリ性溶液
であるTMAH水溶液を用いて基板を洗浄することによ
り、レジスト膜15を残したままでレジストマスク15
と上面保護膜16との界面付近に成長した堆積物17を
除去することができる。したがって、ポリシリコン膜1
3をエッチングして形成されるポリシリコンパターン3
9のパターン欠陥の発生を抑制することができる。ま
た、TMAH水溶液を用いた洗浄時間が長いほど、より
効果的にパターン欠陥数を低減することができる。
用いられ、レジストを形くずれさせることがない。
てTMAH水溶液を用いたが、堆積物を中和・洗浄する
機能を有する他のアルカリ性の溶液をTMAH水溶液に
代えて用いても同様の効果を発揮することができる。
施形態に係る電子デバイス(半導体装置)の製造方法に
ついて、図20(a)〜(e)及び図21を参照しなが
ら説明する。図20(a)〜(e)は、本実施形態にお
けるTiN膜の形成工程からメタル膜のパターニング工
程までの各工程を示す断面図である。
のシリコン酸化膜41(例えば基板上の層間絶縁膜ある
いは素子分離用絶縁膜)の上に、反応性スパッタリング
法及び通常のスパッタリング法により膜厚50nmのT
iN膜42と、膜厚0.45μmのアルミニウム膜43
と、膜厚30nmのTiN膜44とを順次堆積させる。
そして、このTiN膜44の上に、プラズマCVD法に
より膜厚150nmのシリコン酸化膜45を堆積する。
リコン酸化膜45の上に化学増幅型レジストを塗布して
レジスト膜を形成し、KrFエキシマレーザーによるリ
ソグラフィー技術を用いて、0.7μmの膜厚を有する
レジストマスク46を形成する。
トマスク46をエッチングマスクとして用い、ドライエ
ッチャーによりシリコン酸化膜45をドライエッチング
する。これにより、TiN用ハードマスク47を形成す
る。この場合には、一般的な平行平板型の反応性イオン
エッチング装置を用いて、例えば、反応ガスの種類と流
量とがCHF3 /O2 =100/10sccm,ガス圧
力が100Pa,高周波出力が400Wというエッチン
グ条件のもとでエッチングを行う。このとき、オーバー
エッチによってTiN膜44も部分的にエッチングされ
る。
異物として堆積物48が局所的に成長する。この異物
は、TiN膜44中のTiとエッチングガス中のFとが
反応して、局所的にチタンのフッ化物が生成され、これ
が堆積物48として成長するものと思われる。TiとF
とが反応すると、気体のTiF3 と固体のTiF3 とが
生成されることが一般的に知られている。そのため、こ
の堆積物48は、固体であるTiF3 などであると考え
られる。これらの反応生成物は比較的不安定な状態で存
在するが、そのまま下地となるTiN膜44,アルミニ
ウム膜43及びTiN膜42のエッチングを行なうと、
図22(c)に示すごとく、これらをパターニングして
得られる部材中のパターン欠陥を引き起こす。
板を大気中に露出させると、堆積物48を除去すること
が困難であり、その後、アッシングや洗浄を行なって
も、堆積物を除去することは困難である。
を真空中に保持したまま、O2 プラズマ処理を行なっ
て、堆積物48を除去する。このとき、一般的な平行平
板型の反応性イオンエッチング装置を用いて、例えば、
反応ガスの種類と流量とが02流量が200sccm,
圧力が50mTorr,高周波出力は400Wで、基板
を30℃に加熱した状態でエッチングを行う。このと
き、レジストマスク46もエッチングされるので、部分
的にあるいは全体的に除去されてしまう。
ング及び洗浄を行ない、レジストマスク46を除去す
る。アッシングは、マイクロ波を用いたダウンストリー
ム法によって行い、洗浄液にはフッ化アンモニウムの水
溶液を用いた。
N用ハードマスク47をエッチングマスクとして用い
て、メタルドライエッチャーにより下地のメタル膜(T
iN膜44,アルミニウム膜43及びTiN膜42の積
層膜)をエッチングし、メタルパターン49(メタル配
線)を形成する。この場合には、一般的な平行平板型の
反応性イオンエッチング装置を用いて、例えば、反応ガ
スの種類と流量とがBCl3 /Cl2 =30/40sc
cm,ガス圧力が10Pa,高周波出力が250Wとい
うエッチング条件のもとでエッチングを行う。
た後のO2 プラズマ処理の時間とメタル膜(TiN膜4
4,アルミニウム膜43及びTiN膜42の積層膜)を
エッチングして形成されるメタルパターン49のパター
ン欠陥数との関係を示す図である。図21において、横
軸は放電時間(秒)を表し、縦軸はパターン欠陥数
(個)を表している。図21に示すように、プラズマ処
理時間を長くするに従って、メタル膜をパターニングし
て形成されるメタルパターン49のパターン欠陥数が減
少している。このことから、O2 プラズマ処理によって
堆積物48が効果的に除去されていることがわかる。
コン酸化膜45をエッチングした後に、TiN膜42上
に成長した堆積物48をO2 プラズマ処理することによ
り、メタル膜をエッチングして形成されるメタルパター
ン49のパターン欠陥の発生を抑制することができる。
また、O2 プラズマ処理の時間が長いほど、より効果的
にパターン欠陥数を低減することができる。
ラズマ処理のガスとしてO2 を用いたが、O2 以外に
も、エッチング特性に影響を与えないN2 やArなどの
不活性ガスを用いても、本実施形態と同様の効果を発揮
することができる。
ードマスク47をシリコン酸化膜から形成したが、シリ
コン窒化膜やシリコン酸窒化膜からTiN用ハードマス
クを形成しても本実施形態と同様の効果が得られる。
11の実施形態においては、シリコン窒化膜の下地膜と
してポリシリコン膜を用いたが、これに代えて、アモル
ファスシリコン膜やシリコン基板,WSi,TiS
i2 ,MoSi,NiSi,CoSi等のシリサイド
膜,W,Cu,Ta,Al等の金属膜、又はこれら金属
膜の酸化膜や窒化膜を用いても、同様の製造方法を実現
できることはいうまでもない。例えばシリコン基板にご
く微細な凸部などを形成する場合にも本発明を適用する
ことができる。
いてはハードマスクをシリコン窒化膜から形成したが、
これに代えて、シリコン酸窒化膜やシリコン酸化膜等を
用いてもよい。
置の製造方法についてのみ記載したが、これに限らず、
液晶装置等の他の電子デバイスの製造方法について本発
明を適用しても、同様の効果を得ることができる。
浄、第3の実施形態による希フッ酸洗浄、第4の実施形
態によるエッチング後の加熱処理、第5の実施形態によ
るエッチング後の真空中での加熱処理、第6の実施形態
によるN2 プラズマ処理、第7の実施形態による電子線
照射、第8の実施形態によるエッチング前のシリコン窒
化膜の加熱、第9の実施形態によるシリコン窒化膜上へ
のシリコン酸化膜形成、第10の実施形態によるシリコ
ン窒化膜の熱酸化,第11の実施形態によるTMAHに
よる洗浄及び第12の実施形態におけるO2 プラズマ処
理のうちから、適宜組み合わせて処理を行ってもよい。
これにより、更に効果的にパターン欠陥の発生を防止し
て、半導体装置を含む電子デバイスを製造することがで
きる。
よれば、レジストパターンをマスクとして下地層の上の
絶縁膜をエッチングした後に、洗浄処理、加熱処理、プ
ラズマ処理、又は荷電粒子ビームの照射処理を行うこと
により、絶縁膜をエッチングして絶縁膜パターンを形成
した後の反応生成物を除去し、その後、絶縁膜パターン
をマスクとして用いて下地層をパターニングする。した
がって、レジストマスクと絶縁膜パターンとの界面にお
ける堆積物の成長を抑制するので、下地層をエッチング
した後における下地層パターンのパターン欠陥の発生を
抑制することができる。
法によれば、下地層の上の絶縁膜をエッチングする前に
絶縁膜の加熱処理を行うことにより、絶縁膜から不純物
を除去し、その後レジストパターンをマスクとして絶縁
膜をエッチングして絶縁膜パターンを形成する。したが
って、パターンと絶縁膜パターンとの界面における堆積
物の成長を抑制するので、下地層をエッチングした後に
おける下地層パターンのパターン欠陥の発生を抑制する
ことができる。
法によれば、下地層の上の絶縁膜の上に保護膜を形成す
ることにより、絶縁膜から上方への不純物の拡散を抑制
しつつ、レジストパターンをマスクとして絶縁膜をエッ
チングして絶縁膜パターンを形成する。したがって、レ
ジストパターンと絶縁膜パターンとの界面における堆積
物の成長を抑制するので、下地層をエッチングした後に
おける下地層パターンのパターン欠陥の発生を抑制する
ことができる。
形態におけるシリコン窒化膜及びポリシリコン膜のパタ
ーン形成の各工程を示す断面図である。
ッチングした後の洗浄時間と、ポリシリコンパターンの
パターン欠陥数との関係を示す図である。
チングした後のシリコン基板を、イオン交換クロマトグ
ラフィーを用いて分析した結果を示す図である。
ッチングした後の水洗温度と、ポリシリコンパターンの
パターン欠陥数との関係を示す図である。
ッチングした後の洗浄液の種類及び洗浄時間と、ポリシ
リコンパターンのパターン欠陥数との関係を示す図であ
る。
ッチングした後の加熱時間と、ポリシリコンパターンの
パターン欠陥数との関係を示す図である。
ッチングした後の加熱温度と、ポリシリコンパターンの
パターン欠陥数との関係を示す図である。
チングした後のシリコン基板を、TDSを用いて分析し
た結果を示す図である。
ッチングした後の大気中と真空中とにおける加熱温度
と、ポリシリコンパターンのパターン欠陥数との関係を
示す図である。
エッチングした後のN2 プラズマ処理における放電時間
と、ポリシリコンパターンのパターン欠陥数との関係を
示す図である。
エッチングした後の電子線の照射時間と、ポリシリコン
パターンのパターン欠陥数との関係を示す図である。
シリコン窒化膜及びポリシリコン膜のパターン形成の各
工程を示す断面図である。
のシリコン窒化膜に対する加熱温度と、ポリシリコンパ
ターンのパターン欠陥数との関係を示す図である。
堆積後かつエッチング前のシリコン基板を、TDSを用
いて分析した結果を示す図である。
態におけるシリコン窒化膜及びポリシリコン膜のパター
ン形成の各工程を示す断面図である。
りシリコン窒化膜上に堆積されたシリコン酸化膜の膜厚
と、ポリシリコンパターンのパターン欠陥数との関係を
示す図である。
シリコン窒化膜上に形成されたシリコン酸化膜の膜厚
と、ポリシリコンパターンのパターン欠陥数との関係を
示す図である。
るシリコン窒化膜の堆積工程からポリシリコン膜のパタ
ーニング工程までの各工程を示す断面図である。
エッチングした後の洗浄時間と、ポリシリコンパターン
のパターン欠陥数との関係を水洗のみの場合とTMAH
による洗浄の場合とで比較して示す図である。
るTiN膜の形成工程からメタル膜のパターニング工程
までの各工程を示す断面図である。
エッチングした後のO2 プラズマ処理の時間とメタル膜
をエッチングして形成されるメタルパターンのパターン
欠陥数との関係を示す図である。
造方法におけるシリコン窒化膜及びポリシリコン膜のパ
ターン形成の各工程を示す断面図である。
成するための各工程を示す断面図である。
Claims (24)
- 【請求項1】 基板上の下地層の上にシリコン酸化膜,
シリコン窒化膜及びシリコン酸窒化膜のうち少なくとも
いずれか1つからなる絶縁膜を形成する工程(a)と、 上記絶縁膜上にレジストパターンを形成する工程(b)
と、 上記レジストパターンをマスクとして上記絶縁膜をドラ
イエッチングして絶縁膜パターンを形成する工程(c)
と、 上記工程(c)の後に、上記レジストパターンを残した
ままで、基板上の全表面を洗浄液により洗浄する工程
(d)と、上記レジストパターン及び 上記絶縁膜パターンをマスク
として用いて上記下地層をエッチングする工程(e)と
を備えていることを特徴とする電子デバイスの製造方
法。 - 【請求項2】 請求項1記載の電子デバイスの製造方法
において、 上記工程(d)では、洗浄液として水を用いることを特
徴とする電子デバイスの製造方法。 - 【請求項3】 請求項1記載の電子デバイスの製造方法
において、 上記工程(d)では、洗浄液を50℃以上に保つことを
特徴とする電子デバイスの製造方法。 - 【請求項4】 請求項1記載の電子デバイスの製造方法
において、 上記工程(d)では、洗浄液としてTMAH(tetramet
yle ammonium hydride)水溶液を用いることを特徴とす
る電子デバイスの製造方法。 - 【請求項5】 請求項1記載の電子デバイスの製造方法
において、 上記工程(d)では、洗浄液として希フッ酸水溶液を用
いることを特徴とする電子デバイスの製造方法。 - 【請求項6】 請求項1〜5のうちいずれか1つに記載
の電子デバイスの製造方法において、 上記絶縁膜は、シリコン窒化膜又はシリコン酸窒化膜で
あり、 上記工程(c)の後で上記工程(d)の前に、基板を大
気中に露出させる工程をさらに備えていることを特徴と
する電子デバイスの製造方法。 - 【請求項7】 請求項1〜6のうちいずれか1つに記載
の電子デバイスの製造方法において、 上記下地層は、単結晶シリコン、多結晶シリコン、又は
非晶質シリコンのうちいずれか1つからなり、 上記工程(e)においては、塩素系ガス又は臭素系ガス
により下地層をエッチングすることを特徴とする電子デ
バイスの製造方法。 - 【請求項8】 請求項7記載の電子デバイスの製造方法
において、 上記絶縁膜は、シリコン窒化膜であり、 上記工程(c)では、上記窒化膜からなる絶縁膜をフッ
素系ガスによりエッチングすることを特徴とする電子デ
バイスの製造方法。 - 【請求項9】 基板上の下地層の上にシリコン酸化膜,
シリコン窒化膜及びシリコン酸窒化膜のうち少なくとも
いずれか1つからなる絶縁膜を形成する工程(a)と、 上記絶縁膜上にレジストパターンを形成する工程(b)
と、 上記レジストパターンをマスクとして上記絶縁膜をエッ
チングして絶縁膜パターンを形成する工程(c)と、 上記工程(c)の後に、上記レジストパターンを残した
ままで基板の加熱処理を行なう工程(d)と、 上記レジストパターン及び上記絶縁膜パターンをマスク
として用いて上記下地層をエッチングする工程(e)と
を備えていることを特徴とする電子デバイスの製造方
法。 - 【請求項10】 請求項9記載の電子デバイスの製造方
法において、 上記工程(d)は、真空中において行なわれることを特
徴とする電子デバイスの製造方法。 - 【請求項11】 請求項9又は10記載の電子デバイス
の製造方法において、 上記下地層は、単結晶シリコン、多結晶シリコン、又は
非晶質シリコンのうちいずれか1つからなり、 上記工程(e)においては、塩素系ガス又は臭素系ガス
により下地層をエッチングすることを特徴とする電子デ
バイスの製造方法。 - 【請求項12】 請求項11記載の電子デバイスの製造
方法において、 上記絶縁膜は、シリコン窒化膜であり、 上記工程(c)では、上記窒化膜からなる絶縁膜をフッ
素系ガスによりエッチングすることを特徴とする電子デ
バイスの製造方法。 - 【請求項13】 基板上の下地層の上にシリコン酸化
膜,シリコン窒化膜及びシリコン酸窒化膜のうち少なく
ともいずれか1つからなる絶縁膜を形成する工程(a)
と、 上記絶縁膜上にレジストパターンを形成する工程(b)
と、 上記レジストパターンをマスクとして上記絶縁膜をエッ
チングして絶縁膜パターンを形成する工程(c)と、 上記工程(c)の後に、上記下地層及び絶縁膜パターン
の露出部分をプラズマ処理する工程(d)と、 上記レジストパターン及び上記絶縁膜パターンをマスク
として用いて上記下地層をエッチングする工程(e)と
を備えていることを特徴とする電子デバイスの製造方
法。 - 【請求項14】 請求項13記載の電子デバイスの製造
方法において、 上記工程(d)では、N2 ガス、O2 ガス、又は不活性
ガスのうち少なくとも1つを含むガスを用いることを特
徴とする電子デバイスの製造方法。 - 【請求項15】 請求項13又は14記載の電子デバイ
スの製造方法において、 上記下地層は、単結晶シリコン、多結晶シリコン、又は
非晶質シリコンのうちいずれか1つからなり、 上記工程(e)においては、塩素系ガス又は臭素系ガス
により下地層をエッチングすることを特徴とする電子デ
バイスの製造方法。 - 【請求項16】 請求項15記載の電子デバイスの製造
方法において、 上記絶縁膜は、シリコン窒化膜であり、 上記工程(c)では、上記窒化膜からなる絶縁膜をフッ
素系ガスによりエッチングすることを特徴とする電子デ
バイスの製造方法。 - 【請求項17】 請求項15記載の電子デバイスの製造
方法において、 上記下地層は、窒化チタンからなり、 上記工程(e)では、ハロゲン系ガスにより下地層をエ
ッチングすることを特徴とする電子デバイスの製造方
法。 - 【請求項18】 基板上の下地層の上にシリコン酸化
膜,シリコン窒化膜及びシリコン酸窒化膜のうち少なく
ともいずれか1つからなる絶縁膜を形成する工程(a)
と、 上記絶縁膜上にレジストパターンを形成する工程(b)
と、 上記レジストパターンをマスクとして上記絶縁膜をエッ
チングして絶縁膜パターンを形成する工程(c)と、 上記工程(c)の後に、上記レジストパターンを残した
ままで上記下地層及び絶縁膜パターンの露出部分に荷電
粒子ビームを照射する工程(d)と、 上記レジストパターン及び上記絶縁膜パターンをマスク
として用いて上記下地層をエッチングする工程(e)と
を備えていることを特徴とする電子デバイスの製造方
法。 - 【請求項19】 請求項18記載の電子デバイスの製造
方法において、 上記荷電粒子ビームは電子線又はイオンビームのいずれ
かであることを特徴とする電子デバイスの製造方法。 - 【請求項20】 基板上の下地層の上にシリコン窒化膜
及びシリコン酸窒化膜のうち少なくともいずれか1つか
らなる絶縁膜を形成する工程(a)と、 上記絶縁膜にシリコン窒化膜中のNHx (xは任意の
数)を除去するための加熱処理を行なう工程(b)と、 上記絶縁膜上にレジストパターンを形成する工程(c)
と、 上記レジストパターンをマスクとして上記絶縁膜をエッ
チングして絶縁膜パターンを形成する工程(d)と、 上記レジストパターン及び上記絶縁膜パターンをマスク
として用いて上記下地層をエッチングする工程(e)と
を備えていることを特徴とする電子デバイスの製造方
法。 - 【請求項21】 基板上の下地層の上にシリコン窒化膜
及びシリコン酸窒化膜のうち少なくともいずれか1つか
らなる絶縁膜を形成する工程(a)と、 上記絶縁膜の上にシリコン酸化膜を形成して、上記絶縁
膜と併せて保護膜とする工程(b)と、 上記保護膜上にレジストパターンを形成する工程(c)
と、 上記レジストパターンをマスクとして上記保護膜をエッ
チングして保護膜パターンを形成する工程(d)と、 上記レジストパターン及び上記保護膜パターンをマスク
として用いて上記下地層をエッチングする工程(e)と
を備えていることを特徴とする電子デバイスの製造方
法。 - 【請求項22】 請求項21記載の電子デバイスの製造
方法において、 上記絶縁膜はシリコン窒化膜であり、 上記工程(b)では、上記絶縁膜の表面を酸化させて酸
化膜からなる保護膜を形成することを特徴とする電子デ
バイスの製造方法。 - 【請求項23】 請求項21又は22記載の電子デバイ
スの製造方法において、 上記保護膜は、シリコン酸化膜又はシリコン酸窒化膜の
うち少なくともいずれか一方からなることを特徴とする
電子デバイスの製造方法。 - 【請求項24】 請求項21〜23のうちいずれか1つ
に記載の電子デバイスの製造方法において、 上記下地は、単結晶シリコン、多結晶シリコン、又は非
晶質シリコンのうちいずれか1つからなり、 上記工程(e)においては、塩素系ガス又は臭素系ガス
により下地層をエッチングすることを特徴とする電子デ
バイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11161951A JP3081200B2 (ja) | 1998-06-12 | 1999-06-09 | 電子デバイスの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16459498 | 1998-06-12 | ||
JP10-164594 | 1998-06-12 | ||
JP11161951A JP3081200B2 (ja) | 1998-06-12 | 1999-06-09 | 電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000068257A JP2000068257A (ja) | 2000-03-03 |
JP3081200B2 true JP3081200B2 (ja) | 2000-08-28 |
Family
ID=26487896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11161951A Expired - Fee Related JP3081200B2 (ja) | 1998-06-12 | 1999-06-09 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3081200B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4541193B2 (ja) * | 2005-03-08 | 2010-09-08 | 東京エレクトロン株式会社 | エッチング方法 |
JP5006898B2 (ja) * | 2009-03-26 | 2012-08-22 | 積水化学工業株式会社 | ドライエッチング処理装置および処理方法 |
JP7372073B2 (ja) | 2019-08-02 | 2023-10-31 | 東京エレクトロン株式会社 | 基板処理方法、基板処理装置及びクリーニング装置 |
-
1999
- 1999-06-09 JP JP11161951A patent/JP3081200B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000068257A (ja) | 2000-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6074960A (en) | Method and composition for selectively etching against cobalt silicide | |
US20060003575A1 (en) | Method of manufacturing electronic device | |
US5164331A (en) | Method of forming and etching titanium-tungsten interconnects | |
KR19980064255A (ko) | TixNy의 선택적 제거 | |
JP2956485B2 (ja) | 半導体装置の製造方法 | |
JPH0786244A (ja) | ドライエッチング方法 | |
JP3297291B2 (ja) | 半導体装置の製造方法 | |
KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
US20050019992A1 (en) | Method for manufacturing gate electrode for use in semiconductor device | |
US6090707A (en) | Method of forming a conductive silicide layer on a silicon comprising substrate and method of forming a conductive silicide contact | |
JP3081200B2 (ja) | 電子デバイスの製造方法 | |
JP3279016B2 (ja) | ドライエッチング方法 | |
US7413993B2 (en) | Process for removing a residue from a metal structure on a semiconductor substrate | |
US20100151677A1 (en) | Etch method in the manufacture of a semiconductor device | |
JPH0794469A (ja) | ドライエッチング方法 | |
JP3696655B2 (ja) | 配線形成方法 | |
JP3453996B2 (ja) | 酸化シリコン系絶縁膜のプラズマエッチング方法 | |
JPH07106308A (ja) | ドライエッチング方法 | |
JP2746494B2 (ja) | レジスト除去方法 | |
JP3570903B2 (ja) | 半導体装置の製造方法 | |
KR100312985B1 (ko) | 반도체소자제조방법 | |
JP3487734B2 (ja) | パターン形成方法 | |
JPH0697123A (ja) | ドライエッチング方法 | |
KR20010112086A (ko) | 반도체 장치의 제조 방법 | |
JP3271085B2 (ja) | エッチング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130623 Year of fee payment: 13 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |