JPH0792977B2 - 再生装置 - Google Patents
再生装置Info
- Publication number
- JPH0792977B2 JPH0792977B2 JP62199874A JP19987487A JPH0792977B2 JP H0792977 B2 JPH0792977 B2 JP H0792977B2 JP 62199874 A JP62199874 A JP 62199874A JP 19987487 A JP19987487 A JP 19987487A JP H0792977 B2 JPH0792977 B2 JP H0792977B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switch
- capacitor
- recording
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は再生装置に係り、特に記録と再生とを切換える
再生装置に関する。
再生装置に関する。
従来の装置は、例えば特開昭61-9807号に記載されてい
るような装置がある。
るような装置がある。
この従来装置を例示する第２図において、Ｑ1〜Ｑ7はNP
Nトランジスタ、Ｒ1〜Ｒ6は抵抗、Ｃ1は容量、Ｔ1は正
側電源端子、Ｔ2は負側電源端子、Ｔ3は入力端子、Ｔ4
は出力端子、Ｓ1はスイッチである。
Nトランジスタ、Ｒ1〜Ｒ6は抵抗、Ｃ1は容量、Ｔ1は正
側電源端子、Ｔ2は負側電源端子、Ｔ3は入力端子、Ｔ4
は出力端子、Ｓ1はスイッチである。
第２図において、スイッチＳ1は再生時には閉じ、記録
時には開く。再生時には、入力信号は入力端子Ｔ3より
トランジスタＱ5のベースに供給される。トランジスタ
Ｑ4とＱ5はカスコード接続であり、トランジスタＱ4の
ベースにはトランジスタＱ1,Q2,Q3および抵抗Ｒ1により
構成されるバイアス回路からバイアスが与えられる。ト
ランジスタＱ6,Q7，抵抗Ｒ3〜Ｒ5はレベルシフト回路を
構成する。トランジスタＱ4のコレクタには抵抗Ｒ2およ
びトランジスタＱ6のベースが接続され、出力信号はト
ランジスタＱ6のエミッタから出力端子Ｔ4に出力され
る。また、トランジスタＱ6のエミッタには抵抗Ｒ3およ
びＲ4が接続されており、さらにＲ4を経てトランジスタ
Ｑ7のベースが接続されている。トランジスタＱ7のエミ
ッタから出力される出力信号は抵抗Ｒ6を経てトランジ
スタＱ5のベースに供給されフィードバックダンピング
を行う。
時には開く。再生時には、入力信号は入力端子Ｔ3より
トランジスタＱ5のベースに供給される。トランジスタ
Ｑ4とＱ5はカスコード接続であり、トランジスタＱ4の
ベースにはトランジスタＱ1,Q2,Q3および抵抗Ｒ1により
構成されるバイアス回路からバイアスが与えられる。ト
ランジスタＱ6,Q7，抵抗Ｒ3〜Ｒ5はレベルシフト回路を
構成する。トランジスタＱ4のコレクタには抵抗Ｒ2およ
びトランジスタＱ6のベースが接続され、出力信号はト
ランジスタＱ6のエミッタから出力端子Ｔ4に出力され
る。また、トランジスタＱ6のエミッタには抵抗Ｒ3およ
びＲ4が接続されており、さらにＲ4を経てトランジスタ
Ｑ7のベースが接続されている。トランジスタＱ7のエミ
ッタから出力される出力信号は抵抗Ｒ6を経てトランジ
スタＱ5のベースに供給されフィードバックダンピング
を行う。
このような再生装置によれば、ヘッドからの微弱な再生
信号を増幅できるという特徴がある。
信号を増幅できるという特徴がある。
上記従来技術は、記録再生切換時の整定時間について配
慮がされていなかった。すなわち、第２図において、記
録時にはスイッチＳ1は開いており、トランジスタＱ5に
は電流は流れない。このため、トランジスタＱ6のベー
ス電位は上がるのでトランジスタＱ7のエミッタ電位は
上がり、容量Ｃ1は充電される。
慮がされていなかった。すなわち、第２図において、記
録時にはスイッチＳ1は開いており、トランジスタＱ5に
は電流は流れない。このため、トランジスタＱ6のベー
ス電位は上がるのでトランジスタＱ7のエミッタ電位は
上がり、容量Ｃ1は充電される。
スイッチＳ1を閉じて記録から再生に切換えた場合に
は、トランジスタＱ5に電流が流れ、トランジスタＱ6の
ベース電位は下がるために、トランジスタＱ7のエミッ
タ電位は下がり、容量Ｃ1は放電し、定常状態へ至る。
は、トランジスタＱ5に電流が流れ、トランジスタＱ6の
ベース電位は下がるために、トランジスタＱ7のエミッ
タ電位は下がり、容量Ｃ1は放電し、定常状態へ至る。
このような記録から再生に切換えた場合の容量Ｃ1の放
電に伴う出力端子に現われる過渡応答ｖ0は と表わされる。ただし、Ａは定数、τは時定数、ｔは時
間である。このため、過渡応答ｖ0が再生信号の出力レ
ベルに対して十分小さくなるまでの期間再生信号が得ら
れないという問題があった。
電に伴う出力端子に現われる過渡応答ｖ0は と表わされる。ただし、Ａは定数、τは時定数、ｔは時
間である。このため、過渡応答ｖ0が再生信号の出力レ
ベルに対して十分小さくなるまでの期間再生信号が得ら
れないという問題があった。
本発明の目的は、記録から再生に切換えた場合の容量Ｃ
1の放電に伴う過渡応答時間を短縮した再生装置を提供
することにある。
1の放電に伴う過渡応答時間を短縮した再生装置を提供
することにある。
上記目的は、抵抗Ｒ6と容量Ｃ1との間にスイッチを設
け、再生時には上記スイッチにより抵抗Ｒ6と容量Ｃ1を
接続し、記録時には上記スイッチにより第２のバイアス
回路と容量Ｃ1を接続することにより達成される。
け、再生時には上記スイッチにより抵抗Ｒ6と容量Ｃ1を
接続し、記録時には上記スイッチにより第２のバイアス
回路と容量Ｃ1を接続することにより達成される。
上記バイアス回路は、記録時に容量Ｃ1の両端間の電圧
が再生時とほぼ同電圧になるようなバイアスを上記スイ
ッチを経て容量Ｃ1に与える。それによって記録再生切
換時の容量Ｃ1の充放電を小さくすることができるの
で、再生アンプの整定時間を短縮することができる。
が再生時とほぼ同電圧になるようなバイアスを上記スイ
ッチを経て容量Ｃ1に与える。それによって記録再生切
換時の容量Ｃ1の充放電を小さくすることができるの
で、再生アンプの整定時間を短縮することができる。
以下、本発明の一実施例を第１図により説明する。第１
図においてＱ1〜Ｑ7はNPNトランジスタ、Ｒ1〜Ｒ7は抵
抗、Ｃ1は容量、Ｔ1は正側電源端子、Ｔ2は負側電源端
子、Ｔ3は入力端子、Ｔ4は出力端子、Ｓ1およびＳ2はス
イッチである。
図においてＱ1〜Ｑ7はNPNトランジスタ、Ｒ1〜Ｒ7は抵
抗、Ｃ1は容量、Ｔ1は正側電源端子、Ｔ2は負側電源端
子、Ｔ3は入力端子、Ｔ4は出力端子、Ｓ1およびＳ2はス
イッチである。
本実施例は、上述した第２図に示す従来回路に電圧源Ｖ
1と抵抗Ｒ7とから成る第２のバイアス回路と、スイッチ
Ｓ2を設けたものである。
1と抵抗Ｒ7とから成る第２のバイアス回路と、スイッチ
Ｓ2を設けたものである。
本実施例では、再生時にはスイッチＳ1を閉じ、さらに
スイッチＳ2を抵抗Ｒ6側へ接続する。再生時の動作は、
上述した第２図に示す従来回路の動作と同様である。
スイッチＳ2を抵抗Ｒ6側へ接続する。再生時の動作は、
上述した第２図に示す従来回路の動作と同様である。
記録時には、スイッチＳ1を開き、さらにスイッチＳ2を
抵抗Ｒ7へ接続する。この場合、トランジスタＱ7エミッ
タ電位は再生時の電位より上がるが、容量Ｃ1には電圧
源Ｖ1より抵抗Ｒ7、スイッチＳ2を経て再生時とほぼ同
一なバイアスが与えられるので、容量Ｃ1への充電を軽
減できる。
抵抗Ｒ7へ接続する。この場合、トランジスタＱ7エミッ
タ電位は再生時の電位より上がるが、容量Ｃ1には電圧
源Ｖ1より抵抗Ｒ7、スイッチＳ2を経て再生時とほぼ同
一なバイアスが与えられるので、容量Ｃ1への充電を軽
減できる。
このように本実施例では、記録再生切換時の容量Ｃ1の
充放電を軽減できるので、記録再生切換時の再生装置の
整定時間を短縮できるという効果がある。
充放電を軽減できるので、記録再生切換時の再生装置の
整定時間を短縮できるという効果がある。
次に本発明の他の実施例を第３図により説明する。第３
図においてＱ8〜Ｑ12はNPNトランジスタ、Ｒ7は抵抗を
示し、他の第１図と同一符号のものは同一機能を示す。
図においてＱ8〜Ｑ12はNPNトランジスタ、Ｒ7は抵抗を
示し、他の第１図と同一符号のものは同一機能を示す。
本実施例では、記録時にはスイッチＳ1は開き、再生時
にはスイッチＳ1は閉じる。トランジスタＱ8のベースは
トランジスタＱ1のベースおよびコレクタに接続されて
いるので、スイッチＳ1が閉じたときにはトランジスタ
Ｑ8不活性状態にあり電流は流れない。スイッチＳ1を開
いたときにはトランジスタＱ1には電流は流れず、抵抗
Ｒ1によりトランジスタＱ8のベースにバイアスが与えら
れるので、トランジスタＱ8は活性状態となり電流が流
れ、トランジスタＱ5のベース電位をスイッチＳ1を閉じ
た場合と同電位にできる。
にはスイッチＳ1は閉じる。トランジスタＱ8のベースは
トランジスタＱ1のベースおよびコレクタに接続されて
いるので、スイッチＳ1が閉じたときにはトランジスタ
Ｑ8不活性状態にあり電流は流れない。スイッチＳ1を開
いたときにはトランジスタＱ1には電流は流れず、抵抗
Ｒ1によりトランジスタＱ8のベースにバイアスが与えら
れるので、トランジスタＱ8は活性状態となり電流が流
れ、トランジスタＱ5のベース電位をスイッチＳ1を閉じ
た場合と同電位にできる。
このように本実施例では、記録再生切換時の容量Ｃ1の
充放電を軽減できるので、記録再生切換時の再生装置の
整定時間を短縮できるという効果がある。
充放電を軽減できるので、記録再生切換時の再生装置の
整定時間を短縮できるという効果がある。
本発明によれば、記録時にもロータリトランスに接続す
る容量の両端の電圧を再生時とほぼ同電位にすることが
できるので記録再生切換時の再生装置の整定時間を短縮
できるという効果がある。
る容量の両端の電圧を再生時とほぼ同電位にすることが
できるので記録再生切換時の再生装置の整定時間を短縮
できるという効果がある。
第１図は本発明一実施例を示す再生装置の回路図、第２
図は従来の再生装置の回路図、第３図は本発明の他の実
施例を示す再生装置の回路図である。 Ｑ1〜Ｑ12……トランジスタ、Ｒ1〜Ｒ7……抵抗、Ｃ1…
…容量、Ｓ1,S2……スイッチ、Ｖ1……電圧源、Ｔ1……
正側電源端子、Ｔ2……負側電源端子、Ｔ3……入力端
子、Ｔ4……出力端子。
図は従来の再生装置の回路図、第３図は本発明の他の実
施例を示す再生装置の回路図である。 Ｑ1〜Ｑ12……トランジスタ、Ｒ1〜Ｒ7……抵抗、Ｃ1…
…容量、Ｓ1,S2……スイッチ、Ｖ1……電圧源、Ｔ1……
正側電源端子、Ｔ2……負側電源端子、Ｔ3……入力端
子、Ｔ4……出力端子。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−114676（ＪＰ，Ａ) 特開 平３−5255（ＪＰ，Ａ) 特開 昭59−203203（ＪＰ，Ａ)
Claims (1)
- 【請求項１】カスコード接続された第１および第２のト
ランジスタと、この第１のトランジスタ（Q5）と負側電
源端子間に接続された第１のスイッチと、上記第１のト
ランジスタと入力端子間に接続された第１の容量と、上
記第２のトランジスタ（Q4）のベースに接続された第１
のバイアス回路と、上記第２のトランジスタのコレクタ
と正側電源端子間に接続された負荷抵抗と、上記第２の
トランジスタのコレクタに接続されたレベルシフト回路
と、上記レベルシフト回路の出力端子と上記第１のトラ
ンジスタ間に接続されたフィードバック抵抗とを有する
再生装置において、上記第２のトランジスタのコレクタ
と上記負側電源端子間に第２のバイアス回路を設け、上
記第１のスイッチが閉じた場合には上記第１のバイアス
回路により上記第1,第２のトランジスタをオンして上記
負荷抵抗に電流を流し、上記第１スイッチが開いた場合
には上記第1,第２のトランジスタをオフし上記第２のバ
イアス回路を起動して上記負荷抵抗に電流を流し、上記
第１のスイッチが閉じた場合の上記負荷抵抗の電圧降下
と等しくして、上記第１の容量の両端に加わる電圧を制
御することを特徴とする再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62199874A JPH0792977B2 (ja) | 1987-08-12 | 1987-08-12 | 再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62199874A JPH0792977B2 (ja) | 1987-08-12 | 1987-08-12 | 再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6443866A JPS6443866A (en) | 1989-02-16 |
| JPH0792977B2 true JPH0792977B2 (ja) | 1995-10-09 |
Family
ID=16415060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62199874A Expired - Fee Related JPH0792977B2 (ja) | 1987-08-12 | 1987-08-12 | 再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792977B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59203203A (ja) * | 1983-05-06 | 1984-11-17 | Nippon Kogaku Kk <Nikon> | 節電可能の信号処理回路 |
-
1987
- 1987-08-12 JP JP62199874A patent/JPH0792977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6443866A (en) | 1989-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0792977B2 (ja) | 再生装置 | |
| US4636739A (en) | Circuit for reducing the occurrence of spurious signals on an output of an electronic circuit when the circuit power supply is switched on and off | |
| JP2512037B2 (ja) | 出力信号切換装置 | |
| JPS63209436A (ja) | 充電器 | |
| JPH10327021A (ja) | 増幅器用電圧供給回路 | |
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JPH0629764Y2 (ja) | 高域補償回路 | |
| JPS5912744Y2 (ja) | 録音再生切換装置 | |
| JP2697200B2 (ja) | 再生増幅装置 | |
| JPH0334602B2 (ja) | ||
| JP3343833B2 (ja) | 電力増幅器 | |
| JPH0332093Y2 (ja) | ||
| JP2710334B2 (ja) | 電力増幅装置 | |
| JPS6131372Y2 (ja) | ||
| JPH0316111Y2 (ja) | ||
| JP3157461B2 (ja) | 平滑回路 | |
| JPS5834573Y2 (ja) | ミユ−テング回路 | |
| JPS6040966Y2 (ja) | テ−プレコ−ダのミユ−テイング回路 | |
| JPS639765B2 (ja) | ||
| JPS5811077Y2 (ja) | スイッチング回路 | |
| JP2627341B2 (ja) | タイマー回路 | |
| JPS6030833Y2 (ja) | 記録装置 | |
| JPH0115217Y2 (ja) | ||
| JPH024500Y2 (ja) | ||
| JPS6017930Y2 (ja) | 発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |