JPS6040966Y2 - テ−プレコ−ダのミユ−テイング回路 - Google Patents

テ−プレコ−ダのミユ−テイング回路

Info

Publication number
JPS6040966Y2
JPS6040966Y2 JP14598179U JP14598179U JPS6040966Y2 JP S6040966 Y2 JPS6040966 Y2 JP S6040966Y2 JP 14598179 U JP14598179 U JP 14598179U JP 14598179 U JP14598179 U JP 14598179U JP S6040966 Y2 JPS6040966 Y2 JP S6040966Y2
Authority
JP
Japan
Prior art keywords
transistor
power supply
tape recorder
capacitor
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP14598179U
Other languages
English (en)
Other versions
JPS5664514U (ja
Inventor
秀顕 山岡
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP14598179U priority Critical patent/JPS6040966Y2/ja
Publication of JPS5664514U publication Critical patent/JPS5664514U/ja
Application granted granted Critical
Publication of JPS6040966Y2 publication Critical patent/JPS6040966Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
  • Amplifiers (AREA)

Description

【考案の詳細な説明】 この考案はテープレコーダの出力信号を不要時にカット
するためのミューティング回路に関するものである。
従来、この種のミューティング回路として第1図のよう
なものがあった。
第1図において1は電源の正端子、2は電源の負端子で
、3はコンデンサであり電源の正端子1と負端子2の間
に接続されている。
4はテープレコーダのプレイボタンと連動して開閉する
スイッチでその常開接点は電源正端子1に、常閉接点は
電源負端子2に接続されている。
5は抵抗器、6は抵抗器5と並列に接続されたダイオー
ドで、そのカソードはスイッチ4の共通接点に接続され
ている。
7はコンデンサでダイオード6のアノードと電源負端子
2間に、また8、9は抵抗器であり互に直列に接続され
、コンデンサ7とは並列になるように接続されている。
10はトランジスタ、11は抵抗器でトランジスタ10
のベースは抵抗器8,9の接続点に、エミッタは電源負
端子2へ、コレクタは抵抗器11を介して電源正端子1
に接続されている。
12はツェナーダイオード、13は抵抗器、14はトラ
ンジスタであり、ツェナーダイオード12はカソードを
トランジスタ10のコレクタに、他端は抵抗器13を介
してトランジスタ14のベースに接続され、そのトラン
ジスタ14のエミッタは電源負端子2に、コレクタは信
号線15に接続されている。
次に第1図の従来回路の動作について説明する。
テープレコーダが停止状態の時、スイッチ4が電源負端
子2に接続されているため、コンデンサ7の充電電荷は
なく、シたがってトランジスタ10のベースには電流が
流れないため、非導通状態になっており、一方トランジ
スタ14は抵抗器11、ツェナーダイオード12、抵抗
器13を介して流れるベース電流により導通状態となっ
ている。
このため、信号線15はトランジスタ14により接地さ
れた事になり、いわゆるミューティングがかかった状態
になり、テープレコーダの出力端子に不要な雑音があら
れれないようになっている。
次にテープレコーダのプレイボタンが押されてテープが
走行しはじめると、スイッチ4は電源正端子1側に切換
わり、コンデンサ7は抵抗器5を介して充電されるため
、抵抗器8,9で分割されたトランジスタ10のベース
電圧が0.6Vニするとトランジスタ10は導通状態へ
と変化する。
従ってトランジスタ14にはベース電流が流れなくなる
ためトランジスタ14は導通状態から非導通状態へと変
化し、テープレコーダの出力端子には信号が現れる。
つまり、テープレコーダのプレイボタンが押されてから
、トランジスタ10のベース回路の時定数で決まる時間
だけおくれで、テープの走行が正常になってから出力端
子に信号が現れるように構成されている。
この場合の時間おくれは通常0.5〜1秒位に設定され
ている。
更に再びテープレコーダが停止状態になるとスイッチ4
は電源負端子2側に切換わるため、コンデンサ7の電荷
はダイオード6を介して急速に放電され、トランジスタ
10はただちに非導通状態となり、トランジスタ14に
はベース電流が流れ導通状態に変化するので、信号線1
5は接地されミューティングがかかった状態となる。
従来のミューティング回路は以上のように構成されてい
るので、通常の操作でプレイボタンを押すときや解除す
るときのミューティングは行なえるが、いわゆるタイマ
ー録音やタイマー再生を行なう場合には、プレイボタン
が押され、スイッチ4が電源正端子1側に接続された状
態で電源が投入されるため、電源投入時に発生するノイ
ズを防ぎきれないという欠点があった。
この考案は、上記のような従来の回路の欠点を除去する
ためになされたもので、従来の回路にもう1つの時定数
を持つ充放電回路とトランジスタを追加することにより
、電源をON又はOFFした時に発生する雑音にも、ミ
ューティングをかける回路を提供することを目的として
いる。
以下、この考案の一実施例を第2図について説明する。
第2図において、1〜9,11〜15は第1図と同一の
ものである。
16は新たに追加されたトランジスタであり、トランジ
スタ10のエミッタは、第1図と異なりトランジスタ1
6のコレクタに接続され、トランジスタ16のエミッタ
が電源負端子2に接続されている。
また、17はダイオードで電源正端子1とコンデンサ3
、スイッチ4や抵抗器11との間にアノードを電源正端
子1側にして接続されている。
18はコンデンサ、19はコンデンサ18と並列に電源
正端子1と電源負端子2との間に接続された抵抗器、2
0.21.22は電源正端子1と電源負端子2間とに互
に直列になるように接続された抵抗器、23は抵抗器2
0と並列にしかもカソードが電源正端子1側になるよう
に接続されたダイオード、24はダイオード23のアノ
ード側と抵抗器21の接続点と電源負端子2との間に接
続されたコンデンサである。
なおトランジスタ16のベースは抵抗器21と抵抗器2
2との接続点に接続されている。
本考案の実施例は以上のように構成されており、以下そ
の動作について説明する。
電源端子1.2間に電圧が加えられると、コンデンサ3
とコンデンサ18は直ちに充電される。
このときテープレコーダが停止状態であれば、第1図で
説明した時のようにスイッチ4が電源負端子2側に接続
されているので、トランジスタ10はトランジスタ16
の状態とは無関係に非導通状態であり、従って信号線1
5はトランジスタ14が導通状態であるため、ミューテ
ィングがかかつている。
ところが、タイマー録音、またはタイマー再生をするた
め、プレイボタンが押され、スイッチ4が電源正端子1
側に切換わった状態では、電源電圧が印加されてから約
1秒後にはトランジスタ10のベース電位が0.6V以
上に上昇しても、トランジスタ16が導通状態にならな
い限りトランジスタ10は非導通のままであり、信号線
15はミューティングがかかったままである。
コンデンサ24が抵抗器20を介して充電され、抵抗器
21,22で分割されたトランジスタ16のベース電位
カ約0.6Vになりトランジスタ16が導通状態になる
までの時間を、電源電圧が印加された後、信号回路の動
作が定常状態に達するまでの時間より長く設定しておけ
ば、電源投入時に発生する雑音がテープレコーダの出力
に現れるのを防止することが出来る。
また、テープレコーダが録音又は再生中でスイッチ4が
電源正端子1側に切換っていてトランジスタ10.16
共に導通状態でトランジスタ14が非導通になり、ミュ
ーティングがかかつていない時に電源が何らかの要因で
遮断された時、コンデンサ18と抵抗器19で決まる放
電時間をコンデンサ3の放電時間より早くなるように設
定しておけばトランジスタ16.10が早<非導通状態
となり、電源遮断時に発生する信号回路の雑音をトラン
ジスタ14が導通状態になることにより防ぐことが出来
る。
なおダイオード17はコンデンサ3の電荷が抵抗器19
を介して放電するのを防止するためのものである。
第3図はコンデンサ3とコンデンサ18の両端の電圧変
化を示したものである。
図においてT1は電源が遮断された時刻、T2はトラン
ジスタ16のベース電位が約0.6V以下に低下し、非
導通状態となり、逆にトランジスタ14が導通状態にな
り、ミューティングがかかりはじめた時刻である。
以上のように、この考案によればプレイボタンと連動す
るスイッチの状態により充電と放電時間が異なる時定数
回路をベースに接続したトランジスタと、電源電圧の有
無により充電と放電時間が異なる時定数回路をベースに
接続したトランジスタを縦続接続することにより、テー
プレコーダの状態の変化中に発生する雑音が出力に現れ
るのを防止することができる。
【図面の簡単な説明】
第1図は従来のミューティング回路を示す回路図、第2
図はこの考案の一実施例を示す回路図、第3図a、 b
は回路の状態の説明用波形図である。 図において、4はスイッチ、5は抵抗器、6はダイオー
ド、7はコンデンサ、10,14.16はトランジスタ
、18はコンデンサ、19.20は抵抗器、23はダイ
オード、24はコンデンサである。

Claims (1)

    【実用新案登録請求の範囲】
  1. プレイボタンと連動するスイッチにより充放電され、充
    電と放電の時間とが異なる第1の時定数回路をベースに
    接続した第1のトランジスタと、電源電圧の有無により
    充放電され充電と放電時間とが異なる第2の時定数回路
    をベースに接続した第2のトランジスタとを備え、上記
    第1と第2のトランジスタを縦続接続するとともに、上
    記第1のトランジスタのコレクタにミューティングをか
    けるためのトランジスタを接続したことを特徴とスルテ
    ープレコーダのミューティング回路。
JP14598179U 1979-10-22 1979-10-22 テ−プレコ−ダのミユ−テイング回路 Expired JPS6040966Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14598179U JPS6040966Y2 (ja) 1979-10-22 1979-10-22 テ−プレコ−ダのミユ−テイング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14598179U JPS6040966Y2 (ja) 1979-10-22 1979-10-22 テ−プレコ−ダのミユ−テイング回路

Publications (2)

Publication Number Publication Date
JPS5664514U JPS5664514U (ja) 1981-05-30
JPS6040966Y2 true JPS6040966Y2 (ja) 1985-12-12

Family

ID=29377152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14598179U Expired JPS6040966Y2 (ja) 1979-10-22 1979-10-22 テ−プレコ−ダのミユ−テイング回路

Country Status (1)

Country Link
JP (1) JPS6040966Y2 (ja)

Also Published As

Publication number Publication date
JPS5664514U (ja) 1981-05-30

Similar Documents

Publication Publication Date Title
JPS6040966Y2 (ja) テ−プレコ−ダのミユ−テイング回路
JPS5842528B2 (ja) ジキキロクサイセイソウチ
JPH064401Y2 (ja) テ−プレコ−ダ−の録音再生切換回路
JPH018026Y2 (ja)
JPH0115217Y2 (ja)
KR880000038Y1 (ko) 녹음, 재생 기능을 가진 장치에서의 뮤팅회로
JPS5830248Y2 (ja) ミュ−ティング回路
JPS6312415Y2 (ja)
JPH0316111Y2 (ja)
JPH0135357Y2 (ja)
JPS6017046Y2 (ja) テ−プレコ−ダ−のミユ−テイング回路
KR860001399B1 (ko) 테이프 레코더의 패이더회로
JPS6010117Y2 (ja) Aft制御回路
JPS6316029Y2 (ja)
JPS5811077Y2 (ja) スイッチング回路
KR840001447Y1 (ko) 테이프 레코더의 무신호 녹음 부분형성 회로
JPS6311768Y2 (ja)
JPS6312414Y2 (ja)
JPS593603Y2 (ja) ミユ−テイング回路
JPS593602Y2 (ja) ミュ−ティング制御信号発生回路
JPS5834573Y2 (ja) ミユ−テング回路
JPH0233302Y2 (ja)
JPS6316030Y2 (ja)
JPS5813634Y2 (ja) ミュ−テイング信号発生回路
JPS645383Y2 (ja)