HU180393B - Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez - Google Patents

Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez Download PDF

Info

Publication number
HU180393B
HU180393B HU276080A HU276080A HU180393B HU 180393 B HU180393 B HU 180393B HU 276080 A HU276080 A HU 276080A HU 276080 A HU276080 A HU 276080A HU 180393 B HU180393 B HU 180393B
Authority
HU
Hungary
Prior art keywords
input
microcomputer
control
output
memory block
Prior art date
Application number
HU276080A
Other languages
English (en)
Inventor
Ferenc Jokuti
Janos Molnar
Gyula Somogyi
Zoltan Tanczos
Original Assignee
Mueszeripari Kutato Intezet
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mueszeripari Kutato Intezet filed Critical Mueszeripari Kutato Intezet
Priority to HU276080A priority Critical patent/HU180393B/hu
Publication of HU180393B publication Critical patent/HU180393B/hu

Links

Landscapes

  • Microcomputers (AREA)

Description

Ezzel párhuzamosan merülnek fel memóriabővítés! igények ia A mikroszámítógép családok általában 8 vagy 16 bites adatszóval és max. 16 bites adatsinnel épülnek, é3 ez a közvetlenül kezelhető memóriaterületet 64 kbyte-ra /esetleg 32 vagy 28 kszóra - 16 bites szavak esetén/ korlátozza, ami a nagyobb igényű feladatok esetén nem elegendő. Egyes kis számítógép családoknál ezért szélesebb - pl. 18 bites - cimsint építenek és külön memóriabővitő egységgel egészítik ki a központi egység által kezelhető 16 bitet pl. 18 bitre.
Ez a megoldás kialakult mi kros zárni tógépeknél természetesen nem jöhet számításba, miután ott egy megvalósított cimsintől eltérni nem lehet.
Nagyobb igényű feladatok megoldásánál-nehézséget jelenthet a mikroszámítógép korlátozott sebessége is.
Miután a központi egység utasitásvégrehajtási sebessége adott, a feladatmegoldási /pl. fordítási/ idő csökkentésére különleges utat kell keresni.
A fentiekben röviden ismertetett nehézségek megoldását teszi lehetővé a találmány szerinti kapcsolási elrendezés, amely egyben további alkalmazási előnyökkel is rendelkezik.
A találmány tárgya olyan - a mikroszámítógép sinrendszeré-1180.393 re csatlakozó es a szokásos felépítésű memóriablokkot kiegészítő kapcsolási elrendezés, amelynél egy állapotregiszter a sínrendszeren keresztül vezérelt kapu /input - output port/ dekoder blokk vezérlésével beirhatóan kerül megvalósításra, és amely állapotregiszter tartalma engedélyező kimeneti ve zetékeln keresztül a memóriablokk párhuzamos hozzáféréssel történő irását/olvasását engedélyezi és egyben meghatározhatja a működési címtartományt is.
A találmány tárgya tehát kapcsolási elrendezés mikroszámítógép adat-, cim-, és vezérlŐsinekre csatlakozó bővíthető memóriaegységhez, amelynek önmagában ismert kiválasztó- és vezérlőlogikát tartalmazó memóriablokkja van és az jellemzi,hogy állapotregisztere és kimeneti kapu dekoder blokkja van, amely állapotregiszter beírást vezérlő bemenetére a kimeneti kapu dekóder logika beírást vezérlő kimenete, adafcbemenetére pedig mikroszámítógép adatsine csatlakozik és amelynek engedélyező kimenetel a memóriablokk engedélyező bemenetére vannak kötve, mig a kapu dekóder blokk kapucim bemenetel a mikroszámítógép cimsinre és vezérlő bemenetel a mikroszámítógép vezérlő sinre csatlakoznak, amely memóriablokk adatcsatlakozásai a mikroszámítógép adatsinre, cirazőberaenetei közvetve vagy közvetlenül a mikroszámítógép cimsinre vannak kötve.
A találmány szerinti kapcsolási elrendezést az ábra alapján ismertetjük részletesebben.
Az ábra szerinti kapcsolási elrendezés az alábbi egységekből áll:
Az ábrán nem részletezett mikroszámítógéphez csatlakozó adatain /DATA BÚS/ cimsin /ADDRESS BÚS/ vezérlő sin /CONTROL BÚS/ továbbá a memóriablokk, a hozzá csatlakozó szokásos felépítésű kiválasztó /ADDRESS DECODE + CHIP SELECT/ és vezérlő /STROBE/ áramkörökkel, állapotregiazter kapu dekoder logika /OUTPUT PORT LECODER/ cimszáraláló megszakítás kérő egység multiplexer.
Az 5 állapotregiszter 10 vezérlő bemenetére a 6 kapu dekóder logika 11 beírást vezérlő kimenete csatlakozik, parallel működésű 12 adatbemenetére az 1 adatain van vezetve^ mig 14 engedélyező kimenetei a 4 memóriablokk 15 engedélyező bemenetére csatlakoznak.
- . A 6 kapu dekoder logika 16 kapucim /PORT ADDRESS/ bemenetel a 2 cimsinre, 17 vezérlő bemenetel a 3 vezérlő sinre csatlakoznak.
A kapcsolási elrendezés a következőképpen működik»
Az 5 állapotregiszter a mikroszámítógép programjának irányítása alatt megfelelő kiviteli utasítással a 6 kapu dekoder logika vezórlééével a 4 memóriablokk párhuzamos irását/olvasását engedélyező információval, valamint esetleg szintén program alapján vagy hardware módon a 4 memóriablokk szektorcimet meghatározó információval feltölthető. /A szektorcim á'közvet-2180.393 lenül címezhető memóriaterületnél kisebb kapacitása memóriablokk kezdőcímet tartalmazza kódolt formában/.
Ennek alapján egy memória irás vagy olvasási ciklus a kapcsolási elrendezésbe foglalt 4 memóriablokkra akkor lesz hatásos, ha az 5 állapotregiszterben tárolt engedélyező információ és szektorcim alapján érvényre jut. Ez lehetővé teszi, hogy azonos fizikai memóriacimen több memóriablokk vezérelhetően felváltva működjön, valamint hogy egy memóriablokk adattartalmával, együtt egyetlen utasítással más memória szektorba áthelyezhető vagy passziváIható legyen. Ebből adódóan a mikroszámítógép számára hozzáférhető memóriaterület sokszorosára növelhető, anélkül,hogy cimsin rendszerét bővíteni kellene.
A találmány szerinti kapcsolási elrendezés további előnyöket biztositó kiviteli alakjánál az elrendezés a 7 cimszámlálóval és a 9 multiplexerrel bővül. A 9 multiplexer 20 vezérlő bemenete szintén az 5 állapotregiszter 14 engedélyező kimeneteire, egyik 21 cimbemenete a mikroszámítógép 2 cimsinére, 22 kimenetéi a 4 memóriablokk 19 cimbemenetére vannak kötve, mig a 7 cimezámláló egység 23 párhuzamos iró bemenetel a mikroszámítógép 1 adatsínére, 24 regiszter kimenete a 9 multiplexer másik 25 cimbemenetére és 30 vezérlő bemenetel a kimeneti 6 kapu dekoder logika 26 számláló vezérlő kimenetére vannak kötve, mig a kimeneti 6 kapu dekoder logika egy további 13 kimenete a 4 memóriablokk 29 beírást indító bemenetére van csatlakoztatva.
A bővített kapcsolási elrendezés a következőképpen működik:
Megőrizve és megvalósítva az alap elrendezés működtetési lehetőségeit, lehetővé teszi a soros működést is a következők szerint:
Az 5 állapotregiszterbe a parallel működést engedélyező információt írva a memóriaegység az alapelrendezésnél fentebb ismertetett módon működik, miután a 9 multiplexer a 4 memóriablokk 19 cimbemenetére 21 cim-bemenetén keresztül a 2 cimsint kapcsolja.
Az 5 állapotregiszter tartalmát célszerűen kiválasztott kiviteli vagy behozatali utasítás segítségével a párhuzamos memóriahozzáférést tiltó információval feltöltve ez a 9 multiplexert 20 vezérlő bemenetén keresztül átkapcsolja úgy, hogy annak 22 kimenetéről a 4 memóriablokk 19 cimbemenetére a 7 cimszámláló tartalma kerüljön. A 7 cimszámlálót a kimeneti 6 kapu dekoder logika lépteti 30 vezérlő bemenetén keresztül egy adott kiviteli utasítás érkezése esetén. Ugyanakkor a 4 memoriablokk 29 beírást indító bemenete vezérlőjelet kap és az 1 adatsinen megjelenő adat a 18 adatcsatlakozason keresztül a megfelelő memóriacellába Íródik. Sorozatos kiviteli utasítások hatására a cimezámláló lépéseinek megfelelően sorosan az egész memóriaterület feltölthető. /A soros olvasás hasonlóan, de behozatali /INPyT/ utasítások sorozatával történik/.
A kapcsolási elrendezés további bővített kiviteli alakja 8 megszakításkérő egységet is tartalmaz, amelynek 27 bemenete szintén a 7 oimszámláló 24 regiszterkimenetéré van kötve és 28 kimenete előnyösen a /mikro/szárnitógép megszakításkérő bemenetére csatlakozik.
Ez a kiviteli alak a következőképpen működik:
A 8 megszakitáskérő egység megszakításkérő jelet generál 28 kimenetén a 7 cimezámláló egy vagy több kitüntetett tartel-*
-31Ε0.393 mánál. Ez lehetővé teszi, hogy megszakítás kére lem·jelentkezzen a címtartomány vagy egyes pufférterűletek határén.
A találmány szerinti kapcsolási elrendezés a már korábban bemutatott memériaterület bővítésen túlmenően program futási sebességben is jelentős előnyöket mutat fel.
Ennek illusztrálására szolgáló két számpélda:
• Memóriablokk áthelyező program futási ideje Intel 8080 tip. processzort feltételezve szokásos felépítésű memóriával 1 Byte-ra vonatkoztatva 13 gépi ciklus, a találmány szerinti elrendezéssel 7 ciklus, azaz közel kétszeres futási sebesség érhető el.
Pufferkezelő irórutin szokásos felépítés mellett 40 gépi ciklus, a találmány szerinti elrendezéssel 3 ciklus /a megszakitáskérő egységet ia feltételezve/ - azaz közel tízszer gyorsabb.
A találmány szerinti kapcsolási elrendezés előnyei összefoglalva :
- nagyobb közvetlenül elérhető memóriaterület a cimsin bővítése nélkül, “ egy-egy memóriablokk eoftware-vezérelt átcimezhetősége, illetve multitaskos használata megvalósítható,
- futási sebesség növelés.

Claims (3)

  1. Szabadalmi igénypontok
    1. Kapcsolási elrendezés mikroszámítógép adat-, cim-, és vezérlő sínekre /1, 2, 3/ csatlakozó bővíthető memóriaegységhez, amelynek önmagában ismert kiválasztó- és vezérlölogikát tartalmazó memóriablokkja /4/ van* amely memóriablokk /4/ adatcsatlakozása /18/ a mikroszámítógép adatsinre /1/, cimzőbemenetei /19/ közvetve vagy közvetlenül a mikroszámítógép cimsinre /2/ vannak kötve, azzal jellemezve, hogy állapotregisztere /5/ és kimeneti kapu dekoder logikája /6/ van, amely állapotregiszter /5/ beírást vezérlő bemenetére /10/ a kimeneti kapu dekóder logika /6/ beírást vezérlő kimenate fYLf adatbemenetére /12/ pedig a mikroszámítógép adatsine /1/ csatlakozik és amelynek engedélyező kimenetei /14/ a memóriablokk /4/ engedélyező bemenetére /15/ van kötve, mig a kapu dekoder logika /6/ kapucim bemenetel /16/ a mikroszámítógép cimsinre /2/ és vezérlő bemenetel /17/ a mikroszámítógép vezérlő sínre /3/ csatlakoznak.
  2. 2. Az 1. igénypont szerinti kapcsolási elrendezés kiviteli alakja,azzal jellemezve, hogy multiplexere /9/ és cimszámláló egysége /7/ van, amely multiplexer /9/ vezérlő bemenetel /20/ az állapotregiszter /5/ engedélyező kimeneteire /14/, egyik cimbemenete /21/ a mikroszámítógép cimsinére /2/, kimenetei f22.f a memóriablokk /4/ cimbemenetére /19/ vannak kötve, mig a cimszámláló egység /7/ párhuzamos író bemenetel /2$f a mikroszámítógép adatsinre /1/, regiszter kimenete /24/ a multiplexer /9/ másik cimbemenetére /25/ és vezérlő bemenetei /30/ a kapu dekóder logika /6/ számláló vezérlő kimenetére /26/ vannak kötve és a kapu dekoder logika /6/ egy további kimenete /13/ a memóriablokk /4/ beírást indító bemenetére /29/ van csatlakoztatva.
  3. 3. A 2. igénypont szerinti kapcsolási elrendezés kiviteli alakja, azzal jellemezve, hogy megszakítás kérő egysége /8/ van, amelynek bemenetei /27/ a cimszámláló /7/ regiszter kimenetére
HU276080A 1980-11-19 1980-11-19 Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez HU180393B (hu)

Priority Applications (1)

Application Number Priority Date Filing Date Title
HU276080A HU180393B (hu) 1980-11-19 1980-11-19 Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
HU276080A HU180393B (hu) 1980-11-19 1980-11-19 Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez

Publications (1)

Publication Number Publication Date
HU180393B true HU180393B (hu) 1983-02-28

Family

ID=10960975

Family Applications (1)

Application Number Title Priority Date Filing Date
HU276080A HU180393B (hu) 1980-11-19 1980-11-19 Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez

Country Status (1)

Country Link
HU (1) HU180393B (hu)

Similar Documents

Publication Publication Date Title
KR880000298B1 (ko) 멀티워어드 메모리 데이타 스토리지 및 어드레싱 기법및 장치
US4437149A (en) Cache memory architecture with decoding
JPS63145531A (ja) マイクロプロセッサ
JPH0248931B2 (hu)
US3958221A (en) Method and apparatus for locating effective operand of an instruction
US3979729A (en) Microprogram unit for a data processor
US4903197A (en) Memory bank selection arrangement generating first bits identifying a bank of memory and second bits addressing identified bank
US5452427A (en) Data processing device for variable word length instruction system having short instruction execution time and small occupancy area
JPH0731626B2 (ja) プロセツサ−を高容量記憶装置に接続するための電子回路
US4360869A (en) Control store organization for a data processing system
US5127096A (en) Information processor operative both in direct mapping and in bank mapping, and the method of switching the mapping schemes
US5018098A (en) Data transfer controlling apparatus for direct memory access
JPH0210467A (ja) ベクトル・レジスタ・フアイル
JPS59116855A (ja) 制御メモリ機構
US4034345A (en) Microprogrammable computer data transfer architecture
US4964037A (en) Memory addressing arrangement
HU180393B (hu) Kapcsolási elrendezés mikroszámítógép bővíthető memóriaegységhez
JPS605979B2 (ja) 電子的制御装置
JPS59136851A (ja) デ−タ処理装置
JPH0792734B2 (ja) メモリ装置
US5619714A (en) Microcomputer having an instruction decoder with a fixed area and a rewritable area
JP3635996B2 (ja) 情報処理システム
JPH0192851A (ja) アドレス空間切替装置
US4348723A (en) Control store test selection logic for a data processing system
EP0232796B1 (en) Pseudo-microprogramming in microprocessor with compressed control rom and with strip layout of busses, alu and registers

Legal Events

Date Code Title Description
HU90 Patent valid on 900628
HMM4 Cancellation of final prot. due to non-payment of fee