JPH0783023B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JPH0783023B2 JPH0783023B2 JP27148585A JP27148585A JPH0783023B2 JP H0783023 B2 JPH0783023 B2 JP H0783023B2 JP 27148585 A JP27148585 A JP 27148585A JP 27148585 A JP27148585 A JP 27148585A JP H0783023 B2 JPH0783023 B2 JP H0783023B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- convex
- insulating film
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、半導体装置の製造方法に係り、特に凸型半導
体層の側壁に高精度な接合面積の多結晶半導体層を設け
るのに適したものである。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming a polycrystalline semiconductor layer having a highly accurate junction area on a sidewall of a convex semiconductor layer. Is.
従来の半導体装置は特開昭58−73156号に記載のよう
に、バイポーラ・トランジスタのベース電極を絶縁膜に
はさまれた多結晶半導体層により取り出す構造によつて
寄生容量が小さく高速動作を実現していた。ここで、こ
のトランジスタのベース電極である多結晶半導体層の形
成までの工程は第１図に示したようである。その製造工
程を説明すると、第１図（ａ）:p型Si基板１上にn+型埋
込層拡散２を行ないｎ型Siエピタキシヤル層３を成長
し、全面にシリコン酸化膜10,シリコン酸化膜以外の絶
縁膜たとえばシリコンちつ化膜（Si3N4）50,およびシリ
コン酸化膜20を堆積し、パターンニングしてトランジス
タの活性部分に３層膜10,50,20を残す。その３層絶縁膜
10,50,20をマスクとしてシリコン・エピタキシヤル層を
エツチングして凸型になるようにする。このとき、エツ
チングによりマスク10,50,20の端部より内側にシリコン
層が入り込む様にする。As described in JP-A-58-73156, a conventional semiconductor device has a structure in which the base electrode of a bipolar transistor is taken out by a polycrystalline semiconductor layer sandwiched by an insulating film, and thus parasitic capacitance is small and high-speed operation is realized. Was. Here, the steps up to the formation of the polycrystalline semiconductor layer which is the base electrode of this transistor are as shown in FIG. To explain the manufacturing process, FIG. 1 (a): An n + type buried layer diffusion 2 is performed on a p type Si substrate 1 to grow an n type Si epitaxial layer 3, and a silicon oxide film 10 and silicon are formed on the entire surface. An insulating film other than an oxide film, for example, a silicon oxynitride film (Si 3 N 4 ) 50 and a silicon oxide film 20 are deposited and patterned to leave the three-layer film 10, 50, 20 in the active portion of the transistor. The three-layer insulation film
Etching the silicon epitaxial layer with 10, 50, 20 as a mask to make it convex. At this time, etching is performed so that the silicon layer enters inside the end portions of the masks 10, 50, 20.
第１図（ｂ）：熱酸化により酸化膜30を形成後、シリコ
ンちつ化膜（Si3N4）60を全面に堆積し、選択エツチン
グにより凸型シリコン層の側面にのみシリコンちつ化膜
60を残す。FIG. 1 (b): After forming an oxide film 30 by thermal oxidation, a silicon oxynitride film (Si 3 N 4 ) 60 is deposited on the entire surface, and silicon oxynitride is formed only on the side surface of the convex silicon layer by selective etching. film
Leave 60
第１図（ｃ）：熱酸化により酸化膜40を形成する。この
とき凸型シリコン層の側面のシリコン酸化膜はほとんど
成長せず凸型以外の領域のみ厚い酸化膜40となる。FIG. 1 (c): An oxide film 40 is formed by thermal oxidation. At this time, the silicon oxide film on the side surface of the convex silicon layer hardly grows, and the thick oxide film 40 is formed only in the region other than the convex silicon layer.
第１図（ｄ）：シリコンちつ化膜60を除去後ホトレジス
トを塗布しパターンニングして（100）、シリコン酸化
膜40をエツチングする。このとき、凸型シリコン層上部
に開口部200ができる。FIG. 1 (d): After removing the silicon oxynitride film 60, a photoresist is applied and patterned (100) to etch the silicon oxide film 40. At this time, an opening 200 is formed above the convex silicon layer.
第１図（ｅ）：全面に多結晶シリコン層を形成し、パタ
ーンニングして（300）、エピタキシヤル層の凸部の側
面のみ多結晶シリコンと接するようにする。FIG. 1 (e): A polycrystalline silicon layer is formed on the entire surface and patterned (300) so that only the side surface of the convex portion of the epitaxial layer is in contact with the polycrystalline silicon.
以上の工程によつて凸型シリコン層の側面に多結晶シリ
コン層を接する構造を実現できる。したしながら、第１
図（ｃ）において熱酸化により形成されたシリコン酸化
膜40は凸型シリコン層の上方にも成長し図に示す様な形
状をとる。それ故、第１図（ｄ）のシリコン酸化膜エツ
チング時に凸型シリコン側面の開口部200の面積がばら
つきやすく、後の工程で多結晶シリコン層300からｐ型
不純物を拡散した場合、このｐ型拡散領域とシリコン・
エピタキシヤル層の接合面積が高精度に制御しにくい。
このため、逆方向動作におけるベース・エミツタ間電圧
VBEのばらつきが大きくなり集積回路への適用の障害と
なる可能性があつた。Through the above steps, it is possible to realize a structure in which the polycrystalline silicon layer is in contact with the side surface of the convex silicon layer. While doing the first
In FIG. 3C, the silicon oxide film 40 formed by thermal oxidation also grows above the convex silicon layer and has a shape as shown in the figure. Therefore, when etching the silicon oxide film in FIG. 1D, the area of the opening 200 on the side surface of the convex silicon is likely to vary, and when the p-type impurity is diffused from the polycrystalline silicon layer 300 in a later step, this p-type impurity is diffused. Diffusion region and silicon
It is difficult to control the junction area of the epitaxial layer with high accuracy.
Therefore, the base-emitter voltage in reverse operation
The variation in V BE may become large, which may hinder the application to integrated circuits.
本発明の目的は、従来の半導体装置製造方法の上述の欠
点を改善し、凸型シリコン層側面に高精度の開口部を形
成し、多結晶シリコン層との接合面積のばらつきを低減
できる半導体装置の製造方法を提供することにある。An object of the present invention is to improve the above-mentioned drawbacks of the conventional semiconductor device manufacturing method, to form a highly accurate opening on the side surface of the convex silicon layer, and to reduce the variation in the bonding area with the polycrystalline silicon layer. It is to provide a manufacturing method of.
そこで本発明では、上記目的のために凸型シリコン層側
面のシリコンちつ化膜形成を２度行なうことにより高精
度のシリコン開口部を形成し、多結晶シリコン層との接
合面積のばらつきを低減した。Therefore, according to the present invention, for the above-mentioned purpose, the silicon oxynitride film is formed twice on the side surface of the convex silicon layer to form a highly accurate silicon opening, thereby reducing the variation in the bonding area with the polycrystalline silicon layer. did.
以下に、本発明の実施例を参照して詳細に説明する。 Hereinafter, a detailed description will be given with reference to embodiments of the present invention.
実施例１ 第２図に、本発明の半導体装置の製造方法の実施例を示
す。第２図（ａ）:p型Si基板１上にn+埋込層拡散２を行
いｎ型エピタキシヤル層３を成長し、全面にシリコン酸
化膜10,シリコン酸化膜以外の絶縁膜、たとえばシリコ
ンちつ化膜（Si3N4）50,およびシリコン酸化膜20を堆積
し、パターンニングしてトランジスタの活性部分のみ３
層10,50,20を残す。３層絶縁膜10,50,20をマスクとして
シリコンエピタキシヤル層をエツチングして凸型になる
様にする。このエツチング深さによつて凸型シリコン層
の側面部の多結晶シリコンとの接合面積を決定する。Embodiment 1 FIG. 2 shows an embodiment of a method for manufacturing a semiconductor device of the present invention. FIG. 2 (a): An n + buried layer diffusion 2 is performed on a p-type Si substrate 1 to grow an n-type epitaxial layer 3, and a silicon oxide film 10 and an insulating film other than the silicon oxide film, such as silicon, are formed on the entire surface. A stannous film (Si 3 N 4 ) 50 and a silicon oxide film 20 are deposited and patterned to form only the active portion of the transistor. 3
Leave layers 10,50,20. The silicon epitaxial layer is etched using the three-layer insulating films 10, 50 and 20 as a mask so as to have a convex shape. The etching depth determines the junction area of the side surface of the convex silicon layer with the polycrystalline silicon.
第２図（ｂ）：熱酸化により酸化膜31を形成し、全面に
シリコンちつ化膜を堆積し選択エツチングにより凸型シ
リコン層の側面にのみシリコンちつ化膜70を残す。FIG. 2B: An oxide film 31 is formed by thermal oxidation, a silicon oxynitride film is deposited on the entire surface, and the silicon oxynitride film 70 is left only on the side surface of the convex silicon layer by selective etching.
第２図（ｃ）：シリコン酸化膜31をエツチングして突起
部以外のシリコン・エピタキシヤル層を露出し、シリコ
ン・エピタキシヤル層をエツチングして熱酸化して酸化
膜32を形成する。その後、全面にシリコンちつ化物を堆
積し選択エツチングにより凸型シリコン層の側面にのみ
シリコンちつ化膜80を残す。ここでシリコン酸化膜31の
側面にはシリコンちつ化膜70,80が２層構造となりシリ
コン酸化膜32の側面ではシリコンちつ化膜80が１層であ
る。FIG. 2 (c): The silicon oxide film 31 is etched to expose the silicon epitaxial layer other than the protrusions, and the silicon epitaxial layer is etched and thermally oxidized to form an oxide film 32. After that, silicon fluoride is deposited on the entire surface and the silicon fluorinated film 80 is left only on the side surface of the convex silicon layer by selective etching. The silicon oxide film 31 has a two-layer structure on the side surface of the silicon oxide film 31, and the silicon oxide film 32 has one layer on the side surface of the silicon oxide film 32.
第２図（ｄ）：熱酸化により、酸化膜41を形成する。こ
のとき、凸型シリコン層の側面にシリコンちつ化膜が２
層70,80残つている部分においてはシリコンちつ化膜が
１層80の部分に比べて酸化膜が成長せず、ほぼ酸化膜31
の厚さは変化しない。FIG. 2D: An oxide film 41 is formed by thermal oxidation. At this time, a silicon fluorinated film is formed on the side surface of the convex silicon layer.
In the remaining portions of the layers 70 and 80, the silicon oxynitride film does not grow an oxide film as compared with the portion of the first layer 80, and the oxide film 31 is almost not formed.
Thickness does not change.
第２図（ｅ）：シリコンちつ化膜70,80を除去後ホトレ
ジストを塗布しパターンニングして（100）、シリコン
酸化膜41をエツチングする。このとき、凸型シリコン層
上部に開口部201ができる。ここではホトレジストを用
いてシリコン酸化膜41をエツチングしているが、特にエ
ツチングのためのパターンニングは行なわなくても良
い。ここで、この開口部形成工程では開口部下方のシリ
コン酸化膜41は第２図（ｄ）の熱酸化によりシリコン酸
化膜31より厚く成長しており、その厚さの差によりシリ
コン酸化膜31部分のみが選択的に開口できる。FIG. 2 (e): After removing the silicon oxynitride films 70 and 80, photoresist is applied and patterned (100) to etch the silicon oxide film 41. At this time, an opening 201 is formed on the convex silicon layer. Here, the silicon oxide film 41 is etched using a photoresist, but patterning for etching is not particularly required. Here, in this opening forming step, the silicon oxide film 41 below the opening grows thicker than the silicon oxide film 31 due to the thermal oxidation shown in FIG. 2D, and the silicon oxide film 31 portion is different due to the difference in the thickness. Only can be selectively opened.
第２図（ｆ）：全面に多結晶シリコン層を堆積しパター
ンニングして（300）、エピタキシヤル層の凸部の側面
のみ多結晶シリコンと接するようにする。FIG. 2 (f): A polycrystalline silicon layer is deposited on the entire surface and patterned (300) so that only the side surface of the convex portion of the epitaxial layer is in contact with the polycrystalline silicon.
以上の工程により、凸型シリコン層側面の多結晶シリコ
ン層の接する面積を高精度に制御できる。すなわち、そ
の接合面積は第２図（ａ）のシリコン層エツチング深さ
で決定され、その後の工程ではシリコン酸化膜、シリコ
ンちつ化膜で覆われたまま維持される。さらにその部分
のシリコン酸化膜のみが選択的にエツチングできるから
である。Through the above steps, the contact area of the polycrystalline silicon layer on the side surface of the convex silicon layer can be controlled with high accuracy. That is, the junction area is determined by the etching depth of the silicon layer in FIG. 2 (a), and in the subsequent steps, it is kept covered with the silicon oxide film and the silicon oxynitride film. Furthermore, only the silicon oxide film in that portion can be selectively etched.
実施例２ 第３図は、本発明における半導体装置の製造方法におい
て、第２図（ｃ）の熱酸化工程で形成する酸化膜を酸化
膜31の２倍以上の厚い酸化膜33とする方法を示したもの
である。その他の工程は第２図で示したものと同様であ
る。本方法を用いれば、凸型シリコン層側面に多結晶シ
リコン層を接するために行なうシリコン酸化膜のエツチ
ング（第２図（ｅ））において、開口予定部の酸化膜厚
さが薄いため一層の選択性をもたせることができる。Embodiment 2 FIG. 3 shows a method of manufacturing a semiconductor device according to the present invention in which the oxide film formed in the thermal oxidation step of FIG. 2 (c) is an oxide film 33 thicker than twice the oxide film 31. It is shown. The other steps are the same as those shown in FIG. According to this method, in the etching of the silicon oxide film (FIG. 2 (e)) for contacting the polycrystalline silicon layer with the side surface of the convex silicon layer, the oxide film thickness at the planned opening portion is thin, so that a further selection is made. It can have sex.
実施例３ 第４図は、本発明における半導体装置の製造方法におい
て、第２図（ｃ）のシリコン・エツチング工程で凸型シ
リコン層下部にテーパーを設ける方法を示したものであ
る。その他の工程は第２図で示したものと同様である。
本方法を用いれば、その後の熱酸化膜41形成工程におい
て凸型シリコン部のテーパーによつて応力が集中せず欠
陥発生を防止することができる。また、凸型シリコンの
テーパーによつてシリコンちつ化膜80の選択エツチング
時に側面のシリコンちつ化膜80の厚さが下端部に向つて
薄くなるため、後の熱酸化によつて酸化膜41のバーズピ
ークが酸化膜31の下端部にまで達して酸化膜31よりも厚
く形成される。それ故、後のシリコン酸化膜エツチング
工程（第２図（ｅ））において選択性を向上できる。Embodiment 3 FIG. 4 shows a method of providing a taper below the convex silicon layer in the silicon etching step of FIG. 2 (c) in the method of manufacturing a semiconductor device according to the present invention. The other steps are the same as those shown in FIG.
By using this method, the stress is not concentrated due to the taper of the convex silicon portion in the subsequent step of forming the thermal oxide film 41, so that the occurrence of defects can be prevented. Further, since the thickness of the silicon oxynitride film 80 on the side surface becomes thinner toward the lower end portion during the selective etching of the silicon oxynitride film 80 by the convex silicon taper, an oxide film is formed by the subsequent thermal oxidation. The bird's peak of 41 reaches the lower end of the oxide film 31 and is formed thicker than the oxide film 31. Therefore, the selectivity can be improved in the subsequent silicon oxide film etching step (FIG. 2 (e)).
以上の各実施例１〜３においては、半導体としてGaAs等
の他の半導体を用いても実現でき、また各実施例でのｐ
型,n型の導電性を逆に用いることができるのは勿論であ
る。In each of the first to third embodiments described above, it can be realized by using another semiconductor such as GaAs as a semiconductor, and p
Of course, the conductivity types of n-type and n-type can be used in reverse.
〔発明の効果〕 本発明によれば、凸型半導体層の側壁に絶縁膜ではさま
れた多結晶半導体層を接する構造を設けるのに際して、
その接合面積を高精度に制御することが可能で、半導体
装置の精度向上に極めて有効である。[Effect of the Invention] According to the present invention, in providing a structure in which the polycrystalline semiconductor layer sandwiched by the insulating film is in contact with the sidewall of the convex semiconductor layer,
The bonding area can be controlled with high accuracy, which is extremely effective for improving the accuracy of the semiconductor device.
第１図は従来の半導体装置の製造方法を示す断面図、第
２図は本発明の半導体装置の製造方法を示す断面図、第
３図，第４図は本発明の半導体装置の製造方法の他の実
施例を示す断面図である。 １……ｐ型Si基板、２……n+型埋込層、３……ｎ型Siエ
ピタキシヤル層、10,20,30,31,32,33,34,40,41……シリ
コン酸化膜、50,60,70,80……シリコンちつ化膜、100…
…レジスト、200,201……シリコン開口部、300……多結
晶シリコン。FIG. 1 is a sectional view showing a conventional method for manufacturing a semiconductor device, FIG. 2 is a sectional view showing a method for manufacturing a semiconductor device according to the present invention, and FIGS. 3 and 4 are sectional views showing a method for manufacturing a semiconductor device according to the present invention. It is sectional drawing which shows another Example. 1 ... p-type Si substrate, 2 ... n + type buried layer, 3 ... n-type Si epitaxial layer, 10,20,30,31,32,33,34,40,41 ... Silicon oxide film , 50, 60, 70, 80 …… Silicon fluorinated film, 100…
… Resist, 200, 201 …… Silicon opening, 300 …… Polycrystalline silicon.
Claims (4)
と、 絶縁膜、耐酸化性膜および絶縁膜を順次形成する工程
と、 前記３層膜をパターニングしてこの３層膜をマスクにし
て半導体層をエッチングして凸型半導体層を形成する工
程と、 熱酸化により上記半導体層表面及び上記凸型半導体層側
面に第１の絶縁膜を形成する工程と、 全面に第１の耐酸化性膜を堆積し異方性エッチングによ
り凸型半導体層側面にのみ第１の耐酸化性膜を残す工程
と、 凸型半導体層部以外の第１の絶縁膜をエッチング除去す
る工程と、 露出した半導体層をエッチングする工程と、 熱酸化により上記半導体層表面及び上記凸型半導体層側
面に第２の絶縁膜を形成する工程と、 全面に第２の耐酸化性膜を堆積し異方性エッチングによ
り凸型半導体層側面にのみ第２の耐酸化性膜を残す工程
と、 凸型半導体層以外の部分に選択酸化法により第３の絶縁
膜を形成する工程と、 第１、第２の耐酸化性膜を除去する工程と、 上記第１の絶縁膜をエッチング除去することにより凸型
半導体層上部に半導体層の露出した開口部を形成する工
程と、 全面に多結晶半導体層を堆積しパターニングして凸型半
導体層側面にのみ多結晶半導体層が接するように設ける
工程とを有することを特徴とする半導体装置の製造方
法。1. A step of forming a semiconductor layer on a semiconductor substrate, a step of sequentially forming an insulating film, an oxidation resistant film and an insulating film, and patterning the three-layer film using the three-layer film as a mask. A step of etching the semiconductor layer to form a convex semiconductor layer; a step of forming a first insulating film on the surface of the semiconductor layer and a side surface of the convex semiconductor layer by thermal oxidation; and a first oxidation resistance on the entire surface. A step of depositing a film and leaving the first oxidation resistant film only on the side surface of the convex semiconductor layer by anisotropic etching; a step of etching away the first insulating film other than the convex semiconductor layer portion; and an exposed semiconductor A step of etching the layer, a step of forming a second insulating film on the surface of the semiconductor layer and a side surface of the convex semiconductor layer by thermal oxidation, and a step of depositing a second oxidation resistant film on the entire surface and performing anisotropic etching. Second only on the side surface of the convex semiconductor layer A step of leaving the oxidation resistant film, a step of forming a third insulating film on a portion other than the convex semiconductor layer by a selective oxidation method, a step of removing the first and second oxidation resistant films, The step of forming an exposed opening of the semiconductor layer on the upper surface of the convex semiconductor layer by etching away the first insulating film, and depositing a polycrystalline semiconductor layer on the entire surface and patterning the polycrystalline semiconductor layer only on the side surface of the convex semiconductor layer. And a step of providing the semiconductor layer so that the semiconductor layers are in contact with each other.
と反対導電型の第２導電型の領域を設けた半導体基板上
に第２導電型半導体層を形成する工程と、 絶縁膜、耐酸化性膜および絶縁膜を順次形成する工程
と、前記３層膜をパターニングしてこの３層膜をマスク
にして半導体層をエッチングして凸型半導体層を形成す
る工程と、 熱酸化により上記半導体層表面及び上記凸型半導体層側
面に第１の絶縁膜を形成する工程と、 全面に第１の耐酸化性膜を堆積し異方性エッチングによ
り凸型半導体層側面にのみ第１の耐酸化性膜を残す工程
と、 凸型半導体層部以外の第１の絶縁膜をエッチング除去す
る工程と、 露出した半導体層をエッチングする工程と、 熱酸化により上記半導体層表面及び上記凸型半導体層側
面に第２の絶縁膜を形成する工程と、 全面に第２の耐酸化性膜を堆積し、 異方性エッチングにより凸型半導体層側面にのみ第２の
耐酸化性膜を残す工程と、 凸型半導体層以外の部分に選択酸化法により第３の絶縁
膜を形成する工程と、 第１、第２の耐酸化性膜を除去する工程と、 上記第１の絶縁膜をエッチング除去することにより上記
凸型半導体層上部に半導体層の露出した開口部を形成す
る工程と、 全面に多結晶半導体層を堆積しパターニングして凸型半
導体層側面にのみ多結晶半導体層が接するように設ける
工程とを有することを特徴とする半導体装置の製造方
法。2. A step of forming a second conductivity type semiconductor layer on a semiconductor substrate in which a region of the second conductivity type opposite to the first conductivity type is provided on the surface portion of the first conductivity type semiconductor substrate, and an insulating film. A step of sequentially forming an oxidation resistant film and an insulating film; a step of patterning the three-layer film and etching the semiconductor layer using the three-layer film as a mask to form a convex semiconductor layer; A step of forming a first insulating film on the surface of the semiconductor layer and the side surface of the convex semiconductor layer; and a step of depositing a first oxidation resistant film on the entire surface and anisotropically etching the first insulating film only on the side surface of the convex semiconductor layer. The step of leaving the oxidation resistant film, the step of etching away the first insulating film other than the convex semiconductor layer portion, the step of etching the exposed semiconductor layer, the surface of the semiconductor layer and the convex semiconductor by thermal oxidation. Process for forming the second insulating film on the side surface of the layer And a step of depositing a second oxidation resistant film on the entire surface and leaving the second oxidation resistant film only on the side surface of the convex semiconductor layer by anisotropic etching, and a selective oxidation method on a portion other than the convex semiconductor layer. To form a third insulating film, removing the first and second oxidation resistant films, and removing the first insulating film by etching to form a semiconductor layer above the convex semiconductor layer. A semiconductor device comprising: a step of forming an exposed opening; and a step of depositing a polycrystalline semiconductor layer on the entire surface and patterning the polycrystalline semiconductor layer so that the polycrystalline semiconductor layer contacts only the side surface of the convex semiconductor layer. Production method.
と反対導電型の第２導電型の領域を設けた半導体基板上
に第２導電型半導体層を形成する工程と、 絶縁膜、耐酸化性膜及び絶縁膜を順次形成する工程と、 前記３層膜をパターニングしてこの３層膜をマスクにし
て半導体層をエッチングして凸型半導体層を形成する工
程と、 熱酸化により上記半導体層表面及び上記凸型半導体層側
面に第１の絶縁膜を形成する工程と、 全面に第１の耐酸化性膜を堆積し異方性エッチングによ
り凸型半導体層側面にのみ第１の耐酸化性膜を残す工程
と、 凸型半導体層部以外の第１の絶縁膜をエッチング除去す
る工程と、 露出して半導体層をテーパーエッチングする工程と、 熱酸化により上記半導体層表面及び上記凸型半導体層側
面に第２の絶縁膜を形成する工程と、 全面に第２の耐酸化性膜を堆積し、異方性エッチングに
より凸型半導体層側面にのみ第２の耐酸化性膜を残す工
程と、 凸型半導体層以外の部分に選択酸化法により第３の絶縁
膜を形成する工程と、 第１、第２の耐酸化性膜を除去する工程と、 上記第１の絶縁膜をエッチング除去することにより上記
凸型半導体層上部に半導体層の露出した開口部を形成す
る工程と、 全面に多結晶半導体層を堆積しパターニングして凸型半
導体層側面にのみ多結晶半導体層が接するように設ける
工程とを有することを特徴とする半導体装置の製造方
法。3. A step of forming a second conductivity type semiconductor layer on a semiconductor substrate in which a surface of the first conductivity type semiconductor substrate is provided with a second conductivity type region opposite to the first conductivity type, and an insulating film. A step of sequentially forming an oxidation resistant film and an insulating film; a step of patterning the three-layer film and etching the semiconductor layer using the three-layer film as a mask to form a convex semiconductor layer; A step of forming a first insulating film on the surface of the semiconductor layer and the side surface of the convex semiconductor layer; and a step of depositing a first oxidation resistant film on the entire surface and anisotropically etching the first insulating film only on the side surface of the convex semiconductor layer. The step of leaving the oxidation resistant film, the step of etching away the first insulating film other than the convex semiconductor layer portion, the step of taper-etching the exposed semiconductor layer, the surface of the semiconductor layer and the convex portion by thermal oxidation. Forming a second insulating film on the side surface of the semiconductor layer And a step of depositing a second oxidation resistant film on the entire surface and leaving the second oxidation resistant film only on the side surface of the convex semiconductor layer by anisotropic etching, and selecting a portion other than the convex semiconductor layer. A step of forming a third insulating film by an oxidation method, a step of removing the first and second oxidation resistant films, and a step of removing the first insulating film by etching to form a semiconductor on the convex semiconductor layer. A semiconductor characterized by including a step of forming an exposed opening of the layer, and a step of depositing a polycrystalline semiconductor layer on the entire surface and patterning it so that the polycrystalline semiconductor layer is in contact only with the side surface of the convex semiconductor layer. Device manufacturing method.
の２倍以上であることを特徴とする特許請求の範囲第３
項の半導体装置の製造方法。4. The third insulating film according to claim 3, wherein the thickness of the second insulating film is at least twice the thickness of the first insulating film.
A method of manufacturing a semiconductor device according to the item.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27148585A JPH0783023B2 (en) | 1985-12-04 | 1985-12-04 | Method for manufacturing semiconductor device |
| US06/937,610 US4887145A (en) | 1985-12-04 | 1986-12-03 | Semiconductor device in which electrodes are formed in a self-aligned manner |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27148585A JPH0783023B2 (en) | 1985-12-04 | 1985-12-04 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62131572A JPS62131572A (en) | 1987-06-13 |
| JPH0783023B2 true JPH0783023B2 (en) | 1995-09-06 |
Family
ID=17500703
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27148585A Expired - Fee Related JPH0783023B2 (en) | 1985-12-04 | 1985-12-04 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783023B2 (en) |
-
1985
- 1985-12-04 JP JP27148585A patent/JPH0783023B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62131572A (en) | 1987-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4845046A (en) | Process for producing semiconductor devices by self-alignment technology | |
| KR900003835B1 (en) | Semiconductor device | |
| JPH05206451A (en) | Mosfet and its manufacture | |
| JPH07105436B2 (en) | Method for manufacturing semiconductor device | |
| US4692996A (en) | Method of fabricating semiconductor devices in dielectrically isolated silicon islands | |
| US4343078A (en) | IGFET Forming method | |
| JPH0783023B2 (en) | Method for manufacturing semiconductor device | |
| JP2817184B2 (en) | Method for manufacturing semiconductor device | |
| US4679306A (en) | Self-aligned process for forming dielectrically isolating regions formed in semiconductor device | |
| JPH0128507B2 (en) | ||
| JP2547755B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS647509B2 (en) | ||
| JPH0258778B2 (en) | ||
| JP2579999B2 (en) | Method for manufacturing semiconductor device | |
| JPS63211755A (en) | Manufacture of semiconductor device | |
| JP2611535B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
| JP2531680B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0618185B2 (en) | Method of forming fine holes in semiconductor device and method of manufacturing semiconductor device | |
| JPH0682675B2 (en) | Method for manufacturing semiconductor device | |
| JPS6222266B2 (en) | ||
| JPS6229915B2 (en) | ||
| JPH054810B2 (en) | ||
| JPS62281469A (en) | Semiconductor device | |
| JPH0287527A (en) | Manufacture of semiconductor integrated circuit device | |
| JPS6267867A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |