JPH0779259A - 光ファイバ・システム - Google Patents

Abstract

(57)【要約】 【目的】光ファイバ受信機からのバースト・モード・デ
ータの最初のビットのパルス幅ひずみを軽減するための
装置を提供する。 【構成】本発明の一実施例によれば、光源からの光信号
を受信する光検出器と、該光検出器に結合され、該検出
器からの信号に応答して判定しきい電圧を生成するしき
い電圧生成回路と、１段以上の全域通過フィルタから成
り、前記光検出器に結合されて該検出器からの信号を遅
延させる遅延ブロックとを備えた光ファイバ・システム
が提供される。前記遅延ブロックおよびしきい電圧生成
回路の出力は比較器に接続される。遅延信号を提供する
ことにより、判定しきい電圧が、遅延信号が比較器に到
達する前に比較器において確立される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は光ファイバ・システムに
関し、特に光ファイバ受信機からのバースト・モード・
データの最初のビットのパルス幅ひずみを軽減するため
のアナログ遅延線に関する。

【０００２】

【従来の技術】光ファイバ送受信システムは、受信機チ
ップに結合された光検出器に光ファイバによって結合さ
れた光源を制御するための駆動回路を通常含んでいる。
駆動回路はディジタル・パルス流入力を受け、光源を制
御して光ファイバを経て光信号を伝送する。光検出器は
光信号を検出し、光信号に応答して電気パルスを生成す
る。受信機チップ上に同様にあるスイッチ回路は光検出
器から増幅された電気パルスを受信し、電気信号に応答
してディジタル・パルス流を生成する。受信機チップか
ら出力されたディジタル・パルス流は駆動回路のディジ
タル・パルス流と同一であることが最適である。

【０００３】動作に際しては、スイッチ回路は増幅され
た光検出器信号からの一連の電圧信号の各々と比較され
る内部判定しきい電圧を用いる。判定しきい電圧は信号
の有無を判定する。これらの比較に基づいて、スイッチ
回路はディジタル・パルス流を出力する。

【０００４】広いダイナミック・レンジを有するＤＣ結
合光ファイバ受信機は代表的には、増幅された光検出器
信号からの電圧信号の振幅からその判定しきい電圧を導
出する。判定しきい電圧は最適には電圧信号のピーク振
幅の半分に等しい振幅を有している。それによってシス
テムのダイナミック・レンジは高くなり、パルス幅ひず
みは低くなる。

【０００５】現在市販されている光ファイバ・システム
は、固定判定しきい電圧、又は最初の電圧信号がスイッ
チ回路を通過、又はほぼ通過した後の入力電圧信号と適
応するしきい電圧を用いている。このようなシステムに
はそれぞれ、望ましさを制限する欠点がある。固定しき
い電圧を有するシステムでは、入力電圧信号の潜在レン
ジは固定しきい電圧と適応するレンジに制限される。こ
のようなシステムではデータ・バースト内の最初のパル
スには過剰なパルス幅ひずみは生じないが、ダイナミッ
ク・レンジは代表的には約１０ｄＢに制限される。

【０００６】最初の入力電圧信号と適応するしきい電圧
を有するシステムでは、ダイナミック・レンジは約２０
ｄＢと充分に大きいが、ディジタル出力の最初のビット
には過剰なパルス幅ひずみが生じることがある。このひ
ずみが生ずる理由は、しきい電圧が適応する時点までに
最初の電圧パルスがスイッチ回路を既に通過しているか
らである。この問題は大きい信号の場合に特に重大であ
るが、それはしきい電圧が最初は小さい信号を受容して
これと適応するように小さく、次に適正に大きいしきい
電圧に変化しなければならないからである。しきい電圧
は最初は正しい値とは程遠いので、データ・バーストに
おける最初のパルス幅がひずむのである。

【０００７】多くの用途では、スイッチ回路からの最初
のデータ・ビットは重要な情報を含んでいる。例えば、
ある種の光ファイバ・システムでは、最初のデータ・ビ
ットの最初のエッジはディジタル・データ出力流をサン
プリングするクロックを同期化するために利用される。
最初のビットにパルス幅ひずみが生ずると、不適切な時
点でのデータ流のサンプリングに起因して用途全体に亘
ってビット誤差が生ずることがある。従って、受信機チ
ップから出力されたバースト・モード・データの最初の
ビットを含み、全てのディジタル・データ・ビットに関
してダイナミック・レンジが大きく、パルス幅ひずみが
小さい光ファイバ・システムを提供することが望まれ
る。

【０００８】

【発明の目的】本発明は、光ファイバ受信機からのバー
スト・モード・データの最初のビットのパルス幅ひずみ
を軽減するための装置を提供することを目的とする。

【０００９】

【発明の概要】本発明に従った光ファイバ・システムは
光信号を生成する光源と、この光源に結合され、光信号
を伝送するための光ファイバとを含んでいる。光ファイ
バに結合された光検出器は光信号を検出し、光信号を電
気信号に変換する。光検出器からの電気信号を遅延させ
るために遅延線が光検出器に結合されている。遅延され
た電気信号に応答してディジタル・パルス流を生成する
ために、遅延線にスイッチ回路が結合されている。

【００１０】受信機チップ上の遅延線はスイッチ回路に
供給された判定しきい電圧が入力電気信号に適応するの
に充分な期間だけ、スイッチ回路への電気信号を遅延さ
せる。最初の遅延信号パルスがスイッチ回路に到達する
前にしきい電圧を判定できるようにすることによって、
システムのダイナミック・レンジ全体が制約されること
なく、受信機チップから出力された最初のディジタル・
データ・ビットのパルス幅ひずみは低くなる。

【００１１】

【実施例】図１を参照すると、本発明に従った光ファイ
バ・システムは光源１２に結合された駆動回路１０を含
んでいる。代表的にはＬＥＤ又はレーザー・ダイオード
である光源は、光源からの光信号を伝送するための光フ
ァイバ線１４に結合されている。光ファイバ線は光検出
器１６にも結合されている。受信機チップ１８は駆動回
路と光源とから離隔され、且つ光学的に遮断されてい
る。光検出器の陰極はバイアス回路２０に結合されてい
る。光検出器の陽極は相互インピーダンス前置増幅器２
２と後置増幅器２４とから成る従来形の増幅回路に結合
されている。

【００１２】動作に際しては、ディジタル・データが入
力として駆動回路に供給される。駆動回路は光源を制御
して、駆動回路へのデータを示す光信号を生成する。光
信号は代表的には長さが数フィートに及ぶ光ファイバ線
を経て光検出器に伝送される。光検出器は光信号を検出
し、検出された光信号に応答して電流信号を生成する。
これらの電気信号は光信号と同じ情報を含んでいる。

【００１３】光検出器からの、情報を含む電気信号は次
に増幅され、しきい電圧生成回路２６と遅延ブロック２
８の双方に送られる。しきい電圧生成回路は、従来形の
増幅回路３４に結合された、従来形の２分割回路３２と
従来形のピーク検出器３０とを含んでいる。増幅回路は
相互インピーダンス増幅器２２と同一の前置増幅器と、
後置増幅器２４と同一の後置増幅器とを含んでいる。こ
れらの増幅器はしきい電圧生成回路と遅延ブロックと
に、整合された基準電圧Ｖ_REF を供給する。

【００１４】動作時には、２分割回路はピーク電圧を元
の振幅の半分に分割する。ピーク検出器が２分割回路の
出力のピーク値を検出して、判定しきい電圧Ｖ_T を生成
する。判定しきい電圧は、パルス幅ひずみを最小限にす
るにはピーク電圧の半分であることが好ましい。

【００１５】遅延ブロックは好適に、光検出器から出力
された増幅された電気信号とほぼ同一の、遅延された、
情報を含む電圧信号を生成する。遅延時間は、しきい電
圧生成回路が適正な判定しきい電圧Ｖ_T で安定化するの
に要する時間よりも長い時間であることが好ましい。

【００１６】しきい電圧生成回路と遅延ブロックはスイ
ッチ回路５０に入力される。スイッチ回路は従来形の比
較器５２と出力バッファ５４とを含んでいる。しきい電
圧生成回路２６は増幅された光検出器信号からの非遅延
情報電圧信号に適応化された安定判定しきい電圧Ｖ_T を
比較器の入力Ｖ_in- に供給する。遅延ブロックは遅延電
圧信号を比較器の入力Ｖ_in+ に供給する。

【００１７】動作時には、比較器は遅延電圧信号を確定
されたＤＣ判定しきい電圧と比較し、この比較に基づい
て高レベル又は低レベルのディジタル出力信号を出力す
る。多数の信号が比較されるにつれて、ディジタル・パ
ルス流は出力バッファを経てスイッチ回路の外に流れ
る。

【００１８】しきい電圧生成回路と遅延ブロックとが同
時に動作するので、判定しきい電圧Ｖ_T は、最初の遅延
信号が比較器に印加される前に比較器にて確定される。
この場合は、出力バッファからのバースト・モード・デ
ータの最初のビットは判定しきい電圧が不安定であるこ
とによるパルス幅ひずみの悪影響を受けない。遅延によ
って、最初の信号が比較器に到達する前に判定しきい電
圧が安定するのに充分な時間が付与されるからである。
ディジタル・パルス流出力は最適には駆動回路へのディ
ジタル入力とほぼ同一である。

【００１９】スイッチ回路でのディジタル出力の精度は
遅延ブロックが非遅延電圧信号とほぼ同様の遅延電圧信
号を生成できる能力によって大幅に左右される。図２を
参照すると、低周波信号の場合、遅延電圧信号を供給す
るには従来形の一次全域フィルタ６０が好ましい。この
フィルタの特徴は、送受信機の精密な動作に必要である
ような、光検出器からの増幅された信号の帯域幅全体を
スイッチ回路へと通過させることができる能力と、固有
遅延性とにある。

【００２０】より詳細に説明すると、遅延回路は非遅延
電圧信号Ｖ_INを受信する入力６２と、遅延電圧信号Ｖ
_OUT を比較器５２（図１）に送る出力６４とを含んでい
る。遅延ブロックへの入力は抵抗Ｒ１及びＲ２から成る
２つの別個の入力経路の間で従来形の演算増幅器６８の
反転入力及び非反転入力へと分割される。演算増幅器の
出力は帰還抵抗Ｒを備えた負の帰還ループ７０に結合さ
れている。コンデンサＣも演算増幅器の非反転入力に結
合されている。全域フィルタ応答を達成するには、Ｒは
Ｒ１に等しく設定され、Ｒ２はＲの半分に設定されるこ
とが好ましい。このような種類の全域フィルタは、２Ｒ
２Ｃにほぼ等しい選択可能な遅延と、低周波数での利得
が正の１であることと、低い出力インピーダンスとによ
って現在のところ好ましい全域フィルタである。遅延回
路は下記の特徴の伝達関数を有している。

【００２１】 Ｖ_OUT／Ｖ_IN＝（１−ｓＲ２Ｃ）／（１＋ｓＲ２Ｃ）

【００２２】伝達関数の大きさは全ての周波数で１に等
しい。移相は０度で始まり、周波数が増大するとともに
１８０度まで遅延する方向に向かう。最適な遅延は周波
数と正比例する移相を有している。実際には、一次全域
フィルタは低周波数では最適な伝達関数を良好に擬態
し、２Ｒ２Ｃにほぼ等しい時間だけ遅延する。しかし、
より高い周波数では、遅延は大幅に弱まる。従って、し
きい電圧が安定するために光ファイバ受信機に必要であ
る遅延と、光検出器からの電圧信号の帯域幅とに応じ
て、一次全域フィルタが有効である場合がある。

【００２３】光ファイバ受信機のダイナミック・レンジ
を拡大し、パルス幅ひずみを軽減できるには、遅延ブロ
ックはより高い周波数の信号（すなわち遅延と帯域幅の
積がより大きい信号）では比較的長い遅延をもたらすこ
とができなければならない。このような場合、一次フィ
ルタでは不充分である。光ファイバ受信機の現在好まし
い実施態様では、遅延は５０ナノ秒以上であり、３０Ｍ
Ｈｚの周波数までほぼ一定である必要がある。所望の遅
延と帯域幅の積を達成するため、受信機にはより高次の
全域フィルタが使用される。

【００２４】３０ＭＨｚにのぼる調波を有する信号では
５次全域フィルタが適切な遅延−帯域幅の積をもたらす
ことが判明している。実際に、５次全域フィルタでの遅
延は５個のフィルタの各々での遅延の合計である。別の
信号周波数の場合は別の数の全域フィルタが適切である
ことがある。しかし複次全域フィルタの場合は、遅延ブ
ロック内のＤＣオフセット誤差によって、遅延電圧信号
が遅延ブロックに入力される非遅延信号から大幅に逸れ
ることがある。このような誤差はＤＣ結合と、高いダイ
ナミック・レンジを必要とする光ファイバの用途では受
入れられない。

【００２５】図３を参照すると、５次全域フィルタ遅延
ブロック１００がＤＣオフセット修正回路１１０に結合
されている。ＤＣオフセット修正回路は遅延ブロックへ
の非遅延アナログ入力電圧と、スイッチ回路比較器への
遅延出力電圧との間のＤＣオフセット誤差を大幅に軽減
する。一般に、ＤＣオフセット修正回路は入力６２にお
ける非遅延入力電圧Ｖ_INと、遅延ブロックの出力６４に
おける遅延出力電圧Ｖ_OUT との長期に亘る差を除去する
フィードバックを行う。それは、遅延ブロックの出力で
の長期間に亘る平均電圧が遅延線への入力の長期間に亘
る平均とほぼ等しくなるようにすることによって行われ
る。このようにして、複次遅延ブロックの各段により生
じせしめられる累積ＤＣオフセットは除去される。更
に、帰還回路網は低周波数にしか作用しない。従って、
遅延出力信号の周波数応答、又はパルスの形状にはほと
んど影響を及ぼさない。

【００２６】基本的な実施形態では、遅延ブロックへの
入力６２は適度に小さい利得−帯域幅の積と、加算抵抗
Ｒ３とを有する演算増幅器１１２の非反転入力に結合さ
れる。遅延ブロックの出力６４は帰還修正ループ１１４
を経て演算増幅器の反転入力に結合される。演算増幅器
の出力は出力１２０を有する相互コンダクタンス増幅器
（電圧制御電流源ＶＣＣＳ）１１６に結合される。相互
コンダクタンス増幅器は信号経路と直列である加算抵抗
Ｒ３を駆動する。加算抵抗Ｒ３に入り、そこからでる電
流は、遅延ブロックに発生する誤差を修正するために非
遅延電圧信号Ｖ_IN内のＤＣレベルをシフトすることによ
って加算関数を生成する。

【００２７】実際には、電圧制御電流源は修正されるべ
き最高のＤＣオフセットに相当する最大値に至るソース
及びシンク電流にセットされる。抵抗Ｒ３の値は遅延回
路の入力インピーダンスと比較して小さいことが必要で
あるが、相互コンダクタンス増幅器から利用できる最大
電流とＲ３の抵抗値との積が、最悪の場合でも遅延ブロ
ックにより発生するＤＣオフセットと少なくとも同じに
なるような大きさである必要がある。

【００２８】ＤＣオフセット修正回路は元の遅延線の振
幅と周波数応答との関係にほとんど影響を及ぼさないの
で好適である。帰還ループは低周波数での入力と出力と
の差を相殺しようとするので、回路の性状は低周波数で
の利得が１であるような性状である。高周波数では、修
正ループ１１４のループ利得はかなり１よりも小さい値
に降下し、遅延電圧信号Ｖ_OUT には影響を及ぼさない。
高周波数では遅延線自体が１の利得を有するので、ＤＣ
オフセット修正回路のループ利得が１よりもかなり小さ
い場合でも、１の利得は依然として認められる。中間的
な周波数では、周波数応答の僅かな振幅ピークがある
（推奨実施例では約１％である）。

【００２９】ＤＣオフセット修正は元の遅延線の遅延と
周波数応答との関係に影響を及ぼさない。修正ループの
ループ利得周波数が１以下である場合は、ＤＣループ利
得、ユニティ・ループ利得、周波数、遅延線の遅延時
間、及びその他の要因に応じて位相遅延及びグループ遅
延が縮減される。本実施例では、このような作用は問題
ではない。必要なことは、非遅延入力信号Ｖ_INの各エッ
ジと関連する主要周波数成分がほぼ同じ振幅と位相遅延
とを有していることだけである。

【００３０】図４の回路図を参照すると、入力６２は好
ましくは２００オームである加算抵抗Ｒ３と、５次遅延
ブロック１００とに結合されている。遅延ブロックは、
各々が一次全域フィルタ（図２の６０）を収納したほぼ
同一の５個の遅延段１００ａ，１００ｂ，．．１００ｅ
のカスケードを含んでいる。この回路図には、特に説明
しないがＶＣＣ、バイアス入力及びアースが含まれてい
る。

【００３１】演算増幅器１１２はトランジスタＱＩＮ
＋，ＱＩＮ−，Ｑ１，Ｑ２，Ｑ３，ＱＯＵＴ及び関連す
る従来形のバイアス回路を含む従来形の差分電圧利得段
を含んでいる。バイアス回路はコンポーネント・トラン
ジスタＱ４，Ｑ５，Ｑ６，Ｑ７及び抵抗Ｒ４を含んでい
る。演算増幅器１１２への差分入力は遅延ブロック６２
への入力と、（帰還修正ループ１１４を経て）遅延ブロ
ックの出力６４とにそれぞれ結合されたトランジスタＱ
ＩＮ＋及びＱＩＮ−のベースである。トランジスタＱ４
は出力バッファを形成している。トランジスタＱ１とＱ
２は能動負荷ミラーを形成している。ミラーはトランジ
スタＱ１とＱ２との間の不整合の作用を緩和するために
抵抗Ｒ７及びＲ８によって縮退される。

【００３２】動作時には、トランジスタＱＩＮ＋及びＱ
ＩＮ−での演算増幅器への電圧入力は大幅に増幅され、
ＱＯＵＴのエミッタにてアース基準化されたシングルエ
ンデッド出力に変換される。補償コンデンサＣ１は、帰
還回路網が低周波数帯域でだけ作用するように、利得−
帯域幅の積を制限する。帯域幅の積は更に差分入力のト
ランジスタ対ＱＩＮ＋及びＱＩＮ−を低いコレククタ電
流で動作せしめることによっても制限される。バイアス
・コンポーネント・トランジスタＱ５は差分トランジス
タ対へのコレクタ電流を約1/2 マイクロアンペアにセッ
トする。

【００３３】相互コンダクタンス増幅器１１６（電圧制
御電流源ＶＣＣＳ，図３）は図４の構成部品の残りの部
分を含んでいる。トランジスタＱ８及びＱ９は相互コン
ダクタンス増幅器の一対の差分入力を形成する。抵抗Ｒ
９は差分入力対用にエミッタ縮退を行い、且つ相互コン
ダクタンス利得（ｇ_m ）を1/4000に等しい2/R9にセット
する。入力の一つはＲ１０及び３個のダイオード接続ト
ランジスタＱ１０、Ｑ１１、Ｑ１２によって３Ｖ_BE（ベ
ース−エミッタ電圧）にセットされる。トランジスタＱ
１２は更に、トランジスタＱ８及びＱ９の入力対のコレ
クタ電流を約１５０マイクロアンペアにセットするトラ
ンジスタＱ１３及びＱ１４用のベース駆動電圧を供給す
る。

【００３４】トランジスタＱ８とＱ９のコレクタ電流間
の差を、ソースとシンクの双方の可能出力を有する（相
互コンダクタンス増幅器出力１２０での）シングルエン
デッド電流出力へと変換するために３つの電流ミラーが
用いられる。トランジスタＱ１５とＱ１６から構成され
た電流ミラーはトランジスタＱ９のコレクタ電流の反転
したコピーを作成することによって、相互コンダクタン
ス増幅器の出力から電流を流し込む（ソース）手段をも
たらす。トランジスタＱ１７とＱ１８から構成された電
流ミラーは相互コンダクタンス増幅器の出力から電流を
吸い込み（シンク）する手段をもたらす。一方、このミ
ラーはトランジスタＱ８のコレクタ電流の反転したコピ
ーを供給するトランジスタＱ１９及びＱ２０から構成さ
れたミラーによって駆動される。

【００３５】動作に際しては、増幅器への入力が等しい
場合、等しい大きさの電流がＱ１６及びＱ１８内を流れ
るので、相互コンダクタンス増幅器出力１２０では正味
電流は流れない。増幅器への入力が等しくない場合は、
入力の不均衡の正負符号に応じて出力１２０内に、又は
出力１２０外に流れ、大きさは入力電圧差の1/4000倍に
等しい。導通できる最大電流はほぼ30マイクロアンペア
であり、これはＱ１３及びＱ１４内のコレクタ電流の合
計である。

【００３６】200 オームの合計抵抗Ｒ３と共に、ほぼ３
００マイクロアンペアの最大電流が遅延ブロック１００
の非遅延入力電圧Ｖ_INをほぼ±６０ミリボルトだけシフ
トすることができる。遅延ブロック内で発生したＤＣオ
フセット誤差が６０ミリボルト未満である限り、ＤＣオ
フセット修正回路１１０は入力電圧を適正にシフトして
このようなオフセットを相殺する。従って、遅延ブロッ
クの出力６４での遅延出力信号Ｖ_OUT は遅延ブロックへ
の非遅延入力電圧Ｖ_IN６２に対して極めて僅かなＤＣオ
フセットしか有しない。残りのＤＣ誤差は演算増幅器１
１２への入力にてトランジスタＱＩＮ＋とＱＩＮ−との
構成部品の不整合によって抑制される。

【００３７】上述の本発明に従った光ファイバ・システ
ムの実施例は、特許請求の範囲から離れることなく変更
可能である。例えば、遅延ブロックを具現化するために
使用される複次フィルタの次数は使用される特定の用途
の要求に合うように容易に適応化させることができる。
更に、ＤＣオフセット修正回路は種々の多段遅延ブロッ
ク用に適切な修正を加えるように調整することができ
る。

【００３８】以上、本発明の実施例について詳述した
が、以下，本発明の各実施例毎に列挙する。

【実施例１】光ファイバ・システムにおいて、光ファイ
バに結合され、光源からの光信号を検出し、光信号を電
気信号に変換するための光検出器と、光検出器に結合さ
れた入力を有する、前記光検出器からの信号を遅延させ
るための遅延ブロックと、前記遅延ブロックの出力に結
合され、遅延信号に応答してディジタル・パルス流を生
成するためのスイッチ回路、とを備えたことを特徴とす
る光ファイバ・システム。

【実施例２】判定しきい電圧信号を生成し、遅延信号が
スイッチ回路に入力される前に前記判定しきい電圧信号
をスイッチ回路に入力する装置を更に備えたことを特徴
とする実施例１記載の光ファイバ・システム。

【実施例３】判定しきい電圧信号をスイッチ回路に入力
する時点と遅延電圧信号をスイッチ回路に入力する時点
との時間遅延が、判定しきい電圧信号が実質的に安定す
るのに充分な遅延であることを特徴とする実施例２記載
の光ファイバ・システム。

【実施例４】遅延ブロックが少なくとも一つの全域フィ
ルタを備えたことを特徴とする実施例１記載の光ファイ
バ・システム。

【実施例５】遅延ブロックが複次の全域フィルタを備え
たことを特徴とする実施例１記載の光ファイバ・システ
ム。

【実施例６】光検出器とスイッチ回路との間に結合さ
れ、光検出器からの信号のピーク振幅を検出し、且つ光
検出器からの信号のピーク振幅を示すピーク電圧信号を
生成するピーク検出器を更に備えたことを特徴とする実
施例１記載の光ファイバ・システム。

【実施例７】ピーク検出器と光検出器との間に結合さ
れ、判定しきい電圧信号を生成するためにピーク電圧信
号の振幅を２分割するための２分割回路を更に備えたこ
とを特徴とする実施例６記載の光ファイバ・システム。

【実施例８】遅延ブロックからの遅延信号と、ピーク検
出器回路からの判定しきい電圧とがスイッチ回路に印加
され、判定しきい電圧は遅延信号がスイッチ回路に印加
される前にスイッチ回路に印加されることを特徴とする
実施例７記載の光ファイバ・システム。

【実施例９】遅延ブロックに結合され、遅延電圧信号内
のＤＣオフセット誤差を最小限にするためのオフセット
修正回路を更に備えたことを特徴とする実施例１記載の
光ファイバ・システム。

【実施例１０】前記オフセット修正回路が非反転、及び
反転入力を備え、一方の入力が遅延ブロックの入力に結
合され、他方の入力がフィードバック・ループを経て遅
延ブロックの出力に結合されたことを特徴とする実施例
９記載の光ファイバ・システム。

【実施例１１】オフセット修正回路が加算抵抗に結合さ
れた出力を備え、前記加算抵抗が遅延ブロック入力と直
列に結合されたことを特徴とする実施例１０記載の光フ
ァイバ・システム。

【実施例１２】光ファイバ・システムにおいて、遠隔光
源からの光信号を検出し、光信号に応答して情報を含む
電気信号を生成するための光検出装置と、前記光検出装
置に結合され、情報を含む非遅延信号に応答して判定し
きい電圧信号を生成するためのしきい電圧生成装置と、
遅延装置と判定しきい電圧生成装置とに結合され、遅延
信号を判定しきい電圧信号と比較し、ディジタル・パル
ス流出力を生成するための比較器、とを備えたことを特
徴とする光ファイバ・システム。

【実施例１３】遅延ブロックに結合され、非遅延電圧信
号と遅延電圧信号との差を修正するためのオフセット修
正装置を更に備えたことを特徴とする実施例１２記載の
光ファイバ・システム。

【実施例１４】判定しきい電圧信号を比較器に入力する
つ時点と、遅延信号を比較器に入力する時点との時間遅
延が、判定しきい電圧信号が実質的に安定するのに充分
な遅延であることを特徴とする実施例１２記載の光ファ
イバ・システム。

【実施例１５】遅延装置が少なくとも一つの全域フィル
タを備えたことを特徴とする実施例１２記載の光ファイ
バ・システム。

【実施例１６】しきい電圧生成装置が情報を含む電気信
号のピーク振幅を検出し、情報を含む信号のピーク振幅
を示すピーク電圧信号を生成するピーク検出器と、この
ピーク検出器に結合され、ピーク信号の半分の振幅を有
する判定しきい電圧信号を生成するために、ピーク信号
の振幅を分割する２分割回路とを備えたと共に、遅延装
置からの遅延信号は、ピーク検出器回路からの判定しき
い電圧が比較器に印加された後で比較器に印加されるこ
とを特徴とする実施例１５記載の光ファイバ・システ
ム。

【実施例１７】しきい電圧生成装置が情報を含む信号の
ピーク振幅を検出するピーク検出器と、ピーク信号の半
分の振幅を有する判定しきい電圧信号を生成するための
装置とを備えたことを特徴とする実施例１２記載の光フ
ァイバ・システム。

【実施例１８】光ファイバ・システムにおいて、光信号
を非遅延電気信号に変換する光検出器と、前記光検出器
からの電気信号を受信し、非遅延電気信号に対するＤＣ
オフセット誤差を有する遅延電気信号を出力にて生成す
るための遅延ブロックと、遅延ブロックの入力に結合さ
れ、非遅延信号と遅延信号との間のＤＣオフセット誤差
を最小限にするためのオフセット修正回路、とを備えた
ことを特徴とする光ファイバ・システム。

【実施例１９】オフセット修正回路が、遅延ブロックの
入力に結合された加算抵抗と、遅延ブロックの出力に結
合された入力と、遅延ブロックの出力に結合された入力
とを有し、遅延信号と非遅延信号とのＤＣオフセットに
応答して差動増幅器電圧信号を生成するための差動増幅
器と、前記差動増幅器と加算抵抗とに結合され、差動増
幅器電圧信号を受信し、且つ加算抵抗への電流を生成し
て、ＤＣオフセットと等しく、且つ反転した修正電圧を
生成するための変換器増幅器、とを備えたことを特徴と
する実施例１８記載の光ファイバ・システム。

【００３９】

【発明の効果】以上説明したように、本発明を用いるこ
とにより、光ファイバ受信機からのバースト・モード・
データの最初のビットのパルス幅ひずみを軽減すること
ができる。

【図面の簡単な説明】

【図１】本発明に従った遅延ブロックを有する光ファイ
バ・システムの基本構成図である。

【図２】遅延ブロック段の現時点で好適な実施例を示し
た回路図である。

【図３】本発明に従ったＤＣオフセット誤差修正回路の
構成図である。

【図４】本発明に従ったＤＣオフセット誤差修正回路の
回路図である。

【符号の説明】

１０：駆動回路 １２：光源 １４：光ファイバ線 １６：光検出器 １８：受信機チップ ２０：バイアス回路 ２６：しきい電圧生成回路 ２８：遅延ブロック ３４：増幅回路 ５０：スイッチ回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｂ 10/14 10/04 10/06 10/02 10/18

Claims (1)

【特許請求の範囲】
1. 【請求項１】光ファイバに結合され、光源からの光信号
   を検出し、該光信号を電気信号に変換する光検出器と、 前記光検出器に結合され、該光検出器からの信号を遅延
   させる遅延ブロックと、 前記遅延ブロックの出力に結合され、前記遅延信号に応
   答してディジタル・パルス流を生成するスイッチ回路
   と、 を備えて成る光ファイバ・システム。