JPH06232916A - デジタルデータ受信機 - Google Patents

デジタルデータ受信機

Info

Publication number
JPH06232916A
JPH06232916A JP5306080A JP30608093A JPH06232916A JP H06232916 A JPH06232916 A JP H06232916A JP 5306080 A JP5306080 A JP 5306080A JP 30608093 A JP30608093 A JP 30608093A JP H06232916 A JPH06232916 A JP H06232916A
Authority
JP
Japan
Prior art keywords
signal
input
data
amplifier
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5306080A
Other languages
English (en)
Inventor
Yusuke Ota
オータ ユースケ
Robert G Swartz
ジェラルド スワーツ ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
American Telephone and Telegraph Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by American Telephone and Telegraph Co Inc filed Critical American Telephone and Telegraph Co Inc
Publication of JPH06232916A publication Critical patent/JPH06232916A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/695—Arrangements for optimizing the decision element in the receiver, e.g. by using automatic threshold control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/60—Receivers
    • H04B10/66—Non-coherent receivers, e.g. using direct detection
    • H04B10/69—Electrical arrangements in the receiver
    • H04B10/693—Arrangements for optimizing the preamplifier in the receiver
    • H04B10/6933—Offset control of the differential preamplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Optical Communication System (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Circuits Of Receivers In General (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
  • Dc Digital Transmission (AREA)

Abstract

(57)【要約】 【目的】 バーストモード受信機が本来的に解決しよう
と企図したａｃ結合に伴う全ての問題を解決したデジタ
ルデータ受信機を提供する。 【構成】 光バスと共に使用するためのｄｃ結合パケッ
トモードデジタルデータ受信機は、ピーク検出器を使用
し、データバーストの開始時点で瞬間的な論理閾値を適
応的に確立する。ピーク検出器の出力に応答するｄｃ補
償器は、受信機の入力からの“暗レベル”光信号に対応
するｄｃまたは低周波数電流を分流する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はデジタルデータ受信機に
関する。更に詳細には、本発明はバーストモードデジタ
ルデータを受信する受信機に関する。
【０００２】
【従来の技術】常用のデータ通信に関する要件は明確な
論理閾値の確立である。金属配線系ではこの目的のため
に所定のｄｃ（直流）論理レベルを使用する。これは、
絶対的な信号レベルが事前に分からない光系では不十分
である。従来の解決法は、受信機と論理量子化器との間
をａｃ（交流）結合することである。
【０００３】この解決法の場合、ｄｃ論理閾値レベル
は、受信データパルスの“信号平均”を生成することに
より確立される。平均を超える信号は論理１と見做さ
れ、平均未満の信号は論理０と見做される。ａｃ結合受
信機は連続的なデータ伝送に関して十分に役立つが、信
号の時間平均が連続的かつ予測不能に変動するバースト
モードデータ伝送には殆ど役立たない。
【０００４】これに対して、高速ｄｃ結合受信機は、理
想的にはバーストモード動作に適しているが、受信デー
タパルスのｄｃ中心（データ信号の最小及び最大偏位の
合計の１／２）の数ミリボルト内に論理基準電圧レベル
を確立する必要があるので、実現困難なことが立証され
た。
【０００５】米国特許第５０２５４５６号は、バースト
モードデータ受信機を使用することにより前記問題を解
決した。このバーストモードデータ受信機は入来バース
トデータパケットの増幅が可能であり、論理閾値電圧を
ｄｃ中心に自動的に（理想的には、入力データバースト
の第１ビットの間に）調整する。
【０００６】現在、パケットデータ伝送は光バス通信シ
ステムにより送られている。この事実は、１９９２年２
月発行の“ジャーナル・オブ・ライトウエーブ・テクノ
ロジー(Journal of Lightwave Technology) ”，Ｖｏ
ｌ．１０，Ｎｏ．２に掲載されたユースケ・オータ(Yus
uke Ota)らの「光バス用途のＤＣ−１Ｇｂ／ｓバースト
モード互換受信機(DC-1Gb/s Burst-Mode Compatible Re
ceiver for Optical BusApplications)」と題する論文
に記載されている。バスシステムでは、前記の問題は一
層困難な問題になっている。なぜなら、現在、バス媒体
は多数の光送信機により時分割されているからである。
【０００７】これらのバスシステムは、従来の受信機に
２つの新たな制約条件を賦課する。第１の制約条件は、
出力レベルが大幅に変動する異なる送信機から間隔が非
常に狭いパケットデータを受信機が受信しやすいことで
ある。例えば、或るパケットは−１５ｄＢｍの電力レベ
ルで到着し、続いて、数ビット後に、−３５ｄＢｍの電
力レベルを有する別のパケットが到着する。受信機は、
時間的に数ナノ秒しか分離されていない広範なパケット
振幅を処理できなければならない。
【０００８】第２の制約条件は、送信機のレーザ光源を
“ｏｎ”から完全に極めて迅速に“ｏｆｆ”にターンさ
せることが困難なので、レーザは一般的に、バイアスが
かけられており、そのため、レーザは通常、僅かに“ｏ
ｎ”のままでいる。しかし、多数のレーザをバスに実装
する場合、各レーザはいつでも僅かに“ｏｎ”の状態に
あり、発生するｄｃ“暗レベル”光は、検出しようとす
る若干の弱ａｃ信号よりも高くなり易い。
【０００９】従って、ｄｃ光レベルの感度を除去するた
めの高域フィルタと同等なものに対する必要性が存在す
る。高域フィルタを導入する容易な方法は、信号を単に
ａｃ結合するだけである。しかし、これによれば、バー
ストモード受信機が本来的に解決しようと企図したａｃ
結合に伴う全ての問題を再び蒸し返すこととなる。
【００１０】
【発明が解決しようとする課題】従って、本発明の目的
は、バーストモード受信機が本来的に解決しようと企図
したａｃ結合に伴う全ての問題を解決したデジタルデー
タ受信機を提供することである。
【００１１】
【課題を解決するための手段】本発明によれば、デジタ
ルデータ受信機は最小及び最大振幅の受信入力信号を検
出し、そして、この受信入力信号から、データ受信機の
入力端に入力されるべきデータ入力信号から減算すべき
ｄｃまたは低周波数電流を決定する。この電流分流構成
は、前記の問題のある“暗レベル”光信号に応答して、
データ受信機に対する入力端において、ホトダイオード
により発生されたｄｃまたは低周波数電流を殆ど除去す
る。その結果、本発明のデータ受信機はｄｃ“暗レベ
ル”光に対する感度が飛躍的に低下され、それにより、
入力データ信号検出の感度及び精度が格段に向上する。
【００１２】本発明のデータ受信機はｄｃ結合差動入力
増幅器を包含する。このｄｃ結合差動入力増幅器は、入
力データ信号を受信する第１の入力と、第１の基準信号
を受信する第２の入力と、増幅器出力とを有する。第１
のピーク検出器は増幅器出力データ信号のピーク振幅を
検出し、この検出結果から第１の基準信号を生成する。
第２のピーク検出器は増幅器出力データ信号の負（マイ
ナス）のピーク振幅を検出し、この検出結果から第２の
基準信号を生成する。第１及び第２の基準信号に応答し
て、ｄｃ補償器は、増幅器の第１の入力に入力されたデ
ータ入力信号のｄｃまたは低周波数電流の一部を接地に
分流する。
【００１３】
【実施例】以下、図面を参照しながら本発明を更に詳細
に説明する。
【００１４】図１は従来技術によるバーストモード受信
機のアーキテクチュアである。このアーキテクチュアは
米国特許第５０２５４５６号明細書（発明の名称：“バ
ーストモードデジタルデータ受信機”）に開示されてい
る。このアーキテクチュアは、各信号バーストの初期段
階に決定される“瞬時論理閾値”（ＶREF ）を確立す
る。
【００１５】この論理閾値レベルは、通常、ａｃ結合受
信機で確立されるｄｃ信号平均に取って代わる。論理閾
値ＶREF はピーク入力信号の半振幅点と同等にセットさ
れ、その後の信号振幅はこのレベルを基準とする。閾値
の決定は極めて迅速でなければならない。理想的には、
信号バーストにおける第１ビットの結論により完了され
る。
【００１６】図２は典型的なバーストモードデジタルデ
ータ入力を示す波形図である。図２において、符号２０
１はバーストモード受信機に入力されるバーストモード
デジタルデータを示し、符号２０２は量子化器出力を示
す。
【００１７】図１を参照する。受信機は４個のブロック
を有する。差動入力／出力トランスインピーダンス増幅
器（Ａ1 ），高速ピーク検出器（Ａ2 ），光利得増幅器
（Ａ3 ）及び量子化器回路（Ｑ1 ）である。量子化器回
路Ｑ1 は、受信機から出力されたアナログ信号を、この
回路に接続された回路類と互換性のある電圧レベル（例
えば、ＥＣＬ）において完全なデジタル０または１信号
に変換する。
【００１８】受信機は次のように動作する。データが存
在しない場合、ピークホールドコンデンサＣPDは放電さ
れる。データが到着すると、光検出器ＰＤ1 は光電流Ｉ
inを発生し、増幅器Ａ1 の差動出力電圧は、Ｖ0 +−Ｖ0 -
＝ΔＶ0 ＝ＩinＺT （ここで、ＺT はＡ1 の正入力と負
出力との間のトランスインピーダンス（フィードバック
レジスタ）である）となる。
【００１９】従って、Ａ1 の差動出力のうちの一方（従
って、、正味の出力振幅の半分）はピーク検出器により
サンプリングされ、そして、ＣPDに記憶される。この半
振幅基準レベル（ＩinＺT ／２）はＡ1 の相補（負）入
力へ入力される。斯くして、論理閾値ＶREF を確立す
る。ピーク検出器は極めて急速に充電する。しかし、バ
ースト内の最初の数ビット中に、出力のパルス幅に若干
の歪みが存在することがある。
【００２０】論理レベル獲得は、ピーク検出器コンデン
サＣPDのサイズを低下することにより促進される。しか
し、ＣPDはＡ1 及びＡ2 の周囲のピーク検出器フィード
バックループを安定化させるためにも使用される。ＣPD
が小さすぎる場合、ピーク検出器ループは結果的に不安
定になる。
【００２１】図１の受信機の光バス用途では、２つの問
題が新たに生起する。第１の問題は、広範に変動する信
号振幅を有する光パケットはバス上に間隔が接近して出
現する。これは図２の符号２０３で示される。パケット
ＰＫ１（第１の送信機から）及びＰＫ２（第２の通信機
から）は同じタイムスロット幅Ｔ１を有し、また、パケ
ットＰＫ１はパケットＰＫ２よりも著しく高い信号振幅
を有する。
【００２２】図１の回路では、大きな振幅のパケットＰ
Ｋ１閾値がＣPDに記憶された後、この回路は小さな振幅
のパケットＰＫ２とノイズとを区別できなくなる。従っ
て、このようなパケットはＣPDを放電させるために十分
に長い時間間隔（例えば、図２の符号２０３で示される
Ｔ２）により分離されなければならない。
【００２３】図３の符号３１０で示されるように、光電
流Ｉin(1) 及びＩin(2) は受信された光信号電力Ｐ1 及
びＰ2 に比例し、Ｉin(1) はＩin(2) よりも遥かに大き
い。符号３２０で示される事例では、ピーク検出器出力
は第１の大きなＩin(1) 信号（パルス０）により決定さ
れ、また、このピーク検出器出力は大きすぎるので、第
１の後のＩin(2) パルス（パルス１）は量子化器回路Ｑ
1 の論理スライスレベル３３１に達することはできな
い。
【００２４】次いで、図３の符号３４０で示されるよう
に、量子化器回路Ｑ1 の出力ビット１は完全に欠落し
（点線で示されている）、ビット２は大きなパルス幅歪
み（図３の符号３４０で示された事例において）を受け
る。
【００２５】光バス用途における第２の問題は、低周波
数“暗レベル”光電力である。図４はレーザダイオード
の動作レベルを示すグラフ図である。高速における
“真”ＯＦＦ（すなわち、Ｐ0 ，Ｉ0 ）とＯＮ（すなわ
ち、Ｐon，Ｉon）状態の間で送信機のレーザダイオード
を変調させることは実際的ではない。
【００２６】従って、レーザは電流Ｉoff （レーザ動作
閾値電流（Ｉth）よりも僅かに低い）において一般的
に、ＯＦＦバイアスがかけられる。この場合、ＯＦＦ状
態であっても若干光出力（Ｐoff ）が存在する。消滅比
（Ｐon／Ｐoff ）は一般的に、１０〜２０である。
【００２７】従って、バス上の多くのレーザの場合、暗
（全ｏｆｆ）光レベルはＮＰoff である。ここで、Ｎは
レーザの個数である。この光レベルは個々のレーザのＯ
Ｎ状態光レベルにほぼ等しい。更に、パケット間の受信
光電力における許容変動が、１００：１なので、暗レベ
ル信号の光電力は若干のパケットのバースト信号レベル
を大幅に超えることがある。
【００２８】現在のｄｃ結合パケットデータ受信機アー
キテクチャでは、論理閾値はＩinＺT ／２である。ここ
で、Ｉinは最大光信号入力Ｐinに対応する入力信号であ
る。
【００２９】図５を参照する。暗レベル電流の存在下で
は、ＩinＺT ／２に等しい“真”論理閾値よりもむし
ろ、（Ｉdark＋Ｉin）ＺT ／２に等しい“偽”論理閾値
ＴＨ１が確立される。符号５０１で示されるように、Ｉ
dark＜Ｉinである場合、符号５０３で示されるように、
適正な入力信号検出は依然として有望である。しかし、
符号５０１で示されるように、Ｉdark≧Ｉinである場
合、偽閾値ＴＨ１は、符号５０５で示されるような適正
な検出よりもむしろ、符号５０４で示されるように入力
信号を不適正に検出させる。
【００３０】図６は本発明の新規な回路の構成を示す増
幅機能ブロック図である。図１におけるＡ1 に対応する
プリアンプは差動入力／出力トランスインピーダンス増
幅器である。アダプティブ閾値回路６１０は図１におけ
るピーク検出器（Ａ2 ，ＢX，ＢY ，ＣPD）を改変し機
能を高めた改造版である。出力増幅器はＡ3 に対応す
る。パケット閾値リセット回路（以下「リセット回路」
という）６２０はデータパケット間のピーク検出器コン
デンサをゼロ化する新規な機能が付加されている。この
新規な性能については下記で詳細に説明する。
【００３１】リセット機能は各ピーク検出器回路に採用
されており、ピーク検出器コンデンサを急速かつ正確に
ゼロ化させる。データパケットの終局（図２のＴ２）に
おいてリセット回路６２０を起動することにより、受信
機は、短いリセット間隔の後に、新たな論理閾値（例え
ば、かなり低いレベルにおける論理閾値）を確立するよ
うに準備される。暗レベル光に関する問題は、“暗レベ
ル補償器”（Ｄａｒｃｏｍ）回路（プリアンプＡ1 とア
ダプティブ閾値回路６１０を含む）により処理される。
【００３２】“暗レベル補償器”（Ｄａｒｃｏｍ）回路
はＩinの低周波数入力信号（Ｉcomp）部分を測定し、そ
して、これを分流するかまたは減算する。更に、下記で
説明するように、ピーク検出器回路（Ａ2P，Ａ2N）は、
安定性を高めるように改変されており、ピーク検出器ト
ラッキングの精度が向上する。
【００３３】暗レベル補償器（Ｄａｒｃｏｍ）回路 図６は暗レベル補償器（Ｄａｒｃｏｍ）回路のブロック
図である。Ｄａｒｃｏｍ回路６００は、入力増幅器Ａ
1 ，正ピーク検出器Ａ2P，負ピーク検出器Ａ2N，比較増
幅器Ａ4 およびローパスフィルタＬＰ１からなる。検出
器Ａ2Pは増幅器Ａ1 の正出力のピーク値をサンプリング
する。検出器Ａ2Nは増幅器Ａ1 の負出力のピーク値をサ
ンプリングする。
【００３４】増幅器Ａ1 の差動出力（Ｖ0 +およびＶ0 -）
のために、正および負ピーク検出器Ａ2P及びＡ2Nは同じ
回路として実現させることができる。従って、トラッキ
ング精度の整合が保証され、その結果、全体的な正確性
が向上する。最大入力振幅（例えば、図５のＴＨ２）の
半分に等しい論理閾値をセットするために、検出器2Pは
増幅器Ａ1 と共に使用される。
【００３５】Ｄａｒｃｏｍ回路６００は、ピーク検出器
回路（Ａ2P，Ａ2N）のスペクトル特性をあてにする。ピ
ーク検出器コンデンサの放電時間により下端に結合され
た高周波数範囲では、ピーク検出器回路（Ａ2P，Ａ2N）
は単一利得を有するピークサンプリング回路として作用
する。しかし、低周波数では、ピーク検出器コンデンサ
は十分な放電時間を有し、その結果、Ａ2P及びＡ2Nは単
なる単一利得増幅器である。
【００３６】Ａ2P及びＡ2Nの出力は入力電流Ｉinの低周
波数変動を追跡するが、下記では、説明を簡単にするた
めに、これらの低周波数変動を“ｄｃ”Ｉdark電流と呼
ぶ。従って、Ａ2P及びＡ2Nは、増幅器Ａ1 の正及び負出
力（Ｖ0 +およびＶ0 -）のピーク値を入力として比較増幅
器Ａ4 へ入力する。
【００３７】図７に示されるように、これらのピーク検
出器出力（Ｖ0 +およびＶ0 -）は、高周波数共通信号ピー
クと低周波数差分信号（暗レベルオフセット）の合計か
らなる。従って、暗レベルオフセット信号の不存在下で
は、ピーク検出器Ａ2P，Ａ2N出力は、図７において符号
７０１の点線の電圧レベルにより示されるように出現す
るが、波形７０２は暗レベルオフセット信号の存在下に
おける出力Δ＝Ａ2P−Ａ2Nを示す。また、Ａ4 はローパ
スフィルタと一緒になって、これを“ｄｃ差分”信号
（Ｉcomp）に変換する。
【００３８】“ｄｃ差分”信号（Ｉcomp）は入力信号Ｉ
inから減算される。従って、ｄｃ（または低周波数）フ
ィードバックループがＤａｒｃｏｍ回路６００内に確立
される。このループは、他の全てのｄｃオフセット信号
（または低周波数オフセット信号）と共に入力暗電流
（Ｉdark）を相殺することにより、Ａ1 のｄｃ（または
低周波数）信号の差動出力を強制的にゼロにする。
【００３９】前記のようなその他のオフセット信号は、
増幅器Ａ1 の出力Ｖ0 +およびＶ0 -またはピーク検出器Ａ
2P又はＡ2Nから発生される。ローパスフィルタＬＰ１
は、Ｄａｒｃｏｍフィードバックループを安定化させ、
また、暗レベル信号の変動を平均化するのに役立つ。
【００４０】正ピーク検出器Ａ2Pにより論理閾値がＩin
ＺT ／２として適正に確立された場合、Ａ1 の差動出力
は論理閾値の上下に対称的に振動する。従って、正およ
び負ピークの振幅は均等である。従って、Ａ2P及びＡ2N
の出力も均等である。斯くして、増幅器Ａ4 への差動電
圧はゼロであり、その結果、比較増幅器Ａ4 の出力にお
けるＩcompの正味の変動は全く発生しない。これは図７
における符号７０１で示された“理想的”ケースとして
例証されている。
【００４１】実際、Ｄａｒｃｏｍ回路６００は高周波数
入力は無視するが、ｄｃ（または低周波数）出力成分は
強制的にゼロにする。Ｄａｒｃｏｍ回路６００の適正な
動作は正確なトラッキングと２個のピーク検出器Ａ2P及
びＡ2Nの整合により左右される。正ピーク検出器Ａ2Pが
不正確である場合、不適正な論理閾値が確立され、その
結果、ピーク検出器出力は対称的にならない。これは、
図７にける符号７０２の波形により例証されている。こ
れは、これ自体が差動プリアンプＡ1 出力電圧（Ｖ0 +−
Ｖ0 -）におけるオフセットとして現われる。
【００４２】同様に、ピーク検出器Ａ2P及びＡ2Nが互い
に正確に整合しない場合、この不整合もまたプリアンプ
Ａ1 出力のオフセットとして出現する。このような差動
オフセット電圧は増幅器の感度を低下させるか、また
は、偽デジタル論理０または１信号を発生しがちであ
る。また、ピーク検出器Ａ2P及びＡ2Nが正確であり、精
密に整合されていたとしても、現在の計画はデータフォ
ーマットへ制約条件を付ける。このような制約条件は、
ピーク検出器が急速に充電され、そして、出来るだけ長
い間、この荷電を保持している場合に、最も緩和され
る。
【００４３】前記の計画によれば、原則として、ノイズ
に対する考慮を除いて、暗電流Ｉda rkの許容サイズには
何の制限も存在しない。更に、Ｄａｒｃｏｍ回路６００
は主信号経路から入力スペクトルの低周波数部分を減算
するが、その情報はＡ4 出力におけるその他の目的（例
えば、監視）に依然として利用可能である。
【００４４】ピーク検出器Ａ2P及びＡ2N トラッキング及びフィードバックループ安定性を改善す
るために、図１に示された従来技術のピーク検出器回路
に対して２つの変更を施した。下記の記載において、ピ
ーク検出器Ａ2P及びＡ2Nは同様な回路を使用し、また、
同様な方式で動作するので、正ピーク検出器Ａ2Pの動作
についてのみ説明する。以下、図１及び図８を併せて参
照しながら説明する。下記で詳細に説明するように、図
８における点線で囲まれたブロック部分は入力電圧信号
を受信するための代替実施態様を例証する。
【００４５】トラッキングの正確性を高めるために、ピ
ーク検出器回路Ａ2Pの利得は僅かに増大された。図１に
示されたピーク検出器回路の場合、分数トラッキングエ
ラー（Ｖin−Ｖ0 ）／Ｖinは１／（１＋Ａ）である。こ
こで、前記Ａは増幅器Ａ2 の開ループ利得であり、Ｖin
及びＶ0 はＡ2 ，ＢX ，ＢY 及びＣPDからなるピーク検
出器の入力及び出力信号である。このエラーは利得Ａの
増大につれて減少するが、絶対にゼロにはならない。こ
のエラーを最小にする方法は、図８に示されるようなピ
ーク検出器に少量の利得を導入することである。Ａ＝１
＋Ｒ1 ／Ｒ2 の場合、分数トラッキングエラーが除去さ
れることを証明するのは容易である。
【００４６】第２の変更は、ピーク検出器フィードバッ
クループの安定性を高めるために取り入れられた。図１
を参照する。このループは、ピーク検出器を通してＡ1
の正出力から引き出し、その後、Ａ1 の負入力へ戻る経
路として識別される。安定化には、このフィードバック
ループ内に単一の主要ポールが存在することが必要であ
る。このため、普通は、トランジスタＢX のエミッタ駆
動抵抗と直列のピーク検出器コンデンサＣPDによりセッ
トされるように設計される。
【００４７】しかし、あいにく、このループ内にはその
他の多数のポールが存在する。例えば、Ａ1 及びＡ2 の
増幅器ポール及びＡ1 の入力ポールなどが存在する。更
に、ＢX の駆動抵抗は非常に小さいので、主要ポールを
安定化させるめに一層大きなコンデンサＣPDが必要であ
る。このループの安定性を限界点にまで高めることがで
きる。
【００４８】本発明では、ＣPDまたはＢX のエミッタ駆
動抵抗の何れかを増大することにより安定性を高める。
あいにく、何方を増大させた場合でも、ピーク検出器の
放電時間が増長され、その結果、回路動作が損なわれ
る。従って、フィードバックループの不安定性またはピ
ーク検出器の緩慢放電の何方かを選択しなければならな
いものと思われる。ピーク検出器Ａ2Pは(1) 充電又は
(2) 保守からなる２種類のモードのうちの何れかで動作
する。
【００４９】充電モードの場合、増幅器Ａ2 に対する正
入力は負入力よりも大きく、回路はピーク検出器コンデ
ンサＣPDへの充電をポンピングすることにより反応す
る。充電モードでは、回路は“スルー(slew)限定”であ
る。同じく、ループ利得はゼロであり、その結果、安定
性は解決される。
【００５０】保守モードでは、増幅器Ａ2 に対する正お
よび負入力は概ね等しく、充電ポンプＢX は平均して、
放電電流（ＢY のベース電流）を平衡させるのに必要十
分な電流を供給する。このモードでは、安定性が論点な
ので、安定性は必ず達成されなければならない。
【００５１】安定性は、図８に示されるように、充電ト
ランジスタＢX と直列に大きな直列抵抗ＲPDを配置する
ことにより向上される。これは、ＲPD及びＣPDによりほ
ぼ決定される主要ポールの周波数を低下する。発生する
損傷充電特性は、図８において増幅器Ａ5 および充電ト
ランジスタＢZ として図示されるような“スルー(slew)
ブースタ”回路８１０を導入することにより修復され
る。スルーブースタ回路８１０は、制限直列抵抗なし
に、直接ＣPDを充電する。
【００５２】しかし、増幅器Ａ5 への入力は、Ａ2 の入
力に関して僅かにオフセットされる（ＶOFF ）。従っ
て、スルーブースタは、入力Ｖ0 +と記憶出力ＶOUT との
間の差が大きい場合、すなわち、＞ＶOFF の場合にの
み、“ＯＮ”される。ＣPDに記憶された電圧が最終値の
ＶOFF 内にまで放電すると、スルーブースタ回路８１０
は“ＯＦＦ”され、そして、主ピーク検出器増幅器Ａ2
はその他の方法でＣPDを平衡するまで充電する。
【００５３】従って、スルーブースタ回路８１０は、回
路が充電モードの状態にある場合にのみ、“ＯＮ”状態
である。回路が保守モードである場合、スルーブースタ
回路８１０は“ＯＦＦ”状態であり、その結果、全体的
なフィードバックループ安定性に悪影響を及ぼさない。
【００５４】リセット回路 図２において符号２０３で示されるリセット回路は、パ
ケットの終りのリセット信号に応答して、正及び負ピー
ク検出器回路Ａ2P及びＡ2Nの両方とも非常に急速に放電
するように設計されている。これにより、振幅が約１０
０：１（Ｐ１／Ｐ２）まで異なるデータパケット（ＰＫ
１，ＰＫ２）は、時間間隔（Ｔ２）、例えば、４ビット
期間（これは３０Ｍｂデータ信号の場合、約１３０ｎｓ
に相当する）程度の短い間隔により分離させることがで
きる。この間隔Ｔ２（図２の符号２０３で示される）は
“リセット間隔”と定義される。
【００５５】図８を参照する。リセット回路は、共通の
リセット可能回路８２０（リセット信号からリセット可
能信号を発生する）と、リセット放電回路８３０（各ピ
ーク検出器回路の一部である）を包含する。このリセッ
ト放電回路８３０は正ピーク検出器Ａ2Pに関してのみ図
示されている。
【００５６】リセット回路は、速度，精度，“クラン
プ”機能，電力節約およびＣＭＯＳ／ＴＴＬ入力レベル
などの属性を提供する。
【００５７】第１の属性である速度は、ピーク検出器コ
ンデンサＣPDを出来るだけ急速に放電またはクランプす
ることにより得られる。これは大きな放電電流（Ｉ
DIS ）しか必要としない。第２の属性である精度は、ピ
ーク検出器コンデンサＣPD電圧がその起動（データ不存
在）値に達したときに、放電電流ＩDIS （クランプ機
能）が即座に“ＯＦＦ”されなければならないので、問
題を面倒にする。ピーク検出器回路Ａ2P内の初期バイア
ス電圧のために、この起動値はゼロボルトではない。
【００５８】リセット間隔中にピーク検出器充電回路
（すなわち、増幅器Ａ2 およびＡ5 ）を“ＯＦＦ”さ
せ、同様に、リセット間隔以外の全ての間中に放電回路
（すなわち、増幅器Ａ6 ）を“ＯＦＦ”させるために、
このクランプ機能が必要である。このクランプ回路は、
パケット受信機出力（すなわち、増幅器Ａ3 ）をリセッ
ト間隔中に明確な論理状態に強制するのにも使用され
る。明らかに、増幅器Ａ3 が量子化器回路Ｑ1 の一部で
ある場合、量子化器Ｑ1 はクランプ機能によりリセット
される。電力節約およびＣＭＯＳ／ＴＴＬ入力レベルは
システム要件である。
【００５９】リセット放電回路８３０は次のように動作
する。比較増幅器Ａ6 はＣPDに印加される電圧を精度基
準電圧と比較する。この電圧が基準電圧ＶDIS を超えて
いる場合、スイッチＳF を閉成し、放電電流ＩDIS をＣ
PDから抜き取る。精度基準電圧ＶDIS は２段階画像回路
として実現される。
【００６０】図８の受信機により入力データが全く受信
されない場合、電圧ＶDIS は本質的に初期出力電圧Ｖ
OUT を示す。第１段階Ａ1iは入力増幅器Ａ1 のコピーで
あるが、第２段階Ａ2iはピーク検出器回路Ａ2 のコピー
である。（ピーク検出器増幅器Ａ2 内で使用されている
利得増大レジスタＲ１は第１画像段階Ａ1iの出力８４０
に対して参照される。）ＩDIS は非常に大きいの、コン
デンサＣPDを急速に放電させるために、増幅器Ａ6 放電
ループによる時間遅延は短くなければならない。さもな
ければ、コンデンサＣPDは非常に緩慢に放電するであろ
う。
【００６１】同様に、増幅器Ａ6 の利得は正確な放電を
保証するために大きくなければならない。幸いにも、安
定性は増幅器Ａ6 ループの関心事ではない。なぜなら、
増幅器Ａ6 ループはコンデンサＣPDを放電させるだけで
あり、コンデンサを充電させることはできないからであ
る。すなわち、発振を起こさせる回復力は存在しないか
らである。
【００６２】クランプ機能は図８のリセットブロック８
２０により行われる。この回路ブロックはリセット入力
信号をリセット可能クランプ信号に変換し、また、放電
電流ＩDIS を“ＯＮ”および“ＯＦＦ”させる。これ
は、リセット入力信号が存在しない場合に、リセット放
電回路８３０の電力消費量を最小にすることにより電力
を節約する。
【００６３】別の実施態様では、リセット放電回路は粗
放電回路８５０と細放電回路８３０を包含する。（細放
電回路用にリセット放電回路を使用する場合、放電電流
源ＩDIS を微小電流値に調整しなければならない。）粗
放電回路８５０は前記の放電回路８３０と同様に動作す
る。但し、電圧ＶOUT とＶDIS の差がオフセット電圧Ｖ
OFF1を超えなければ粗放電回路８５０は起動されない。
【００６４】起動された場合、粗放電回路８５０はスイ
ッチＳC を電流源ＩDIS2に接続可能し、コンデンサＣPD
を放電させる。ＶOUT はＶDIS よりも大きいので、細放
電回路８３０も起動される。従って、ＶOUT がＶDIS ＋
ＶOFF1よりも大きい場合、粗放電回路８５０および細放
電回路８３０の両方とも同時にコンデンサＣPDを放電さ
せる。ＩDIS2はＩDIS よりも遥かに大きいので、ＩDIS2
が本質的に放電速度をコントロールする。
【００６５】電圧ＶOUT が低下し、そして、ＶDIS ＋Ｖ
OFF1に達したら、粗放電回路８５０はコンデンサＣPDか
ら電流源ＩDIS2を切断する。その後、細放電回路８３０
だけがコンデンサＣPDを放電し、緩慢で、一層正確にコ
ントロールすることができる放電速度を保証する。粗放
電回路と細放電回路を併用することにより、リセット放
電回路は、(1) 高電力レベルパケットデータからピーク
電圧のコンデンサＣPDを急速に放電させことができ、
(2) コンデンサＣPDを所望の電圧ＶDIS にまで極めて正
確に放電させることができる。
【００６６】低電力パケットデータの場合、粗放電回路
８５０は全く使用されない。斯くして、リセット放電回
路は、最終放電電圧のコントロールの正確性を犠牲にす
ることなく、放電速度を増大させることができる（すな
わち、迅速な放電を保証する）。この構成によれば、リ
セット回路は、過大な放電速度による行き過ぎなしに、
コンデンサＣPDを急速、かつ、正確に放電させることが
できる。速い放電速度は、数十〜数百Ｍｂ／ｓの範囲に
及ぶデータ速度について数ビットタイム以内に受信機を
確実にリセットできるようにする。
【００６７】コンデンサＣPDの最終放電電圧の設定の正
確性は、隣接するパケットデータ電力に関する受信機の
動的入力信号範囲を確実に約１００：１にすることを可
能にする。すなわち、受信機は、直ぐ後に１００倍以上
も高いレベルのパケットデータ信号が続く低レベルパケ
ットデータを受信することができる。
【００６８】差動出力を有するトランスインピーダンス
プリアンプＡ1 を利用するデジタルデータ受信機の完成
について説明してきたが、単一の最終出力を有する増幅
器も使用できる。このような実施態様の場合、出力増幅
器Ａ3 は単一の入力を有する。更に、このような実施態
様では、負ピーク検出器Ａ2Nは、ＢX ，ＢY およびＢZ
について使用されているＮＰＮタイプのトランジスタの
代わりに、ＰＮＰタイプのトランジスタを使用する“最
小レベル”検出器となる。
【００６９】従って、検出器Ａ2Nは、（前記の実施例で
発生された負ピーク電圧を示す最大電圧よりもむしろ）
最小電圧を示す最小レベル電圧を発生する。この場合、
暗レベルオフセットは、Ａ2Nの出力と画像回路Ａ11の出
力に類似の新たな基準電圧との間の差、すなわち、暗レ
ベル信号が存在しない増幅器Ａ1 出力により決定され
る。
【００７０】その後、比較増幅器Ａ4 は、検出器Ａ2Nか
ら出力された最小ピーク電圧とこの新たな基準電圧との
間の差を受信する差動増幅器のままでいる。次いで、こ
の差動増幅器はローパスフィルタと一緒になって、増幅
器Ａ1 へ入力される前に、Ｉinから減算または分流され
るｄｃ電流Ｉcompを発生する。
【００７１】更に、本発明は増幅器Ａ1 をトランスイン
ピーダンス増幅器から電圧増幅器へ変更することによ
り、（電流入力信号よりもむしろ）電圧入力信号により
使用することができる。これは、光検出器ＰD1を、特定
の出力インピーダンスの電圧信号源ＶS で置換すること
により実現される。
【００７２】このような構成は、光検出器ＰD1を図８の
点線ブロック８６０および８７０で示された回路で置換
する。この場合、電圧源ＶREF1はｄｃバイアス電圧であ
り、電圧源ＶS は入力電圧信号である。ブロック８６０
および８７０内の抵抗器ＺINは増幅器Ａ1 をトランスイ
ンピーダンス増幅器から電圧増幅器へ転用する。
【００７３】ここで説明した実施例では、アナログ回路
ブロックは実際に周知のＥＣＬゲートか、または、ＥＣ
Ｌゲートを簡単に変更したものの何れかである。ＥＣＬ
ゲートは電流源ロードとこれに続くエミッターフォロア
ステージを有する差動対からなる。これらの回路は、僅
かな利得しか与えないが、本質的に非常に高速である。
【００７４】入力増幅器、出力増幅器、ピーク検出器Ａ
2PおよびＡ2N、増幅器Ａ5 およびＡ6 、及び精度基準Ａ
1iおよびＡ2iは米国特許第５０２５４５６号明細書など
に詳記された回路を用いることにより完成させることが
できる。
【００７５】前記の実施例ではバイポーラ集積回路技術
を用いているが、ＦＥＴなどのようなその他の回路技術
も当然使用できる。
【００７６】例えば、シリコン、ガリウム砒素またはそ
の他の適当な半導体材料を使用して回路を完成させるこ
とができる。更に、図８に示した増幅器回路機能を完成
させるためにその他の周知回路も使用することができ
る。
【００７７】更に、本発明をバーストモードで動作され
るパケットデータシステムで使用する受信機として説明
したが、本発明は連続的なデータ伝送を利用するシステ
ムにおいても当然使用することができる。本発明を光信
号による用途について説明したが、本発明は光信号以外
の信号系についても使用できる。
【００７８】
【発明の効果】以上説明したように、本発明によれば、
デジタルデータ受信機は最小及び最大振幅の受信入力信
号を検出し、そして、この受信入力信号から、データ受
信機の入力端に入力されるべきデータ入力信号から減算
すべきｄｃまたは低周波数電流を決定する。この電流分
流構成は、前記の問題のある“暗レベル”光信号に応答
して、データ受信機に対する入力端において、ホトダイ
オードにより発生されたｄｃまたは低周波数電流を殆ど
除去する。その結果、本発明のデータ受信機はｄｃ“暗
レベル”光に対する感度が飛躍的に低下され、それによ
り、入力データ信号検出の感度及び精度が格段に向上す
る。
【図面の簡単な説明】
【図１】米国特許第５０２５４５６号明細書に開示され
た従来技術のバーストモード受信機回路のブロック図で
ある。
【図２】(1) バーストモード間欠信号伝送源および(2)
パケットモード間欠複数伝送源の２つのモードのうちの
一方のモードで動作する光通信システム受信されたデー
タ波形を示す波形図である。
【図３】パケットモードで動作される図１の回路におけ
る光電流入力，ピーク検出器出力，プリアンプ出力およ
び決定回路（量子化器）出力を示す波形図である。
【図４】レーザ電流の関数としてレーザ明度（または光
出力Ｐ）を示す特性図である。
【図５】“暗電流”（本質的にｄｃ電流）がゼロでない
でない場合における、図１の回路における光電流入力と
決定回路受信機出力を示す波形図である。“ＴＨ２”は
ａｃ信号振幅の中心における“真”または理想論理閾値
を示し、“ＴＨ１”は暗電流を含む総入力振幅の半分に
おいて確立された偽論理閾値を示す。
【図６】“暗レベル”入力電流を処理するように変更さ
れたアダプティブ閾値回路および異なる電力レベルの間
隔が接近したデータパケットの受信が可能なリセット回
路を包含する本発明による“パケットデータ受信機”の
ブロック図である。
【図７】暗レベル信号が存在する場合と存在しない場合
に、プリアンプＡ1 の出力信号レベルとピーク検出器Ａ
2P及びＡ2Nの対応するレベルを示す波形図である。
【図８】各々、ブースタスルー回路とリセット回路（ピ
ーク検出器放電回路と精度基準を含む）を有する２個の
同一のピーク検出器の細部を示す本発明の受信機の詳細
なブロック図である。
【符号の説明】
６００ 暗レベル補償器回路 ６１０ アダプティブ閾値回路 ６２０ リセット回路 ８１０ スルーブースタ回路 ８２０ リセット可能回路 ８３０ 細放電回路 ８５０ 粗放電回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ユースケ オータ アメリカ合衆国 ニュージャージー、マウ ンテン レイクス、ローレル ヒル ロー ド、215 (72)発明者 ロバート ジェラルド スワーツ アメリカ合衆国 ニュージャジー、ティン トン フォールズ、ウェリントン ドライ ブ、65

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 デジタルデータ入力信号を受信する第１
    の入力手段と，第１の基準信号を受信する第２の入力手
    段と、データ出力信号を出力する出力手段とを有するｄ
    ｃ結合差動入力増幅器回路（Ａ1 ）と、 前記データ出力信号の第１のピーク振幅を検出し、か
    つ、前記第１の基準信号を発生する第１の検出器手段
    （Ａ2P）と、 前記データ出力信号の第２のピーク振幅を検出し、か
    つ、第２の基準信号を発生する第２の検出器手段
    （Ａ2N）と、 前記第１および第２の基準信号に応答して、前記データ
    入力信号のｄｃまたは低周波数電流の一部を前記第１の
    入力手段から分流する手段（Ａ4 ）と、からなることを
    特徴とするデジタルデータ受信機。
  2. 【請求項２】 前記第１の検出器手段は、 前記データ入力信号の前記第１のピーク振幅を記憶する
    手段（ＣPD，Ａ2P）と、 前記記憶手段の放電速度をコントロールする増幅器手段
    （ＢY ，Ａ2P）を包含することを特徴とする請求項１の
    受信機。
  3. 【請求項３】 前記第１の検出器手段は、前記データ出
    力が所定のオフセット電圧よりも前記第１の基準信号を
    超える場合に、前記記憶手段の充電を助けるスルーブー
    スタ増幅器８１０を包含することを特徴とする請求項２
    の受信機。
  4. 【請求項４】 前記第２の検出器手段は、 前記データ入力信号の前記第２のピーク振幅を記憶する
    手段（ＣPD，Ａ2N）と、 前記記憶手段の放電速度をコントロールする増幅器手段
    （ＢY ，Ａ2N）を包含することを特徴とする請求項１の
    受信機。
  5. 【請求項５】前記入力増幅器回路の前記出力手段は、第
    １および第２の差動出力手段を包含し、 前記第１の検出器手段は、前記第１の出力手段に接続
    し、 前記第２の検出器手段は、前記第２の出力手段に接続す
    る、 ことを特徴とする請求項１の受信機。
  6. 【請求項６】 前記分流手段は、 前記第１の基準信号に接続された第１の入力、前記第２
    の基準信号に接続された第２の入力及び前記データ入力
    信号から前記ｄｃ電流の分流をコントロールする出力手
    段を有する比較増幅器手段を包含することを特徴とする
    請求項１の受信機。
  7. 【請求項７】 前記入力増幅器回路は、前記入力増幅器
    回路の電圧出力伝達特性に対する入力電流の大きさを調
    整する第１のフィードバックループを有することを特徴
    とする請求項１の受信機。
  8. 【請求項８】 低周波数時、また、前記データ入力信号
    の不存在中およびデータ入力信号のオンセット時に、前
    記差動増幅器回路は第１の利得値を有し、かつ、高周波
    数時及びデータ入力信号の正ピーク振幅が到着した後の
    所定期間中に第１の利得値の約２倍に等しい第２の利得
    値を有するような態様で、前記第１の検出器手段は前記
    第１の基準信号を発生することを特徴とする請求項１の
    受信機。
  9. 【請求項９】 前記第１の基準信号は、前記データ入力
    信号に応答して発生された差動増幅器出力のピーク間振
    幅の約１／２に等しいｄｃ電圧であることを特徴とする
    請求項１の受信機。
  10. 【請求項１０】 デジタルデータ入力信号を受信する第
    １の入力手段，基準信号を受信する第２の入力手段およ
    びデータ出力信号を出力する出力手段を有するｄｃ結合
    差動入力増幅器回路（Ａ1 ）と、 前記データ出力信号のピーク振幅を検出し、かつ、前記
    基準信号を発生する第１の検出器手段（Ａ2P）と、 前記データ出力信号の最大及び最小振幅を検出し、か
    つ、これに応答して、ｄｃまたは低周波数電流の比例量
    を前記データ入力信号から分流する第２の検出器手段
    （Ａ2N）と、 からなることを特徴とするデジタルデータ受信機。
  11. 【請求項１１】 デジタルデータ入力信号を受信する第
    １の入力手段，基準信号を受信する第２の入力手段，第
    １のデータ出力信号を出力する第１の出力手段及び第２
    のデータ出力信号を出力する第２の出力手段を有するｄ
    ｃ結合差動入力増幅器回路（Ａ1 ）と、 前記第１のデータ出力信号のピーク振幅を検出し、か
    つ、前記基準信号を発生する第１の検出器手段（Ａ2P）
    と、 前記第２のデータ出力信号のピーク振幅を検出する第２
    の検出器手段（Ａ2N）と、 前記第１および第２の検出器手段の各々からの制御信号
    に応答して、前記データ入力信号の一部を前記第１の入
    力手段から分流する手段（Ａ4 ）と、 からなることを特徴とするデジタルデータ受信機。
  12. 【請求項１２】 ｄｃ電流成分を有するデジタルデータ
    入力信号を少なくとも１０メガビット／秒の速度で受信
    し、かつ、これに応答して、第１のデータ出力信号を発
    生するｄｃ結合増幅器回路（Ａ1 ）と、 前記データ出力信号の最大及び最小振幅を検出し、か
    つ、これに応答して、前記ｄｃ電流の比例量を前記デー
    タ入力信号から分流する検出器手段（Ａ2P，Ａ2N）と、 からなることを特徴とするデジタルデータ受信機。
  13. 【請求項１３】 デジタル光信号を受信し、この受信し
    たデジタル光信号を電気的なデータ信号に変換する手段
    （ＰＤ1 ）と、 前記電気的データ信号を受信する第１の入力手段，第１
    の基準信号を受信する第２の入力手段およびデータ出力
    信号を出力する出力手段を有するｄｃ結合差動入力増幅
    器回路（Ａ1 ）と、 前記データ出力信号の第１のピーク振幅を検出し
    （Ａ2P）、かつ、前記第１の基準信号を発生する
    （Ａ2N）第１の検出器手段と、 前記データ出力信号の最大及び最小振幅を検出し、か
    つ、これに応答して、ｄｃまたは低周波数電流の比例量
    を前記データ入力信号から分流する第２の検出器手段
    （Ａ4 ）とからなることを特徴とする光信号受信機。
JP5306080A 1992-11-13 1993-11-12 デジタルデータ受信機 Pending JPH06232916A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US97603992A 1992-11-13 1992-11-13
US976039 1992-11-13

Publications (1)

Publication Number Publication Date
JPH06232916A true JPH06232916A (ja) 1994-08-19

Family

ID=25523655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5306080A Pending JPH06232916A (ja) 1992-11-13 1993-11-12 デジタルデータ受信機

Country Status (4)

Country Link
US (1) US5430766A (ja)
EP (1) EP0597633A1 (ja)
JP (1) JPH06232916A (ja)
CA (1) CA2106439A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07303119A (ja) * 1994-05-02 1995-11-14 At & T Corp サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器
JP2010213128A (ja) * 2009-03-12 2010-09-24 Sumitomo Electric Device Innovations Inc 電子回路

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822104A (en) * 1995-02-24 1998-10-13 Nec Corporation Digital optical receiving apparatus
JP3479154B2 (ja) * 1995-04-04 2003-12-15 株式会社アドバンテスト 信号弁別回路
US5790295A (en) * 1995-08-28 1998-08-04 Apple Computer, Inc. Gated integrator preamplifier for infrared data networks
EP0792012B1 (en) * 1996-02-23 2003-05-07 Matsushita Electric Industrial Co., Ltd. Amplifier for burst signal and optical receiving circuit
US5801867A (en) * 1996-03-20 1998-09-01 Ericsson Raynet DC-coupled receiver for shared optical system
US5828476A (en) * 1996-06-11 1998-10-27 The Boeing Company Dual rate, burst mode, radiation hardened, optical transceiver
JP3758750B2 (ja) * 1996-07-02 2006-03-22 富士通株式会社 光受信装置
FI974225A (fi) * 1997-11-13 1999-05-14 Nokia Telecommunications Oy Optinen vastaanotin
US6232842B1 (en) * 1998-03-13 2001-05-15 Matsushita Electric Industrial Co., Ltd. Amplifying circuit and optical receiver comprising the same
JPH11317626A (ja) * 1998-04-30 1999-11-16 Sharp Corp Ｆｍ復調器
US6359941B1 (en) * 1998-04-30 2002-03-19 Lucent Technologies Inc. System and method for improved reference threshold setting in a burst mode digital data receiver
JP3234573B2 (ja) * 1998-08-31 2001-12-04 松下電器産業株式会社 パケットフィルタリング装置
US6785344B1 (en) 2000-04-11 2004-08-31 Terawave Communications, Inc. Fast threshold determination for packet-multiplexed digital communication
US6735260B1 (en) * 2000-04-17 2004-05-11 Texas Instruments Incorporated Adaptive data slicer
KR100381410B1 (ko) * 2000-08-23 2003-04-23 학교법인 한국정보통신학원 다단 궤환형 버스트모드 광수신기
US6963696B1 (en) * 2001-04-30 2005-11-08 Quantum Bridge Communications, Inc. AC-coupled burst mode receiver with wide dynamic range
US6420928B1 (en) 2001-04-30 2002-07-16 Quantum Bridge Communications, Inc. AC coupled pre-amplifier for burst signal
US7058315B2 (en) * 2001-10-09 2006-06-06 Chiaro Networks Ltd. Fast decision threshold controller for burst-mode receiver
US7421053B1 (en) 2002-04-26 2008-09-02 Yt Networks Capital, Llc Fast clock acquisition enable method using phase stir injection to PLL for burst mode optical receivers
KR100630083B1 (ko) * 2002-04-26 2006-09-27 삼성전자주식회사 버스트모드 광 수신기의 자동이득조절 장치
US6816010B2 (en) * 2002-12-20 2004-11-09 Intel Corporation Transimpedance amplifier
US6774728B2 (en) * 2002-12-20 2004-08-10 Intel Corporation Transimpedance amplifier
US6809596B2 (en) * 2002-12-20 2004-10-26 Intel Corporation DC offset cancellation circuit, system and method
US6833762B2 (en) * 2002-12-20 2004-12-21 Intel Corporation Transimpedance ampifier
KR100547840B1 (ko) * 2003-06-04 2006-01-31 삼성전자주식회사 빠른 세틀링 시간을 갖는 자동 이득 제어 장치
KR100535311B1 (ko) * 2003-12-18 2005-12-09 한국전자통신연구원 광 수신기의 문턱전압 제어 장치
US7394996B2 (en) * 2004-06-16 2008-07-01 Industrial Technology Research Institute Burst mode optical receiver and system and method therefor
CN100399727C (zh) * 2004-08-27 2008-07-02 电子科技大学 一种光突发模式接收机
DE102005002195A1 (de) * 2005-01-17 2006-07-27 Siemens Ag Verfahren und Anordnung zur Regeneration eines optischen Datensignals
US7447395B2 (en) * 2006-06-15 2008-11-04 Sioptical, Inc. Silicon modulator offset tuning arrangement
US7697793B2 (en) * 2006-06-15 2010-04-13 Lightwire, Inc. Silicon modulator offset tuning arrangement
WO2008101758A1 (de) * 2007-02-21 2008-08-28 Nokia Siemens Networks Gmbh & Co. Kg Verfahren zum empfang von optischen burst-multiplexsignalen und burst-mode-empfänger
JP5176505B2 (ja) * 2007-12-03 2013-04-03 富士通オプティカルコンポーネンツ株式会社 光受信装置，光局側装置および光ネットワークシステム
EP2073472A1 (en) * 2007-12-19 2009-06-24 Eqcologic NV DC restoration circuit allowing sparse data patterns
US7525465B1 (en) * 2008-02-19 2009-04-28 Newport Media, Inc. Reconfigurable and adaptive continuous time-sigma delta data converter
KR100972033B1 (ko) * 2008-08-13 2010-07-23 한국전자통신연구원 전치 증폭기와 후치 증폭기가 단일로 집적된 기가비트 수동형 광 네트워크용 버스트 모드 수신기
US20100254491A1 (en) * 2009-04-01 2010-10-07 General Electric Company Dc offset compensating system and method
US8358940B2 (en) * 2009-07-10 2013-01-22 Luxtera Inc. Method and system for optoelectronic receivers for uncoded data
KR101310904B1 (ko) * 2009-11-30 2013-09-25 한국전자통신연구원 버스트 모드 수신기 및 타이밍 제어 방법
JP2011142581A (ja) * 2010-01-08 2011-07-21 Fujitsu Optical Components Ltd 光通信方法、光通信システム、光信号受信装置及び光信号送信装置
US8705985B2 (en) 2010-06-02 2014-04-22 Mellanox Technologies Denmark Aps Fast optical receiver for unencoded data
US9252889B2 (en) 2011-11-03 2016-02-02 Mellanox Technologies Denmark Aps Fast optical receiver
US8994925B2 (en) * 2012-03-27 2015-03-31 Pulsedlight, Inc. Optical distance measurement device
JP6107146B2 (ja) * 2013-01-10 2017-04-05 富士通株式会社 光受信回路
CN108141286A (zh) * 2015-09-15 2018-06-08 法尔科姆斯有限公司 具有共源共栅前端的光接收器
US10333472B2 (en) 2015-09-15 2019-06-25 Firecomms Limited Optical receiver
US10819425B2 (en) * 2018-07-09 2020-10-27 Sumitomo Electric Industries, Ltd. Transimpedance amplifier for receiving burst optical signal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132411A (ja) * 1985-12-04 1987-06-15 Hitachi Ltd 利得・オフセツト制御回路
JPH02266630A (ja) * 1989-02-02 1990-10-31 American Teleph & Telegr Co <Att> デジタルデータ受信装置
JPH05227104A (ja) * 1992-02-13 1993-09-03 Nec Corp 光受信装置
JPH06177664A (ja) * 1992-07-16 1994-06-24 Nec Corp ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路
JPH06204881A (ja) * 1993-01-07 1994-07-22 Nec Corp 単極性符号・双極性符号変換回路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1603016A (en) * 1978-05-31 1981-11-18 Abbott Lab Amplifier with dark current compensation
FR2473823A1 (fr) * 1980-01-14 1981-07-17 Dassault Electronique Installation pour la transmission d'informations par ligne omnibus optique
CA1175919A (en) * 1980-02-20 1984-10-09 Toshitaka Tsuda Device for discriminating between two values of a signal with dc offset compensation
CA1212729A (en) * 1981-12-08 1986-10-14 Hiroshi Ogawa Digital signal detecting and compensating circuit with adjustable window signal
US4498001A (en) * 1982-07-26 1985-02-05 At&T Bell Laboratories Transimpedance amplifier for optical receivers
FR2579045B1 (fr) * 1985-03-14 1988-03-04 Bull Sa Transducteur optoelectronique
US4736391A (en) * 1986-07-22 1988-04-05 General Electric Company Threshold control with data receiver
US4781195A (en) * 1987-12-02 1988-11-01 The Boc Group, Inc. Blood monitoring apparatus and methods with amplifier input dark current correction
US4926442A (en) * 1988-06-17 1990-05-15 International Business Machines Corporation CMOS signal threshold detector
JPH0695741B2 (ja) * 1988-07-27 1994-11-24 三菱電機株式会社 自動利得制御回路
JPH0786513B2 (ja) * 1988-12-14 1995-09-20 三菱電機株式会社 データ受信装置
US4905255A (en) * 1989-01-03 1990-02-27 American Telephone And Telegraph Company Decision directed gain control
JPH0754335B2 (ja) * 1989-01-31 1995-06-07 富士通株式会社 ピーク値検出回路
US4937842A (en) * 1989-02-23 1990-06-26 Motorola Inc. Self adjusting data detector
US5119404A (en) * 1990-08-06 1992-06-02 Japan Aviation Electronics Industry Limited Signal receiver

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62132411A (ja) * 1985-12-04 1987-06-15 Hitachi Ltd 利得・オフセツト制御回路
JPH02266630A (ja) * 1989-02-02 1990-10-31 American Teleph & Telegr Co <Att> デジタルデータ受信装置
JPH05227104A (ja) * 1992-02-13 1993-09-03 Nec Corp 光受信装置
JPH06177664A (ja) * 1992-07-16 1994-06-24 Nec Corp ディジタル光受信回路とトランスインピーダンスアンプ回路とプリアンプ回路
JPH06204881A (ja) * 1993-01-07 1994-07-22 Nec Corp 単極性符号・双極性符号変換回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07303119A (ja) * 1994-05-02 1995-11-14 At & T Corp サンプリングされたデータ出力と背景光をキャンセルできるパケットデータ受信器
JP2010213128A (ja) * 2009-03-12 2010-09-24 Sumitomo Electric Device Innovations Inc 電子回路

Also Published As

Publication number Publication date
CA2106439A1 (en) 1994-05-14
US5430766A (en) 1995-07-04
EP0597633A1 (en) 1994-05-18

Similar Documents

Publication Publication Date Title
JPH06232916A (ja) デジタルデータ受信機
JP2991911B2 (ja) デジタルデータ受信機
US5539779A (en) Automatic offset control circuit for digital receiver
JP2651031B2 (ja) デジタルデータ受信装置
US6151150A (en) Method and apparatus for level decision and optical receiver using same
US4415803A (en) Optical receiver with improved dynamic range
EP0611059B1 (en) A system for DC restoration of serially transmitted binary signals
EP1357717B1 (en) Automatic detection threshold control device for burst mode optical receiver
US6784750B2 (en) Transimpedance amplifier with selective DC compensation
US5822104A (en) Digital optical receiving apparatus
US10819425B2 (en) Transimpedance amplifier for receiving burst optical signal
US6118829A (en) Apparatus and method for automatic mode selection in a communications receiver
KR100630089B1 (ko) 차동 출력 구조의 버스트모드 광 수신기
EP1746725B1 (en) Signal amplifying circuit
US6191879B1 (en) Offset control for burst-mode optical receiver
US7330670B2 (en) Bottom level detection device for burst mode optical receiver
JP2962218B2 (ja) ディジタル光受信回路
KR100381410B1 (ko) 다단 궤환형 버스트모드 광수신기
JPH05136635A (ja) 信号受信装置
US5146476A (en) High gain amplifier for reception of low level pulse code modulation nonreturn-to-zero signals
Swartz et al. A burst mode, packet receiver with precision reset and automatic dark level compensation for optical bus communications
JPH08139526A (ja) 光受信装置
JPH0614647B2 (ja) 光受信回路
JPS63131733A (ja) 光受信回路