JP2571521B2 - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JP2571521B2 JP2571521B2 JP5204594A JP20459493A JP2571521B2 JP 2571521 B2 JP2571521 B2 JP 2571521B2 JP 5204594 A JP5204594 A JP 5204594A JP 20459493 A JP20459493 A JP 20459493A JP 2571521 B2 JP2571521 B2 JP 2571521B2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- transistors
- transistor
- current
- differential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 claims description 12
- 238000010168 coupling process Methods 0.000 claims description 12
- 238000005859 coupling reaction Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 11
- 230000004044 response Effects 0.000 description 9
- 230000007423 decrease Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07C—ACYCLIC OR CARBOCYCLIC COMPOUNDS
- C07C45/00—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds
- C07C45/49—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by reaction with carbon monoxide
- C07C45/50—Preparation of compounds having >C = O groups bound only to carbon or hydrogen atoms; Preparation of chelates of such compounds by reaction with carbon monoxide by oxo-reactions
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J31/00—Catalysts comprising hydrides, coordination complexes or organic compounds
- B01J31/16—Catalysts comprising hydrides, coordination complexes or organic compounds containing coordination complexes
- B01J31/24—Phosphines, i.e. phosphorus bonded to only carbon atoms, or to both carbon and hydrogen atoms, including e.g. sp2-hybridised phosphorus compounds such as phosphabenzene, phosphole or anionic phospholide ligands
- B01J31/2404—Cyclic ligands, including e.g. non-condensed polycyclic ligands, the phosphine-P atom being a ring member or a substituent on the ring
- B01J31/2442—Cyclic ligands, including e.g. non-condensed polycyclic ligands, the phosphine-P atom being a ring member or a substituent on the ring comprising condensed ring systems
- B01J31/2461—Cyclic ligands, including e.g. non-condensed polycyclic ligands, the phosphine-P atom being a ring member or a substituent on the ring comprising condensed ring systems and phosphine-P atoms as ring members in the condensed ring system or in a further ring
- B01J31/248—Bridged ring systems, e.g. 9-phosphabicyclononane
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
- C07F15/00—Compounds containing elements of Groups 8, 9, 10 or 18 of the Periodic Table
- C07F15/0006—Compounds containing elements of Groups 8, 9, 10 or 18 of the Periodic Table compounds of the platinum group
- C07F15/0073—Rhodium compounds
- C07F15/008—Rhodium compounds without a metal-carbon linkage
-
- C—CHEMISTRY; METALLURGY
- C07—ORGANIC CHEMISTRY
- C07F—ACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
- C07F9/00—Compounds containing elements of Groups 5 or 15 of the Periodic Table
- C07F9/02—Phosphorus compounds
- C07F9/547—Heterocyclic compounds, e.g. containing phosphorus as a ring hetero atom
- C07F9/6564—Heterocyclic compounds, e.g. containing phosphorus as a ring hetero atom having phosphorus atoms, with or without nitrogen, oxygen, sulfur, selenium or tellurium atoms, as ring hetero atoms
- C07F9/6568—Heterocyclic compounds, e.g. containing phosphorus as a ring hetero atom having phosphorus atoms, with or without nitrogen, oxygen, sulfur, selenium or tellurium atoms, as ring hetero atoms having phosphorus atoms as the only ring hetero atoms
- C07F9/65683—Heterocyclic compounds, e.g. containing phosphorus as a ring hetero atom having phosphorus atoms, with or without nitrogen, oxygen, sulfur, selenium or tellurium atoms, as ring hetero atoms having phosphorus atoms as the only ring hetero atoms the ring phosphorus atom being part of a phosphine
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45098—PI types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45197—Pl types
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J2231/00—Catalytic reactions performed with catalysts classified in B01J31/00
- B01J2231/30—Addition reactions at carbon centres, i.e. to either C-C or C-X multiple bonds
- B01J2231/32—Addition reactions to C=C or C-C triple bonds
- B01J2231/321—Hydroformylation, metalformylation, carbonylation or hydroaminomethylation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B01—PHYSICAL OR CHEMICAL PROCESSES OR APPARATUS IN GENERAL
- B01J—CHEMICAL OR PHYSICAL PROCESSES, e.g. CATALYSIS OR COLLOID CHEMISTRY; THEIR RELEVANT APPARATUS
- B01J2531/00—Additional information regarding catalytic systems classified in B01J31/00
- B01J2531/80—Complexes comprising metals of Group VIII as the central metal
- B01J2531/82—Metals of the platinum group
- B01J2531/822—Rhodium
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45176—A cross coupling circuit, e.g. consisting of two cross coupled transistors, being added in the load circuit of the amplifying transistors of a differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45221—Indexing scheme relating to differential amplifiers the output signal being taken from the two complementary outputs of the differential amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45458—Indexing scheme relating to differential amplifiers the CSC comprising one or more capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45496—Indexing scheme relating to differential amplifiers the CSC comprising one or more extra resistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45648—Indexing scheme relating to differential amplifiers the LC comprising two current sources, which are not cascode current sources
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45668—Indexing scheme relating to differential amplifiers the LC comprising a level shifter circuit, which does not comprise diodes
Landscapes
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Power Engineering (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Health & Medical Sciences (AREA)
- Biochemistry (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Life Sciences & Earth Sciences (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
- Low-Molecular Organic Synthesis Reactions Using Catalysts (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、差動増幅器、特に、信
号路にＮＰＮ型バイポーラ・トランジスタのみを用いる
ことが可能な内部レベル・シフタを有する高精度線形差
動増幅器に関する。
号路にＮＰＮ型バイポーラ・トランジスタのみを用いる
ことが可能な内部レベル・シフタを有する高精度線形差
動増幅器に関する。
【０００２】
【従来技術及び発明が解決しようとする課題】図１６
は、従来のレベル・シフト型差動増幅器１０の一例を示
している。この差動増幅器１０は、レベル・シフト回路
網があるので、ＮＰＮ型バイポーラ・トランジスタのみ
を用いた半導体処理により構成出来る。信号経路にＰＮ
Ｐ型バイポーラ・トランジスタは必要ではない。主差動
増幅器は、トランジスタＱ1及びＱ2、負荷電流源Ｉ1及
びＩ2並びに利得設定用抵抗器Ｒ1を含み、入力端１２及
び１４には、入力信号ＩＮＰＵＴN及びＩＮＰＵＴPが入
力される。トランジスタＱ2のコレクタは、コンデンサ
Ｃ1及び抵抗器Ｒ4で構成されたレベル・シフト回路網に
接続されると共に、トランジスタＱ5及びＱ6、電流源Ｉ
5及びＩ6並びに負荷抵抗器Ｒ5を含む出力増幅器のコレ
クタ入力端に接続されている。同様のレベル・シフト回
路網がコンデンサＣ2及び抵抗器Ｒ2で構成され、トラン
ジスタＱ1のコレクタに接続されている。同様構成の出
力増幅器がトランジスタＱ3及びＱ4、電流源Ｉ3及びＩ4
並びに負荷抵抗器Ｒ3で構成されている。増幅器１０の
差動出力は、シングル・エンド出力ＯＵＴn及びＯＵＴp
として回路ノード１６及び１８から出力される。図１６
の増幅器１０に設けられたこれらのレベル・シフト回路
網Ｒ2、Ｃ2及びＲ4、Ｃ1は、「アディス（Addis）のレ
ベル・シフタ」として一般に知られている。これらレベ
ル・シフト回路網は、主差動増幅器の出力電圧を夫々Ｉ
3×Ｒ2及びＩ5×Ｒ4の電圧分だけ低下させる。この出力
電圧は、入力電圧以下にシフトすることが出来るので、
多段接続した場合に各段を飽和させないようにすること
が出来る。このような増幅器１０の動作についての詳細
は、アディス発明の米国特許第４７２５７９０号の明細
書（特公平５−３６９６７号公報）に記載されている。
は、従来のレベル・シフト型差動増幅器１０の一例を示
している。この差動増幅器１０は、レベル・シフト回路
網があるので、ＮＰＮ型バイポーラ・トランジスタのみ
を用いた半導体処理により構成出来る。信号経路にＰＮ
Ｐ型バイポーラ・トランジスタは必要ではない。主差動
増幅器は、トランジスタＱ1及びＱ2、負荷電流源Ｉ1及
びＩ2並びに利得設定用抵抗器Ｒ1を含み、入力端１２及
び１４には、入力信号ＩＮＰＵＴN及びＩＮＰＵＴPが入
力される。トランジスタＱ2のコレクタは、コンデンサ
Ｃ1及び抵抗器Ｒ4で構成されたレベル・シフト回路網に
接続されると共に、トランジスタＱ5及びＱ6、電流源Ｉ
5及びＩ6並びに負荷抵抗器Ｒ5を含む出力増幅器のコレ
クタ入力端に接続されている。同様のレベル・シフト回
路網がコンデンサＣ2及び抵抗器Ｒ2で構成され、トラン
ジスタＱ1のコレクタに接続されている。同様構成の出
力増幅器がトランジスタＱ3及びＱ4、電流源Ｉ3及びＩ4
並びに負荷抵抗器Ｒ3で構成されている。増幅器１０の
差動出力は、シングル・エンド出力ＯＵＴn及びＯＵＴp
として回路ノード１６及び１８から出力される。図１６
の増幅器１０に設けられたこれらのレベル・シフト回路
網Ｒ2、Ｃ2及びＲ4、Ｃ1は、「アディス（Addis）のレ
ベル・シフタ」として一般に知られている。これらレベ
ル・シフト回路網は、主差動増幅器の出力電圧を夫々Ｉ
3×Ｒ2及びＩ5×Ｒ4の電圧分だけ低下させる。この出力
電圧は、入力電圧以下にシフトすることが出来るので、
多段接続した場合に各段を飽和させないようにすること
が出来る。このような増幅器１０の動作についての詳細
は、アディス発明の米国特許第４７２５７９０号の明細
書（特公平５−３６９６７号公報）に記載されている。
【０００３】トランジスタＱ1及びＱ2を含む主差動増幅
器は、所謂カスコンプ増幅器、カスコード増幅器その他
の一般に使用される増幅器で置換することが可能であ
る。このような増幅器の入力信号は、トランジスタＱ1
及びＱ2のエミッタ結合抵抗器Ｒ1を流れる信号電流を発
生させる。更に、この信号電流は、出力増幅器のトラン
ジスタＱ3〜Ｑ6にも流れる。この結果、十分な駆動電流
が電流源Ｉ4、Ｉ6、Ｉ7及びＩ8により維持出来るので、
どのトランジスタにおいても最大電流のダイナミックレ
ンジまで動作が遮断されることがない。代表的な例で
は、電流源Ｉ4及びＩ6の電流値は、電流源Ｉ7及びＩ8の
電流値の２倍よりも少しだけ大きく設定される。これら
バイアス電流Ｉ4及びＩ6は、信号が印加されない時に
は、トランジスタＱ3−Ｑ4及びＱ5−Ｑ6に夫々等しく分
流される。差動増幅器１０は、大きな駆動電流を必要と
するのに加えて、レベル・シフト回路網及び出力増幅器
の回路構成は主増幅器の線形性の精度に関して何等寄与
する点がない。よって、全てＮＰＮトランジスタで構成
され、レベル・シフト機能を有する増幅器であって、駆
動電流が小さく、線形性の精度も改善させたいという要
望がある。従って、本発明の目的は、駆動電流が小さ
く、全てＮＰＮトランジスタで構成されたレベル・シフ
ト機能を有する差動増幅器を提供することである。本発
明の別の目的は、線形性の精度を向上した差動増幅器を
提供することである。
器は、所謂カスコンプ増幅器、カスコード増幅器その他
の一般に使用される増幅器で置換することが可能であ
る。このような増幅器の入力信号は、トランジスタＱ1
及びＱ2のエミッタ結合抵抗器Ｒ1を流れる信号電流を発
生させる。更に、この信号電流は、出力増幅器のトラン
ジスタＱ3〜Ｑ6にも流れる。この結果、十分な駆動電流
が電流源Ｉ4、Ｉ6、Ｉ7及びＩ8により維持出来るので、
どのトランジスタにおいても最大電流のダイナミックレ
ンジまで動作が遮断されることがない。代表的な例で
は、電流源Ｉ4及びＩ6の電流値は、電流源Ｉ7及びＩ8の
電流値の２倍よりも少しだけ大きく設定される。これら
バイアス電流Ｉ4及びＩ6は、信号が印加されない時に
は、トランジスタＱ3−Ｑ4及びＱ5−Ｑ6に夫々等しく分
流される。差動増幅器１０は、大きな駆動電流を必要と
するのに加えて、レベル・シフト回路網及び出力増幅器
の回路構成は主増幅器の線形性の精度に関して何等寄与
する点がない。よって、全てＮＰＮトランジスタで構成
され、レベル・シフト機能を有する増幅器であって、駆
動電流が小さく、線形性の精度も改善させたいという要
望がある。従って、本発明の目的は、駆動電流が小さ
く、全てＮＰＮトランジスタで構成されたレベル・シフ
ト機能を有する差動増幅器を提供することである。本発
明の別の目的は、線形性の精度を向上した差動増幅器を
提供することである。
【０００４】
【課題を解決する為の手段】本願の第１発明の差動増幅
器は、同一構成の第１及び第２増幅部分を有し、第１及
び第２増幅部分間を差動結合手段（Ｒ１）により結合し
て構成される。これら第１及び第２増幅部分の各々は、
負荷（１１又は１２）と、電流源（１３又は１５）と、
上記負荷に結合された第１ノード及び上記電流源に結合
された第２ノードとを有する電圧シフト手段（Ｒ２、Ｃ
２又はＲ１、Ｃ４）と、シングル・エンド入力端（１４
又は１２）を有し、且つ上記電圧シフト手段の上記第１
ノードに結合された出力端を有する第１増幅器（Ｑ１又
はＱ２）と、上記電圧シフト手段の上記第２ノードに結
合された入力端を有し、且つ差動対の一方にシングル・
エンド出力端（１６又は１８）を有する差動対形式の第
２増幅器（Ｑ３、Ｑ４又はＱ５、Ｑ６）と、上記第１増
幅器に流れるバイアス電流及び信号電流が上記第２増幅
器の上記差動対の他方に流れるように上記第１及び第２
増幅器を結合する結合手段（１５又は１７）とを含み、
上記第１及び第２増幅部分間において、夫々の上記第１
増幅器のシングル・エンド入力端により差動入力端が構
成され、夫々の上記第２増幅器のシングル・エンド出力
端により差動出力端が構成される。また、本願の第２発
明の差動増幅器では、第１及ぴ第２増幅部分の夫々の第
１増輻器のシングル・エンド入力端が共通電位源（接地
電位源）に結合され、差動結合手段の代わりに、これら
第１及び第２増幅部分の間に入力電流を流す入力電流源
（Ｉ１０）を設けている。
器は、同一構成の第１及び第２増幅部分を有し、第１及
び第２増幅部分間を差動結合手段（Ｒ１）により結合し
て構成される。これら第１及び第２増幅部分の各々は、
負荷（１１又は１２）と、電流源（１３又は１５）と、
上記負荷に結合された第１ノード及び上記電流源に結合
された第２ノードとを有する電圧シフト手段（Ｒ２、Ｃ
２又はＲ１、Ｃ４）と、シングル・エンド入力端（１４
又は１２）を有し、且つ上記電圧シフト手段の上記第１
ノードに結合された出力端を有する第１増幅器（Ｑ１又
はＱ２）と、上記電圧シフト手段の上記第２ノードに結
合された入力端を有し、且つ差動対の一方にシングル・
エンド出力端（１６又は１８）を有する差動対形式の第
２増幅器（Ｑ３、Ｑ４又はＱ５、Ｑ６）と、上記第１増
幅器に流れるバイアス電流及び信号電流が上記第２増幅
器の上記差動対の他方に流れるように上記第１及び第２
増幅器を結合する結合手段（１５又は１７）とを含み、
上記第１及び第２増幅部分間において、夫々の上記第１
増幅器のシングル・エンド入力端により差動入力端が構
成され、夫々の上記第２増幅器のシングル・エンド出力
端により差動出力端が構成される。また、本願の第２発
明の差動増幅器では、第１及ぴ第２増幅部分の夫々の第
１増輻器のシングル・エンド入力端が共通電位源（接地
電位源）に結合され、差動結合手段の代わりに、これら
第１及び第２増幅部分の間に入力電流を流す入力電流源
（Ｉ１０）を設けている。
【０００５】
【実施例】図１は、本発明の第１の実施例の構成を示す
回路図である。以下の図１〜図１３の実施例において、
図１６の従来例の回路に対応する部分には、同じ参照符
号を付している。図１の増幅器２０において、トランジ
スタＱ3及びＱ5のコレクタは、夫々導線１５及び１７を
介してトランジスタＱ1及びＱ2のエミッタに接続されて
いる。これは、図１６の従来の増幅器１０でＱ3及びＱ5
のコレクタがＱ1及びＱ2のコレクタに接続されていたの
と異なる点である。トランジスタＱ1及びＱ2は、トラン
ジスタＱ3及びＱ5を駆動するベース電流のみを供給する
ことに留意されたい。よって、トランジスタＱ1及びＱ2
のエミッタ電流の変調に起因する非線形性特性が格段に
低減される。この結果、熱歪も大幅に低減される。更
に、出力トランジスタ対Ｑ3−Ｑ4及びＱ5−Ｑ6の熱歪及
び非線形性特性も夫々帰還ループＱ2−Ｑ5−Ｒ4及びＱ1
−Ｑ3−Ｒ2があるので、極めて低いレベルまで低減され
る。また、トランジスタＱ3及びＱ5の駆動電流は、トラ
ンジスタＱ1及びＱ2でも使用されるので、従来のように
電流源Ｉ7及びＩ8を設ける必要がなくなる。このよう
に、電流源Ｉ7及びＩ8をこの増幅器２０では使用しない
ので、電源Ｖccから電源ＶEEまで流れるバイアス電流
は、略半減することとなる。
回路図である。以下の図１〜図１３の実施例において、
図１６の従来例の回路に対応する部分には、同じ参照符
号を付している。図１の増幅器２０において、トランジ
スタＱ3及びＱ5のコレクタは、夫々導線１５及び１７を
介してトランジスタＱ1及びＱ2のエミッタに接続されて
いる。これは、図１６の従来の増幅器１０でＱ3及びＱ5
のコレクタがＱ1及びＱ2のコレクタに接続されていたの
と異なる点である。トランジスタＱ1及びＱ2は、トラン
ジスタＱ3及びＱ5を駆動するベース電流のみを供給する
ことに留意されたい。よって、トランジスタＱ1及びＱ2
のエミッタ電流の変調に起因する非線形性特性が格段に
低減される。この結果、熱歪も大幅に低減される。更
に、出力トランジスタ対Ｑ3−Ｑ4及びＱ5−Ｑ6の熱歪及
び非線形性特性も夫々帰還ループＱ2−Ｑ5−Ｒ4及びＱ1
−Ｑ3−Ｒ2があるので、極めて低いレベルまで低減され
る。また、トランジスタＱ3及びＱ5の駆動電流は、トラ
ンジスタＱ1及びＱ2でも使用されるので、従来のように
電流源Ｉ7及びＩ8を設ける必要がなくなる。このよう
に、電流源Ｉ7及びＩ8をこの増幅器２０では使用しない
ので、電源Ｖccから電源ＶEEまで流れるバイアス電流
は、略半減することとなる。
【０００６】従来の増幅器１０では、レベル・シフト回
路の時定数は、Ｒ2×Ｃ2及びＲ4×Ｃ1であり、トランジ
スタの遮断周波数（ロールオフ周波数）Ｆbetaと２πと
の積の逆数に略等しい。このように時定数を設定する
と、レベル・シフト回路のインピーダンスは、Ｒ2（又
はＲ4）をトランジスタの電流増幅率βで除算した略一
定の抵抗値に近似される。トランジスタＱ1及びＱ2のコ
レクタ電圧は、バイアス電圧ＶBBを基準としてレベル・
シフト電圧Ｉ3×Ｒ2及びＩ5×Ｒ4だけ夫々シフトした電
圧となる。
路の時定数は、Ｒ2×Ｃ2及びＲ4×Ｃ1であり、トランジ
スタの遮断周波数（ロールオフ周波数）Ｆbetaと２πと
の積の逆数に略等しい。このように時定数を設定する
と、レベル・シフト回路のインピーダンスは、Ｒ2（又
はＲ4）をトランジスタの電流増幅率βで除算した略一
定の抵抗値に近似される。トランジスタＱ1及びＱ2のコ
レクタ電圧は、バイアス電圧ＶBBを基準としてレベル・
シフト電圧Ｉ3×Ｒ2及びＩ5×Ｒ4だけ夫々シフトした電
圧となる。
【０００７】殆どの帰還増幅器と同様に、図１の増幅器
２０も高周波の補償をすることにより、良好な過渡応答
特性を達成する必要がある。この周波数特性の補償を行
う効果的な方法の１つは、トランジスタＱ1又はＱ2のコ
レクタからグランドまで、ＲＣ直列回路を接続して、開
ループ応答にポール・ゼロの応答を加算することであ
る。この技法は、過渡応答特性について良好に制御出来
るが、帯域幅が減少するのが普通である。
２０も高周波の補償をすることにより、良好な過渡応答
特性を達成する必要がある。この周波数特性の補償を行
う効果的な方法の１つは、トランジスタＱ1又はＱ2のコ
レクタからグランドまで、ＲＣ直列回路を接続して、開
ループ応答にポール・ゼロの応答を加算することであ
る。この技法は、過渡応答特性について良好に制御出来
るが、帯域幅が減少するのが普通である。
【０００８】図２は、本発明の第２の実施例の回路図で
あり、上述のＲＣ直列補償回路を含んでいる。しかし、
この実施例では、補償電流をグランドに側路するのでは
なく、補償回路Ｒ5−Ｃ3及びＲ6−Ｃ4からトランジスタ
Ｑ10及びＱ11を介して出力ノード１６及び１８に帰還す
る。直列ＲＣ補償回路は、トランジスタＱ1及びＱ2のコ
レクタからトランジスタＱ10及びＱ11のエミッタとの間
に夫々接続される。トラＱ10及びＱ11のベースは基準電
圧ＶBBでバイアスされ、両トランジスタのエミッタに
は、夫々電流源Ｉ7及びＩ8からのバイアス電流が流れ
る。トランジスタＱ10及びＱ11のコレクタは、出力ノー
ド１６及び１８に夫々接続されている。高周波領域で
は、基本増幅器２０ではもはや応答し得無いが、トラン
ジスタＱ10、Ｑ11、Ｑ1及びＱ2は、広帯域のカスコード
・フィードビサイド増幅器として機能を開始し、入力エ
ネルギーを出力端に直接通過させる。トランジスタＱ1
及びＱ2のエミッタに夫々コンデンサＣ5及びＣ6を付加
した結果、増幅器のステップ応答の前縁立ち上がりピー
クを良好に制御して殆どのリンギングを除去することが
出来る。これらエミッタ・ピーキング・コンデンサＣ5
及びＣ6を夫々出力ノード１６及び１８に直接接続する
ことにより、ステップ応答に対して所望のプリシュート
を生じさせて更に改善している。
あり、上述のＲＣ直列補償回路を含んでいる。しかし、
この実施例では、補償電流をグランドに側路するのでは
なく、補償回路Ｒ5−Ｃ3及びＲ6−Ｃ4からトランジスタ
Ｑ10及びＱ11を介して出力ノード１６及び１８に帰還す
る。直列ＲＣ補償回路は、トランジスタＱ1及びＱ2のコ
レクタからトランジスタＱ10及びＱ11のエミッタとの間
に夫々接続される。トラＱ10及びＱ11のベースは基準電
圧ＶBBでバイアスされ、両トランジスタのエミッタに
は、夫々電流源Ｉ7及びＩ8からのバイアス電流が流れ
る。トランジスタＱ10及びＱ11のコレクタは、出力ノー
ド１６及び１８に夫々接続されている。高周波領域で
は、基本増幅器２０ではもはや応答し得無いが、トラン
ジスタＱ10、Ｑ11、Ｑ1及びＱ2は、広帯域のカスコード
・フィードビサイド増幅器として機能を開始し、入力エ
ネルギーを出力端に直接通過させる。トランジスタＱ1
及びＱ2のエミッタに夫々コンデンサＣ5及びＣ6を付加
した結果、増幅器のステップ応答の前縁立ち上がりピー
クを良好に制御して殆どのリンギングを除去することが
出来る。これらエミッタ・ピーキング・コンデンサＣ5
及びＣ6を夫々出力ノード１６及び１８に直接接続する
ことにより、ステップ応答に対して所望のプリシュート
を生じさせて更に改善している。
【０００９】理想電流源Ｉ1及びＩ2は、もし許容可能な
素子があればＰＮＰトランジスタの電流源か又は高電圧
源Ｖccに高抵抗を接続した電流源回路で置換しても良
い。ＰＮＰトランジスタの素子が入手出来ず、若しくは
低電圧の電源Ｖccを使用する場合、又は高抵抗値の負荷
抵抗器が使用できない場合には、ブートストラップ構成
の負荷を、高インピーダンスの電流源として近似的に使
用しても良い。図３は、ブートストラップ構成の増幅器
４０の実施例を示す回路図である。この回路では、抵抗
器Ｒ8及びＲ10の電流源は電流源Ｉ1を置換し、抵抗器Ｒ
9及びＲ11の電流源は電流源Ｉ2を置換するものである。
これらの抵抗器の電流源は、トランジスタＱ1及びＱ2の
コレクタに対して高インピーダンスなので、過度の電力
を消費せずに増幅器の開ループ利得を高く維持すること
ができる。ブートストラップ・トランジスタＱ7及びＱ8
は、エミッタ結合抵抗器Ｒ12と共に信号電流を負荷抵抗
器に注入する差動トランジスタ対を構成している。トラ
ンジスタＱ7のコレクタは、抵抗器Ｒ9及びＲ11間のノー
ド２３に接続され、そのベースは、トランジスタＱ1の
コレクタと抵抗器Ｒ8のノード及びコンデンサＣ2に接続
され、エミッタは、エミッタ結合抵抗器Ｒ12及び抵抗器
Ｒ2に接続されている。同様に、トランジスタＱ8のコレ
クタは、抵抗器Ｒ8及びＲ11間のノード２１に接続さ
れ、そのベースは、トランジスタＱ2のコレクタと抵抗
器Ｒ9とのノード及びコンデンサＣ4に接続され、そのエ
ミッタは、エミッタ結合抵抗器Ｒ12の他端と抵抗器Ｒ4
に接続されている。
素子があればＰＮＰトランジスタの電流源か又は高電圧
源Ｖccに高抵抗を接続した電流源回路で置換しても良
い。ＰＮＰトランジスタの素子が入手出来ず、若しくは
低電圧の電源Ｖccを使用する場合、又は高抵抗値の負荷
抵抗器が使用できない場合には、ブートストラップ構成
の負荷を、高インピーダンスの電流源として近似的に使
用しても良い。図３は、ブートストラップ構成の増幅器
４０の実施例を示す回路図である。この回路では、抵抗
器Ｒ8及びＲ10の電流源は電流源Ｉ1を置換し、抵抗器Ｒ
9及びＲ11の電流源は電流源Ｉ2を置換するものである。
これらの抵抗器の電流源は、トランジスタＱ1及びＱ2の
コレクタに対して高インピーダンスなので、過度の電力
を消費せずに増幅器の開ループ利得を高く維持すること
ができる。ブートストラップ・トランジスタＱ7及びＱ8
は、エミッタ結合抵抗器Ｒ12と共に信号電流を負荷抵抗
器に注入する差動トランジスタ対を構成している。トラ
ンジスタＱ7のコレクタは、抵抗器Ｒ9及びＲ11間のノー
ド２３に接続され、そのベースは、トランジスタＱ1の
コレクタと抵抗器Ｒ8のノード及びコンデンサＣ2に接続
され、エミッタは、エミッタ結合抵抗器Ｒ12及び抵抗器
Ｒ2に接続されている。同様に、トランジスタＱ8のコレ
クタは、抵抗器Ｒ8及びＲ11間のノード２１に接続さ
れ、そのベースは、トランジスタＱ2のコレクタと抵抗
器Ｒ9とのノード及びコンデンサＣ4に接続され、そのエ
ミッタは、エミッタ結合抵抗器Ｒ12の他端と抵抗器Ｒ4
に接続されている。
【００１０】抵抗器Ｒ１２が抵抗器Ｒ１０及びＲ１１の
和に等しくなるように選択されたら、抵抗器Ｒ８及びＲ
１０の両端間の電圧が略一定値に維持される。極めて高
い等価抵抗値がトランジスタＱ１及びＱ２のコレクタに
接続される。抵抗器Ｒ８及びＲ９の抵抗値は、抵抗器Ｒ
１０及びＲ１１の値に等しく設定される。レベル・シフ
ト用抵抗器Ｒ２及びＲ４から直流バイアス電流がトラン
ジスタＱ７及びＱ８に夫々供給され、コンデンサＣ２及
びＣ４が夫々トランジスタＱ７及びＱ８のベースに接続
され、これらのトランジスタのエミッタにおける位相シ
フトを防止している。この増幅器４０の回路構成では、
交流及び直流のいずれにおいても良好な特性を示し、基
本増幅器２０の特性と略同様である。
和に等しくなるように選択されたら、抵抗器Ｒ８及びＲ
１０の両端間の電圧が略一定値に維持される。極めて高
い等価抵抗値がトランジスタＱ１及びＱ２のコレクタに
接続される。抵抗器Ｒ８及びＲ９の抵抗値は、抵抗器Ｒ
１０及びＲ１１の値に等しく設定される。レベル・シフ
ト用抵抗器Ｒ２及びＲ４から直流バイアス電流がトラン
ジスタＱ７及びＱ８に夫々供給され、コンデンサＣ２及
びＣ４が夫々トランジスタＱ７及びＱ８のベースに接続
され、これらのトランジスタのエミッタにおける位相シ
フトを防止している。この増幅器４０の回路構成では、
交流及び直流のいずれにおいても良好な特性を示し、基
本増幅器２０の特性と略同様である。
【００１１】基本増幅器２０のオーバードライブ性能
は、トランジスタＱ1及びＱ5又はＱ2及びＱ3が大きな入
力電圧でオーバドライブされると飽和するので、現実に
は比較的お粗末である。図４は、別の実施例のブートス
トラップ型増幅器５０の回路図である。この回路では、
図３のブートストラップ増幅器にクランプ・トランジス
タＱ9及びＱ10を追加してオーバドライブの保護を実現
している。クランプ・トランジスタＱ9のベース及びコ
レクタは、トランジスタＱ7のエミッタ・ベース間に接
続されている。クランプ・トランジスタＱ9のエミッタ
は、トランジスタＱ2のコレクタに接続されている。同
様に、クランプ・トランジスタＱ10のベース及びコレク
タは、トランジスタＱ8のエミッタ・ベース間に接続さ
れ、そのトランジスタＱ10のエミッタは、トランジスタ
Ｑ1のコレクタに接続されている。
は、トランジスタＱ1及びＱ5又はＱ2及びＱ3が大きな入
力電圧でオーバドライブされると飽和するので、現実に
は比較的お粗末である。図４は、別の実施例のブートス
トラップ型増幅器５０の回路図である。この回路では、
図３のブートストラップ増幅器にクランプ・トランジス
タＱ9及びＱ10を追加してオーバドライブの保護を実現
している。クランプ・トランジスタＱ9のベース及びコ
レクタは、トランジスタＱ7のエミッタ・ベース間に接
続されている。クランプ・トランジスタＱ9のエミッタ
は、トランジスタＱ2のコレクタに接続されている。同
様に、クランプ・トランジスタＱ10のベース及びコレク
タは、トランジスタＱ8のエミッタ・ベース間に接続さ
れ、そのトランジスタＱ10のエミッタは、トランジスタ
Ｑ1のコレクタに接続されている。
【００１２】定常動作状態において、増幅器５０では、
トランジスタＱ4(Ｑ6)の駆動電流がトランジスタＱ3(Ｑ
5)の電流より僅かに大きくなるようにバイアスされてい
る。トランジスタＱ7及びＱ8のエミッタ・ベースの順バ
イアスによって、トランジスタＱ9及びＱ10のエミッタ
・ベース接続が逆バイアスされてトランジスタＱ9及び
Ｑ10がオフになっている。入力電圧が正方向に増加する
につれて、抵抗器Ｒ1の電流は、トランジスタＱ3のコレ
クタ電流の減少分に等しい値だけ増加する。このトラン
ジスタＱ3のコレクタ電流の減少は、トランジスタＱ3が
オフ状態となるまで継続する。トランジスタＱ3がオフ
になると、増幅器Ｑ1−Ｑ3−Ｑ4は定常状態が解除さ
れ、トランジスタＱ1のコレクタが高インピーダンス状
態となる。入力電圧の連続的な増加により、トランジス
タＱ1のコレクタ電圧が急速に低下し、トランジスタＱ1
0を導通させ、トランジスタＱ1及びＱ2のコレクタ間を
短絡させる。トランジスタＱ4及びＱ6の出力電流は、入
力電圧が更に増加しても変化せず、トランジスタ・ルー
プＱ1−Ｑ2−Ｑ5は、入力電圧のコモン・モードの変化
を揃えるだけで良い。実際に、大きな入力電圧によりト
ランジスタＱ2が遮断されると、このループ回路は、ト
ランジスタＱ1及びＱ5により規制される。トランジスタ
Ｑ9及びＱ10は、本質的に、増幅器のオーバードライブ
動作時に導通するクランプ用トランジスタである。トラ
ンジスタＱ9及びＱ10の何れか一方の導通により、オー
バードライブ状態においても増幅器５０内の何れのトラ
ンジスタも飽和することがなく、ループ回路の好適動作
が維持される。オーバードライブ状態が解除されると、
僅かな回復時間後に通常動作が再開される。
トランジスタＱ4(Ｑ6)の駆動電流がトランジスタＱ3(Ｑ
5)の電流より僅かに大きくなるようにバイアスされてい
る。トランジスタＱ7及びＱ8のエミッタ・ベースの順バ
イアスによって、トランジスタＱ9及びＱ10のエミッタ
・ベース接続が逆バイアスされてトランジスタＱ9及び
Ｑ10がオフになっている。入力電圧が正方向に増加する
につれて、抵抗器Ｒ1の電流は、トランジスタＱ3のコレ
クタ電流の減少分に等しい値だけ増加する。このトラン
ジスタＱ3のコレクタ電流の減少は、トランジスタＱ3が
オフ状態となるまで継続する。トランジスタＱ3がオフ
になると、増幅器Ｑ1−Ｑ3−Ｑ4は定常状態が解除さ
れ、トランジスタＱ1のコレクタが高インピーダンス状
態となる。入力電圧の連続的な増加により、トランジス
タＱ1のコレクタ電圧が急速に低下し、トランジスタＱ1
0を導通させ、トランジスタＱ1及びＱ2のコレクタ間を
短絡させる。トランジスタＱ4及びＱ6の出力電流は、入
力電圧が更に増加しても変化せず、トランジスタ・ルー
プＱ1−Ｑ2−Ｑ5は、入力電圧のコモン・モードの変化
を揃えるだけで良い。実際に、大きな入力電圧によりト
ランジスタＱ2が遮断されると、このループ回路は、ト
ランジスタＱ1及びＱ5により規制される。トランジスタ
Ｑ9及びＱ10は、本質的に、増幅器のオーバードライブ
動作時に導通するクランプ用トランジスタである。トラ
ンジスタＱ9及びＱ10の何れか一方の導通により、オー
バードライブ状態においても増幅器５０内の何れのトラ
ンジスタも飽和することがなく、ループ回路の好適動作
が維持される。オーバードライブ状態が解除されると、
僅かな回復時間後に通常動作が再開される。
【００１３】図５は、他の実施例の増幅器６０の回路図
を示している。この増幅器６０は、飽和状態の防止の為
の別の手段を設けている。第１の差動トランジスタ対Ｑ
10及びＱ11のエミッタは電流源Ｉ4に接続され、第２の
差動トランジスタ対Ｑ12及びＱ13のエミッタは電流源Ｉ
6に接続されている。トランジスタＱ10（Ｑ12）のベー
スは基準電圧ＶBB1に接続され、トランジスタＱ11（Ｑ1
3）のベースは、抵抗器Ｒ9（Ｒ10）の一端に接続され、
抵抗器Ｒ9（Ｒ10）の他端は、トランジスタＱ3（Ｑ5）
のエミッタに接続されている。トランジスタＱ10（Ｑ1
2）のコレクタは、トランジスタＱ4（Ｑ6）のエミッタ
に接続され、クランプ電流を発生するトランジスタＱ11
（Ｑ13）のコレクタは、トランジスタＱ1（Ｑ2）のコレ
クタに接続されている。
を示している。この増幅器６０は、飽和状態の防止の為
の別の手段を設けている。第１の差動トランジスタ対Ｑ
10及びＱ11のエミッタは電流源Ｉ4に接続され、第２の
差動トランジスタ対Ｑ12及びＱ13のエミッタは電流源Ｉ
6に接続されている。トランジスタＱ10（Ｑ12）のベー
スは基準電圧ＶBB1に接続され、トランジスタＱ11（Ｑ1
3）のベースは、抵抗器Ｒ9（Ｒ10）の一端に接続され、
抵抗器Ｒ9（Ｒ10）の他端は、トランジスタＱ3（Ｑ5）
のエミッタに接続されている。トランジスタＱ10（Ｑ1
2）のコレクタは、トランジスタＱ4（Ｑ6）のエミッタ
に接続され、クランプ電流を発生するトランジスタＱ11
（Ｑ13）のコレクタは、トランジスタＱ1（Ｑ2）のコレ
クタに接続されている。
【００１４】トランジスタＱ11及びＱ13は、出力トラン
ジスタ対のエミッタ電圧を検出する。トランジスタＱ4
又はＱ6の何れかがオフ状態になると、出力トランジス
タ対のエミッタ電圧が上昇し、これに接続されたクラン
プ用トランジスタＱ11又はＱ13は、バイアス電流源から
レベル・シフト回路の最上端に電流を供給する。トラン
ジスタＱ10及びＱ11（Ｑ12及びＱ13）、抵抗器Ｒ9（Ｒ1
0）及びバイアス電圧源ＶBB1は、トランジスタＱ3及び
Ｑ4（Ｑ5及びＱ6）のエミッタ電圧を検出する差動対を
構成している。この結果、クランプ用トランジスタＱ11
又はＱ13を含むループ回路は、出力トランジスタ対に供
給される電圧を制御し、トランジスタＱ3又はＱ5が飽和
するのを防止する。
ジスタ対のエミッタ電圧を検出する。トランジスタＱ4
又はＱ6の何れかがオフ状態になると、出力トランジス
タ対のエミッタ電圧が上昇し、これに接続されたクラン
プ用トランジスタＱ11又はＱ13は、バイアス電流源から
レベル・シフト回路の最上端に電流を供給する。トラン
ジスタＱ10及びＱ11（Ｑ12及びＱ13）、抵抗器Ｒ9（Ｒ1
0）及びバイアス電圧源ＶBB1は、トランジスタＱ3及び
Ｑ4（Ｑ5及びＱ6）のエミッタ電圧を検出する差動対を
構成している。この結果、クランプ用トランジスタＱ11
又はＱ13を含むループ回路は、出力トランジスタ対に供
給される電圧を制御し、トランジスタＱ3又はＱ5が飽和
するのを防止する。
【００１５】図６は、他の実施例である増幅器７０の回
路図を示している。増幅器７０は、増幅器２０よりも高
い利得帯域幅を有し、効率も高い。ここで、効率とは、
Ｉsignal／（Ｉ1＋Ｉ2）で定義される量であり、Ｉsign
alは、Ｉ(Ｒ3)＋Ｉ（Ｒ5）に等しい。電源ＶCCからの電
流は、出力信号に寄与することなく浪費される。増幅器
７０では、トランジスタＱ3及びＱ5を置換する為に３ノ
ード型ＦTダブラ回路を設けている。第１ＦTダブラ回路
は、トランジスタＱ3、Ｑ3A及びＱ3Bを含んでいる。ト
ランジスタＱ3A及びＱ3Bは、標準的な電流ミラー回路を
構成している。この電流ミラー回路の入力端は、トラン
ジスタＱ3Aのコレクタ・ベース接続ノードであり、この
入力ノードはトランジスタＱ3のエミッタに接続されて
いる。トランジスタＱ3のコレクタ及びベースは、ＦTダ
ブラ回路のコレクタ及びベースを夫々構成し、トランジ
スタＱ3A及びＱ3Bのエミッタ・ノードは、ＦTダブラ回
路のエミッタを構成している。同様に、第２の３ノード
型ＦTダブラ回路は、トランジスタＱ5を置換する回路で
あり、トランジスタＱ5、Ｑ5A及びＱ5Bで同様に構成さ
れている。
路図を示している。増幅器７０は、増幅器２０よりも高
い利得帯域幅を有し、効率も高い。ここで、効率とは、
Ｉsignal／（Ｉ1＋Ｉ2）で定義される量であり、Ｉsign
alは、Ｉ(Ｒ3)＋Ｉ（Ｒ5）に等しい。電源ＶCCからの電
流は、出力信号に寄与することなく浪費される。増幅器
７０では、トランジスタＱ3及びＱ5を置換する為に３ノ
ード型ＦTダブラ回路を設けている。第１ＦTダブラ回路
は、トランジスタＱ3、Ｑ3A及びＱ3Bを含んでいる。ト
ランジスタＱ3A及びＱ3Bは、標準的な電流ミラー回路を
構成している。この電流ミラー回路の入力端は、トラン
ジスタＱ3Aのコレクタ・ベース接続ノードであり、この
入力ノードはトランジスタＱ3のエミッタに接続されて
いる。トランジスタＱ3のコレクタ及びベースは、ＦTダ
ブラ回路のコレクタ及びベースを夫々構成し、トランジ
スタＱ3A及びＱ3Bのエミッタ・ノードは、ＦTダブラ回
路のエミッタを構成している。同様に、第２の３ノード
型ＦTダブラ回路は、トランジスタＱ5を置換する回路で
あり、トランジスタＱ5、Ｑ5A及びＱ5Bで同様に構成さ
れている。
【００１６】バッジェスの米国特許第４２３６１１９号
に記載されているように、トランジスタＱ3B及びＱ5B
は、トランジスタＱ3A及びＱ5Aと略等しい信号電流を発
生し、帯域幅の損失は殆ど生じない。よって、トランジ
スタＱ3A及びＱ3Bのエミッタを流れる出力電流は、抵抗
器Ｒ1を流れる電流の２倍となり、この時、電圧源ＶCC
の電圧を増加することなく、帯域幅の減少も殆ど生じな
い。増幅器７０の別の実施例では、トランジスタＱ3B
（Ｑ5B）のコレクタから帰還電流を取り出す。この構成
では、トランジスタＱ3A及びＱ3Bが異なる負荷線上で動
作するので、線形性の精度がある程度損なわれ、熱歪も
増加する。
に記載されているように、トランジスタＱ3B及びＱ5B
は、トランジスタＱ3A及びＱ5Aと略等しい信号電流を発
生し、帯域幅の損失は殆ど生じない。よって、トランジ
スタＱ3A及びＱ3Bのエミッタを流れる出力電流は、抵抗
器Ｒ1を流れる電流の２倍となり、この時、電圧源ＶCC
の電圧を増加することなく、帯域幅の減少も殆ど生じな
い。増幅器７０の別の実施例では、トランジスタＱ3B
（Ｑ5B）のコレクタから帰還電流を取り出す。この構成
では、トランジスタＱ3A及びＱ3Bが異なる負荷線上で動
作するので、線形性の精度がある程度損なわれ、熱歪も
増加する。
【００１７】図７は、他の実施例である増幅器８０の構
成を示す回路図である。この増幅器８０では、増幅器７
０にダイオードＤ1〜Ｄ4を追加し、利得を正確に２倍に
変化させることが出来る。利得を変化する機能は、オシ
ロスコープ等において有用であり、例えば、リレーや別
の減衰回路を使用することなく、入力減衰器の設定を切
り換えるのに使用される。ダイオードＤ2及びＤ4のアノ
ードは、ノード１１Ａ及び１１Ｂに接続されており、こ
れらのノードには、増幅器８０の利得を変化させる制御
電圧ＧＡＩＮが供給される。ダイオードＤ2及びＤ4のカ
ソードは、トランジスタＱ3B及びＱ5Bのコレクタに夫々
接続されている。ダイオードＤ1及びＤ3のアノードは、
トランジスタＱ3及びＱ5のコレクタに夫々接続され、カ
ソードは、トランジスタＱ3B及びＱ5Bのコレクタに夫々
接続されている。
成を示す回路図である。この増幅器８０では、増幅器７
０にダイオードＤ1〜Ｄ4を追加し、利得を正確に２倍に
変化させることが出来る。利得を変化する機能は、オシ
ロスコープ等において有用であり、例えば、リレーや別
の減衰回路を使用することなく、入力減衰器の設定を切
り換えるのに使用される。ダイオードＤ2及びＤ4のアノ
ードは、ノード１１Ａ及び１１Ｂに接続されており、こ
れらのノードには、増幅器８０の利得を変化させる制御
電圧ＧＡＩＮが供給される。ダイオードＤ2及びＤ4のカ
ソードは、トランジスタＱ3B及びＱ5Bのコレクタに夫々
接続されている。ダイオードＤ1及びＤ3のアノードは、
トランジスタＱ3及びＱ5のコレクタに夫々接続され、カ
ソードは、トランジスタＱ3B及びＱ5Bのコレクタに夫々
接続されている。
【００１８】利得を増加させるには、ノード１１Ａ及び
１１Ｂの電圧ＧＡＩＮを十分に正側に変化させ、ダイオ
ードＤ2及びＤ4を順バイアスし、ダイオードＤ1及びＤ3
を逆バイアスする。トランジスタＱ3B及びＱ5Bのコレク
タ電流は、交流グランドに帰還され、増幅器７０に関し
て上述した増幅器２０の２倍の利得を改善している。ノ
ード１１Ａ及び１１Ｂの電圧ＧＡＩＮが低電圧に戻っ
て、ダイオードＤ2及びＤ4を逆バイアスし、ダイオード
Ｄ1及びＤ3を順バイアスすると、トランジスタＱ3B及び
Ｑ5Bのコレクタ電流が帰還電流として戻され、利得２倍
の動作が解除され、増幅器２０と同じ元の利得に戻る。
１１Ｂの電圧ＧＡＩＮを十分に正側に変化させ、ダイオ
ードＤ2及びＤ4を順バイアスし、ダイオードＤ1及びＤ3
を逆バイアスする。トランジスタＱ3B及びＱ5Bのコレク
タ電流は、交流グランドに帰還され、増幅器７０に関し
て上述した増幅器２０の２倍の利得を改善している。ノ
ード１１Ａ及び１１Ｂの電圧ＧＡＩＮが低電圧に戻っ
て、ダイオードＤ2及びＤ4を逆バイアスし、ダイオード
Ｄ1及びＤ3を順バイアスすると、トランジスタＱ3B及び
Ｑ5Bのコレクタ電流が帰還電流として戻され、利得２倍
の動作が解除され、増幅器２０と同じ元の利得に戻る。
【００１９】図８は、更に別の実施例である増幅器９０
の構成を示す回路図である。この回路では、基本増幅器
２０と同じ帯域幅を維持しながら３倍の出力電流を出力
することができる。増幅器７０と略同様の回路構成であ
るが、トランジスタＱ3B及びＱ5Bのコレクタは、グラン
ドではなく、出力回路ノード１８Ｂ及び１６Ｂに夫々接
続されている。よって、トランジスタＱ3B及びＱ5Bの出
力電流は、反対の出力トランジスタ対の出力端子に供給
される。この増幅器の第１シングル・エンド出力端子Ｏ
ＵＴNは、増幅器７０と同じノード１６Ａの外に、トラ
ンジスタＱ5Bのコレクタである１６Ｂも含んでおり、上
述の増幅器７０とは異なっていることに留意されたい。
同様に、第２シングル・エンド出力端子ＯＵＴPは、回
路ノード１８Ａの外にトランジスタＱ3Bのコレクタであ
る１８Ｂも含んでいる。この回路では、基本増幅器２０
に比較して歪が増加する。何故なら、トランジスタＱ3A
及びＱ3Bで構成された電流ミラー回路のミラー電流が正
確には等しくないからである。各トランジスタ対のコレ
クタ電圧は等しくないので、アーリー電圧効果の為に誤
差が発生することに留意されたい。
の構成を示す回路図である。この回路では、基本増幅器
２０と同じ帯域幅を維持しながら３倍の出力電流を出力
することができる。増幅器７０と略同様の回路構成であ
るが、トランジスタＱ3B及びＱ5Bのコレクタは、グラン
ドではなく、出力回路ノード１８Ｂ及び１６Ｂに夫々接
続されている。よって、トランジスタＱ3B及びＱ5Bの出
力電流は、反対の出力トランジスタ対の出力端子に供給
される。この増幅器の第１シングル・エンド出力端子Ｏ
ＵＴNは、増幅器７０と同じノード１６Ａの外に、トラ
ンジスタＱ5Bのコレクタである１６Ｂも含んでおり、上
述の増幅器７０とは異なっていることに留意されたい。
同様に、第２シングル・エンド出力端子ＯＵＴPは、回
路ノード１８Ａの外にトランジスタＱ3Bのコレクタであ
る１８Ｂも含んでいる。この回路では、基本増幅器２０
に比較して歪が増加する。何故なら、トランジスタＱ3A
及びＱ3Bで構成された電流ミラー回路のミラー電流が正
確には等しくないからである。各トランジスタ対のコレ
クタ電圧は等しくないので、アーリー電圧効果の為に誤
差が発生することに留意されたい。
【００２０】図９は、トランスインピーダンス増幅器で
ある増幅器９０を修正した電流利得増幅器１００の構成
を示す回路図である。トランジスタＱ4及びＱ6のコレク
タに出力電流を発生する。エミッタ抵抗器Ｒ1は除去さ
れ、差動入力電流源Ｉ10に置換されている。トランジス
タＱ1及びＱ2のベースは、グランド又は低インピーダン
ス源に接続されている。差動入力電流源Ｉ10は、トラン
ジスタＱ1及びＱ2のエミッタにより直接駆動される。帰
還のために、入力インピーダンスは、ベース接地段の場
合よりβ倍（βはトランジスタの電流利得）だけ低くな
っている。この回路の主な効果は、トランジスタＱ1
（Ｑ2）及びＱ3（Ｑ4）のミラー容量を低減し、且つ、
トランジスタＱ1及びＱ2のベースの入力電圧変動を排除
する結果、利得帯域幅積が非常に高くできることであ
る。トランジスタＱ1及びＱ2は熱歪には寄与していない
ので、熱歪も改善される。この増幅器１００の熱歪の大
部分は、トランジスタＱ3、Ｑ3BとトランジスタＱ5、Ｑ
5Bとの間の負荷線の相違に起因している。トランジスタ
Ｑ1及びＱ2のベースのバイアス電圧は、熱調整電圧とし
て利用され、トランジスタＱ3及びＱ5の消費電力を調整
する。
ある増幅器９０を修正した電流利得増幅器１００の構成
を示す回路図である。トランジスタＱ4及びＱ6のコレク
タに出力電流を発生する。エミッタ抵抗器Ｒ1は除去さ
れ、差動入力電流源Ｉ10に置換されている。トランジス
タＱ1及びＱ2のベースは、グランド又は低インピーダン
ス源に接続されている。差動入力電流源Ｉ10は、トラン
ジスタＱ1及びＱ2のエミッタにより直接駆動される。帰
還のために、入力インピーダンスは、ベース接地段の場
合よりβ倍（βはトランジスタの電流利得）だけ低くな
っている。この回路の主な効果は、トランジスタＱ1
（Ｑ2）及びＱ3（Ｑ4）のミラー容量を低減し、且つ、
トランジスタＱ1及びＱ2のベースの入力電圧変動を排除
する結果、利得帯域幅積が非常に高くできることであ
る。トランジスタＱ1及びＱ2は熱歪には寄与していない
ので、熱歪も改善される。この増幅器１００の熱歪の大
部分は、トランジスタＱ3、Ｑ3BとトランジスタＱ5、Ｑ
5Bとの間の負荷線の相違に起因している。トランジスタ
Ｑ1及びＱ2のベースのバイアス電圧は、熱調整電圧とし
て利用され、トランジスタＱ3及びＱ5の消費電力を調整
する。
【００２１】図１０は、ＦTダブラ型増幅器９０の多く
の変形例の１つのである増幅器１１０の構成を示す回路
図である。上述のトランジスタＱ3、Ｑ3A及びＱ3B（Ｑ
5、Ｑ5A及びＱ5B）からなる単純構成のＦTダブラ増幅器
は、２つのＦTダブラ増幅器（トランジスタＱ3、Ｑ3B及
びＱ3C並びにトランジスタＱ3A、Ｑ3D及びＱ3E）で置換
されている。トランジスタＱ3及びＱ3Aのベースは、両
方共、抵抗器Ｒ2及びコンデンサＣ2のレベル・シフト回
路の一端に接続されている。トランジスタＱ3のエミッ
タは、入力トランジスタＱ3B及び出力トランジスタＱ3C
を含む単純な電流ミラー回路の入力端に接続されてい
る。トランジスタＱ3Aのエミッタは、入力トランジスタ
Ｑ3D及び出力トランジスタＱ3Eからなる単純な電流ミラ
ー回路の入力端に接続されている。トランジスタＱ3及
びＱ3Eのコレクタは、両方とも、出力ノード１８Ｂに接
続されている。トランジスタＱ3A及びＱ3Bのコレクタは
共にトランジスタＱ1のエミッタに接続されている。各
電流ミラー回路のエミッタ・ノードは、共にトランジス
タＱ4のエミッタに接続されている。同様に、トランジ
スタＱ5、Ｑ5A及びＱ5Bの単純ＦTダブラ増幅器は、トラ
ンジスタＱ5、Ｑ5B、Ｑ5C及びＱ5A、Ｑ5D、Ｑ5Eで構成
された２つのＦTダブラ増幅器で置換されているが、図
１０では図示していない。
の変形例の１つのである増幅器１１０の構成を示す回路
図である。上述のトランジスタＱ3、Ｑ3A及びＱ3B（Ｑ
5、Ｑ5A及びＱ5B）からなる単純構成のＦTダブラ増幅器
は、２つのＦTダブラ増幅器（トランジスタＱ3、Ｑ3B及
びＱ3C並びにトランジスタＱ3A、Ｑ3D及びＱ3E）で置換
されている。トランジスタＱ3及びＱ3Aのベースは、両
方共、抵抗器Ｒ2及びコンデンサＣ2のレベル・シフト回
路の一端に接続されている。トランジスタＱ3のエミッ
タは、入力トランジスタＱ3B及び出力トランジスタＱ3C
を含む単純な電流ミラー回路の入力端に接続されてい
る。トランジスタＱ3Aのエミッタは、入力トランジスタ
Ｑ3D及び出力トランジスタＱ3Eからなる単純な電流ミラ
ー回路の入力端に接続されている。トランジスタＱ3及
びＱ3Eのコレクタは、両方とも、出力ノード１８Ｂに接
続されている。トランジスタＱ3A及びＱ3Bのコレクタは
共にトランジスタＱ1のエミッタに接続されている。各
電流ミラー回路のエミッタ・ノードは、共にトランジス
タＱ4のエミッタに接続されている。同様に、トランジ
スタＱ5、Ｑ5A及びＱ5Bの単純ＦTダブラ増幅器は、トラ
ンジスタＱ5、Ｑ5B、Ｑ5C及びＱ5A、Ｑ5D、Ｑ5Eで構成
された２つのＦTダブラ増幅器で置換されているが、図
１０では図示していない。
【００２２】非線形性及び熱歪は、ダイオード接続のト
ランジスタＱ3DとトランジスタＱ3Cとからの帰還により
大幅に低減される。他方、出力電流は、ダイオード接続
のトランジスタＱ3B及びトランジスタＱ3Eからの電流か
らなる。複合トランジスタＱ3をみると、トランジスタ
Ｑ3B及びＱ3Dは同様の負荷線を有し、トランジスタＱ3C
及びＱ3Eは同様の動作条件になっていることが判る。こ
れにより、Ｖoutは、グランド電位と−１Ｖとの間であ
り、アーリー電圧誤差の第１次までは相殺されるものと
なる。４つのトランジスタＱ3B〜Ｑ3Eの入念な回路配置
により更に特性が改善される。これらトランジスタＱ3B
〜Ｑ3E（Ｑ5B〜Ｑ5E）の好適な回路配置は、図１１に示
すような集積回路配置である。
ランジスタＱ3DとトランジスタＱ3Cとからの帰還により
大幅に低減される。他方、出力電流は、ダイオード接続
のトランジスタＱ3B及びトランジスタＱ3Eからの電流か
らなる。複合トランジスタＱ3をみると、トランジスタ
Ｑ3B及びＱ3Dは同様の負荷線を有し、トランジスタＱ3C
及びＱ3Eは同様の動作条件になっていることが判る。こ
れにより、Ｖoutは、グランド電位と−１Ｖとの間であ
り、アーリー電圧誤差の第１次までは相殺されるものと
なる。４つのトランジスタＱ3B〜Ｑ3Eの入念な回路配置
により更に特性が改善される。これらトランジスタＱ3B
〜Ｑ3E（Ｑ5B〜Ｑ5E）の好適な回路配置は、図１１に示
すような集積回路配置である。
【００２３】図１２は、基本増幅器２０の変形例である
増幅器１２０の構成を示す回路図である。この増幅器
は、出力のコモン・モード電圧を維持出来、高周波応答
を犠牲にすることなく、出力をオフ状態（入力電圧から
の接続遮断）にすることが出来る。追加の差動トランジ
スタ対Ｑ7及びＱ8では、コレクタが夫々トランジスタＱ
1及びＱ2のエミッタに接続され、トランジスタＱ7及び
Ｑ8のベースは、トランジスタＱ3及びＱ5のベースに夫
々接続されている。追加の抵抗器Ｒ8は、トランジスタ
Ｑ7及びＱ8のエミッタとグランドとの間に接続されてい
る。ダイオード接続のトランジスタＱ9及びＱ10は、各
々のアノードがトランジスタＱ7及びＱ8のエミッタと、
回路ノードＶOFFとに接続されている。出力差動増幅器
のエミッタは、トランジスタＱ11及びＱ13並びにＱ12及
びＱ14のコレクタに接続されている。トランジスタＱ11
〜Ｑ14のベースは、バイアス電圧ＶCSを受ける。トラン
ジスタＱ11〜Ｑ14のエミッタは、エミッタ抵抗器Ｒ11〜
Ｒ14に夫々接続されている。更に、トランジスタＱ11の
エミッタはトランジスタＱ9のカソード（エミッタ）に
接続され、トランジスタＱ12のエミッタはトランジスタ
Ｑ10のカソード（エミッタ）に接続されている。
増幅器１２０の構成を示す回路図である。この増幅器
は、出力のコモン・モード電圧を維持出来、高周波応答
を犠牲にすることなく、出力をオフ状態（入力電圧から
の接続遮断）にすることが出来る。追加の差動トランジ
スタ対Ｑ7及びＱ8では、コレクタが夫々トランジスタＱ
1及びＱ2のエミッタに接続され、トランジスタＱ7及び
Ｑ8のベースは、トランジスタＱ3及びＱ5のベースに夫
々接続されている。追加の抵抗器Ｒ8は、トランジスタ
Ｑ7及びＱ8のエミッタとグランドとの間に接続されてい
る。ダイオード接続のトランジスタＱ9及びＱ10は、各
々のアノードがトランジスタＱ7及びＱ8のエミッタと、
回路ノードＶOFFとに接続されている。出力差動増幅器
のエミッタは、トランジスタＱ11及びＱ13並びにＱ12及
びＱ14のコレクタに接続されている。トランジスタＱ11
〜Ｑ14のベースは、バイアス電圧ＶCSを受ける。トラン
ジスタＱ11〜Ｑ14のエミッタは、エミッタ抵抗器Ｒ11〜
Ｒ14に夫々接続されている。更に、トランジスタＱ11の
エミッタはトランジスタＱ9のカソード（エミッタ）に
接続され、トランジスタＱ12のエミッタはトランジスタ
Ｑ10のカソード（エミッタ）に接続されている。
【００２４】通常の動作状態では、回路ノード１３の電
圧は、電流源のバイアス電圧ＶCSより低い電圧に維持さ
れ、トランジスタＱ9及びＱ10は導通しない。抵抗器Ｒ8
は、トランジスタＱ7及びＱ8のエミッタ電圧をプルアッ
プし、そのエミッタ・ベース接合を逆バイアスしてオフ
にしている。ＶOFFがＶCSまで上昇するにつれて、トラ
ンジスタＱ11及びＱ12からトランジスタＱ9及びＱ10に
電流が流れ始める。すると、抵抗器Ｒ8の下側の電圧
は、トランジスタＱ7及びＱ8が導通するまで低下する。
この結果、トランジスタＱ3及びＱ5がオフとなるので、
全ての信号電流は、トランジスタＱ7及びＱ8に流れる。
これらトランジスタＱ7及びＱ8の両エミッタに流れる合
計電流の値は一定となる。ＶOFFが上昇し続けるにつれ
て、抵抗器Ｒ8に流れる電流も増加し、トランジスタＱ3
（Ｑ5）のベースのバイアス電圧は低下し、トランジス
タＱ7及びＱ8は、トランジスタＱ3（Ｑ5）を更に逆バイ
アスする。信号路は、オフ条件では、トランジスタＱ
1、Ｑ2、Ｑ7、Ｑ8及び抵抗器Ｒ1である。トランジスタ
Ｑ13（Ｑ14）を流れる電流は、トランジスタＱ4（Ｑ6）
の定常電流に等しくなるように選択されているので、出
力のコモン・モード電圧は、出力がオフの時にも維持さ
れる。
圧は、電流源のバイアス電圧ＶCSより低い電圧に維持さ
れ、トランジスタＱ9及びＱ10は導通しない。抵抗器Ｒ8
は、トランジスタＱ7及びＱ8のエミッタ電圧をプルアッ
プし、そのエミッタ・ベース接合を逆バイアスしてオフ
にしている。ＶOFFがＶCSまで上昇するにつれて、トラ
ンジスタＱ11及びＱ12からトランジスタＱ9及びＱ10に
電流が流れ始める。すると、抵抗器Ｒ8の下側の電圧
は、トランジスタＱ7及びＱ8が導通するまで低下する。
この結果、トランジスタＱ3及びＱ5がオフとなるので、
全ての信号電流は、トランジスタＱ7及びＱ8に流れる。
これらトランジスタＱ7及びＱ8の両エミッタに流れる合
計電流の値は一定となる。ＶOFFが上昇し続けるにつれ
て、抵抗器Ｒ8に流れる電流も増加し、トランジスタＱ3
（Ｑ5）のベースのバイアス電圧は低下し、トランジス
タＱ7及びＱ8は、トランジスタＱ3（Ｑ5）を更に逆バイ
アスする。信号路は、オフ条件では、トランジスタＱ
1、Ｑ2、Ｑ7、Ｑ8及び抵抗器Ｒ1である。トランジスタ
Ｑ13（Ｑ14）を流れる電流は、トランジスタＱ4（Ｑ6）
の定常電流に等しくなるように選択されているので、出
力のコモン・モード電圧は、出力がオフの時にも維持さ
れる。
【００２５】図１３は、基本増幅器２０の別の変形例で
ある増幅器１３０の構成を示す回路図である。この増幅
器１３０も同様な特性を有するが、ＶBB1により制御さ
れた際に負電圧源ＶEEのレベルシフトを数百ミリボルト
以内にする手段を含んでいる。また、トランジスタＱ4
及びＱ6を流れる駆動電流が必要なくなるので、消費電
力も低くなる。
ある増幅器１３０の構成を示す回路図である。この増幅
器１３０も同様な特性を有するが、ＶBB1により制御さ
れた際に負電圧源ＶEEのレベルシフトを数百ミリボルト
以内にする手段を含んでいる。また、トランジスタＱ4
及びＱ6を流れる駆動電流が必要なくなるので、消費電
力も低くなる。
【００２６】増幅器１３０では、電流源Ｉ4及びＩ6を除
去したので、トランジスタＱ3及びＱ5のエミッタは、負
荷抵抗器Ｒ3及びＲ4を介して基準電位源ＶBB1に接続さ
れている。基準電圧ＶBB1は、ＶEEと同程度まで低くす
ることが出来る。増幅器１３０の出力は、トランジスタ
Ｑ3及びＱ5のエミッタから得られる。上述の実施例のト
ランジスタＱ4及びＱ6は、トランジスタＱ8及びＱ9で置
換されている。トランジスタＱ8及びＱ9のベースは、共
に基準電圧源ＶBBに接続されている。トランジスタＱ8
（Ｑ9）のコレクタは、トランジスタＱ3（Ｑ5）のベー
ス及びレベル・シフト回路網Ｒ2、Ｃ2（Ｒ4、Ｃ4）に接
続されている。コンデンサＣ3及びＣ4は、トランジスタ
Ｑ2のエミッタとトランジスタＱ2のコレクタとの間、並
びにトランジスタＱ8のエミッタとトランジスタＱ1のコ
レクタとの間に夫々接続されている。
去したので、トランジスタＱ3及びＱ5のエミッタは、負
荷抵抗器Ｒ3及びＲ4を介して基準電位源ＶBB1に接続さ
れている。基準電圧ＶBB1は、ＶEEと同程度まで低くす
ることが出来る。増幅器１３０の出力は、トランジスタ
Ｑ3及びＱ5のエミッタから得られる。上述の実施例のト
ランジスタＱ4及びＱ6は、トランジスタＱ8及びＱ9で置
換されている。トランジスタＱ8及びＱ9のベースは、共
に基準電圧源ＶBBに接続されている。トランジスタＱ8
（Ｑ9）のコレクタは、トランジスタＱ3（Ｑ5）のベー
ス及びレベル・シフト回路網Ｒ2、Ｃ2（Ｒ4、Ｃ4）に接
続されている。コンデンサＣ3及びＣ4は、トランジスタ
Ｑ2のエミッタとトランジスタＱ2のコレクタとの間、並
びにトランジスタＱ8のエミッタとトランジスタＱ1のコ
レクタとの間に夫々接続されている。
【００２７】回路の帰還によりトランジスタＱ3及びＱ5
のエミッタの出力電流が増加する。よって、出力インピ
ーダンスは抵抗器Ｒ3（Ｒ5）によって決まり、利得は、
基本増幅器２０と同様に、（Ｒ3＋Ｒ5）／Ｒ1に等し
い。増幅器１３０は帯域幅がいくらか狭くなる。トラン
ジスタＱ1及びＱ2のコレクタの電圧変動がより大きくな
るからである。トランジスタＱ3及びＱ5のベースの電圧
変動は、出力電圧プラストランジスタＱ3及びＱ5のΔＶ
BEに等しい。出力電圧の値が増加する程、これらのノー
ドの寄生容量の影響が大きくなり、交流応答特性が中間
周波数でもロールオフし始める。従って、コンデンサＣ
3及びＣ4を追加し、電流源でバイアスされたトランジス
タＱ8及びＱ9のエミッタに信号を供給して、このロール
オフを補正している。コンデンサＣ5を抵抗器Ｒ1に並列
に追加し、増幅器の出力が容量性負を駆動する時に信号
電流がピークになるようにする。
のエミッタの出力電流が増加する。よって、出力インピ
ーダンスは抵抗器Ｒ3（Ｒ5）によって決まり、利得は、
基本増幅器２０と同様に、（Ｒ3＋Ｒ5）／Ｒ1に等し
い。増幅器１３０は帯域幅がいくらか狭くなる。トラン
ジスタＱ1及びＱ2のコレクタの電圧変動がより大きくな
るからである。トランジスタＱ3及びＱ5のベースの電圧
変動は、出力電圧プラストランジスタＱ3及びＱ5のΔＶ
BEに等しい。出力電圧の値が増加する程、これらのノー
ドの寄生容量の影響が大きくなり、交流応答特性が中間
周波数でもロールオフし始める。従って、コンデンサＣ
3及びＣ4を追加し、電流源でバイアスされたトランジス
タＱ8及びＱ9のエミッタに信号を供給して、このロール
オフを補正している。コンデンサＣ5を抵抗器Ｒ1に並列
に追加し、増幅器の出力が容量性負を駆動する時に信号
電流がピークになるようにする。
【００２８】上述の差動増幅器２０〜１３０によれば、
線形性の改善、広い帯域幅及びレベル・シフト機能等の
効果が得られるが、これらは、上述の実施例に対応する
シングル・エンド構成の増幅器においても同様に達成で
きるものである。本発明のシングル・エンド構成の増幅
器の実施例を図１４及び図１５に示す。これら本発明の
シングル・エンド増幅器の実施例は、反転増幅器であっ
て、上述の実施例の差動増幅器２０〜１３０の片側半分
の増幅器に略対応するものである。
線形性の改善、広い帯域幅及びレベル・シフト機能等の
効果が得られるが、これらは、上述の実施例に対応する
シングル・エンド構成の増幅器においても同様に達成で
きるものである。本発明のシングル・エンド構成の増幅
器の実施例を図１４及び図１５に示す。これら本発明の
シングル・エンド増幅器の実施例は、反転増幅器であっ
て、上述の実施例の差動増幅器２０〜１３０の片側半分
の増幅器に略対応するものである。
【００２９】図１４の増幅器１４０は、差動増幅器２０
の片側半分の構成であり、ノード１４にシングル・エン
ド入力信号を受ける。よって、この回路構成は、図１の
回路の半分に略相当するが、違いは、ダイオードＤ1と
電流源Ｉ5及びＩ6とが追加されていることである。これ
らの追加回路要素は、入力レベル・シフト回路を構成し
ているので、エミッタ抵抗器Ｒ1の両端間の電圧はゼロ
である。電流源Ｉ5がトランジスタＱ1のベースとダイオ
ードＤ1のアノードに接続されている。ダイオードＤ1の
カソードは、電流源Ｉ6に接続され、シングル・エンド
の電圧入力を受ける電圧入力ノードとなる。電流源Ｉ5
及びＩ6の電流値は、電流源Ｉ4の電流値の２分の１に設
定することが望ましい。このように電流が設定された場
合、ダイオードＤ1の両端間の電圧は、トランジスタＱ1
のエミッタ・ベース間電圧に正確に一致する。エミッタ
抵抗器Ｒ1がグランド又は適当な基準電位源に接続され
るので、抵抗器Ｒ1の両端電圧はゼロである。入力電圧
の変化は、トランジスタＱ1からの誤差成分を含まず、
抵抗器Ｒ1の両端に直接現れる。なお、入力レベル・シ
フト回路Ｉ5、Ｉ6及びＤ1は、エミッタ抵抗器Ｒ1の両端
間の電圧から線形誤差を排除するように構成した数多く
のレベル・シフト回路の中の一例であることに留意され
たい。
の片側半分の構成であり、ノード１４にシングル・エン
ド入力信号を受ける。よって、この回路構成は、図１の
回路の半分に略相当するが、違いは、ダイオードＤ1と
電流源Ｉ5及びＩ6とが追加されていることである。これ
らの追加回路要素は、入力レベル・シフト回路を構成し
ているので、エミッタ抵抗器Ｒ1の両端間の電圧はゼロ
である。電流源Ｉ5がトランジスタＱ1のベースとダイオ
ードＤ1のアノードに接続されている。ダイオードＤ1の
カソードは、電流源Ｉ6に接続され、シングル・エンド
の電圧入力を受ける電圧入力ノードとなる。電流源Ｉ5
及びＩ6の電流値は、電流源Ｉ4の電流値の２分の１に設
定することが望ましい。このように電流が設定された場
合、ダイオードＤ1の両端間の電圧は、トランジスタＱ1
のエミッタ・ベース間電圧に正確に一致する。エミッタ
抵抗器Ｒ1がグランド又は適当な基準電位源に接続され
るので、抵抗器Ｒ1の両端電圧はゼロである。入力電圧
の変化は、トランジスタＱ1からの誤差成分を含まず、
抵抗器Ｒ1の両端に直接現れる。なお、入力レベル・シ
フト回路Ｉ5、Ｉ6及びＤ1は、エミッタ抵抗器Ｒ1の両端
間の電圧から線形誤差を排除するように構成した数多く
のレベル・シフト回路の中の一例であることに留意され
たい。
【００３０】図１５の増幅器１５０は、差動増幅器２０
の片側半分の回路であるが、シングル・エンドの電流入
力信号を受ける回路である。シングル・エンド電流源Ｉ
10は、トランジスタＱ1のエミッタ及びトランジスタＱ3
のコレクタに接続されている。通常は、電流源Ｉ10に供
給される電流値は、ゼロに設定されている。この増幅器
１５０は、電流入力且つ電圧出力のトランス・インピー
ダンス増幅器であるが、容易に電流入力且つ電流出力の
電流増幅器を構成出来る。すなわち、出力電流をトラン
ジスタＱ4のコレクタから取り出せば良い。以上本発明
の好適実施例について説明したが、本発明はここに説明
した実施例のみに限定されるものではなく、本発明の要
旨を逸脱することなく必要に応じて種々の変形及び変更
を実施し得ることは当業者には明らかである。
の片側半分の回路であるが、シングル・エンドの電流入
力信号を受ける回路である。シングル・エンド電流源Ｉ
10は、トランジスタＱ1のエミッタ及びトランジスタＱ3
のコレクタに接続されている。通常は、電流源Ｉ10に供
給される電流値は、ゼロに設定されている。この増幅器
１５０は、電流入力且つ電圧出力のトランス・インピー
ダンス増幅器であるが、容易に電流入力且つ電流出力の
電流増幅器を構成出来る。すなわち、出力電流をトラン
ジスタＱ4のコレクタから取り出せば良い。以上本発明
の好適実施例について説明したが、本発明はここに説明
した実施例のみに限定されるものではなく、本発明の要
旨を逸脱することなく必要に応じて種々の変形及び変更
を実施し得ることは当業者には明らかである。
【００３１】
【発明の効果】本発明の差動増幅器は、第１及び第２増
幅部分の各々において、第１増幅器から第２増幅器へと
バイアス電流及び信号電流を流すように構成し、第１増
幅器の専用のバイアス電流源を省略することができるの
で、回路全体の駆動電流を大幅に低減できる。この結
果、第１増幅器の消費電力が大幅に低減し、熱歪の発生
が激減し、非線形特性も大幅に改善される。また、第２
増幅器は差動対形式であるので、この第２増輻器全体が
第１増幅器との帰還ループ内となり、第２増幅器自体の
熱歪及び非線形特性も大輻に改善される。さらに、第１
及び第２増幅部分の夫々の第１増幅器のシングル・エン
ド入力端が共通電位源に結合され、これら第１及び第２
増幅部分の間に入力電流を流す入力電流源を設けること
により、第１増幅器のミラー容量を低減し、且つ、この
第１増幅器の入力電圧変動を排除する結果、利得帯域幅
積を非常に高くできる。また、第１増幅器は熱歪には寄
与していないので、熱歪も改善される。
幅部分の各々において、第１増幅器から第２増幅器へと
バイアス電流及び信号電流を流すように構成し、第１増
幅器の専用のバイアス電流源を省略することができるの
で、回路全体の駆動電流を大幅に低減できる。この結
果、第１増幅器の消費電力が大幅に低減し、熱歪の発生
が激減し、非線形特性も大幅に改善される。また、第２
増幅器は差動対形式であるので、この第２増輻器全体が
第１増幅器との帰還ループ内となり、第２増幅器自体の
熱歪及び非線形特性も大輻に改善される。さらに、第１
及び第２増幅部分の夫々の第１増幅器のシングル・エン
ド入力端が共通電位源に結合され、これら第１及び第２
増幅部分の間に入力電流を流す入力電流源を設けること
により、第１増幅器のミラー容量を低減し、且つ、この
第１増幅器の入力電圧変動を排除する結果、利得帯域幅
積を非常に高くできる。また、第１増幅器は熱歪には寄
与していないので、熱歪も改善される。
【図１】本発明の一実施例の構成を示す回路図である。
【図２】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図３】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図４】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図５】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図６】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図７】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図８】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図９】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図１０】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図１１】本発明の実施例の回路を集積回路で実現した
際の好適な回路配置の例を示す配置図である。
際の好適な回路配置の例を示す配置図である。
【図１２】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図１３】本発明の実施例を変形した構成を示す回路図
である。
である。
【図１４】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図１５】本発明の他の実施例の構成を示す回路図であ
る。
る。
【図１６】従来の差動増幅器の構成を示す回路図であ
る。
る。
Ｒ１ 差動結合手段 １１（又は１２） 負荷 １３（又は１５） 電流源 Ｒ２、Ｃ４（又はＲ１、Ｃ４） 電圧シフト手段 Ｑ１（又はＱ２） 第１増幅器 Ｑ３、Ｑ４（又はＱ５、Ｑ６） 第２増幅器 １５（又は１７） 結合手段Ｉ１０ 入力電流源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ・エス・ラム アメリカ合衆国オレゴン州97229 ポー トランド ノース・ウェスト グリーン ビュー・レーン 10465 (56)参考文献 特公 昭49−39212（ＪＰ，Ｂ１)
Claims (2)
- 【請求項１】 負荷と；電流源と；上記負荷に結合され
た第１ノード及び上記電流源に結合された第２ノードを
有する電圧シフト手段と；シングル・エンド入力端を有
し、且つ上記電圧シフト手段の上記第１ノードに結合さ
れた出力端を有する第１増幅器と；上記電圧シフト手段
の上記第２ノードに結合された入力端を有し、且つ差動
対の一方にシングル・エンド出力端を有する差動対形式
の第２増幅器と；上記第１増幅器に流れるバイアス電流
及び信号電流が上記第２増幅器の上記差動対の他方に流
れるように上記第１増幅器及び上記第２増幅器を結合す
る結合手段とを夫々含む同一構成の第１増幅部分及び第
２増幅部分と、 上記第１増幅部分及び上記第２増幅部分を互いに結合す
る差動結合手段とを具え、 上記第１増輻部分及び上記第２増幅部分の各々の上記第
１増幅器の上記シングル・エンド入力端が差動入力端を
形成し、上記第１増幅部分及び上記第２増輻部分の各々
の上記第２増輻器の上記シングル・エンド出力端が差動
出力端を形成する ことを特徴とする差動増幅器。 - 【請求項２】 負荷と；電流源と；上記負荷に結合され
た第１ノード及び上記電流源に結合された第２ノードを
有する電圧シフト手段と；共通電位源に結合されたシン
グル・エンド入力端を有し、且つ上記電圧シフト手段の
上記第１ノードに結合された出力端を有する第１増幅器
と；上記電圧シフト手段の上記第２ノードに結合された
入力端を有し、且つ差動対の一方にシングル・エンド出
力端を有する差動対形式の第２増幅器と；上記第１増幅
器に流れるバイアス電流及び信号電流が上記第２増幅器
の上記差動対の他方に流れるように上記第１増幅器及び
上記第２増幅器を結合する結合手段とを夫々含む同一構
成の第１増幅部分及び第２増幅部分と、 上記第１増幅部分及び上記第２増幅部分の間に入力電流
を流す入力電流源とを具え、 上記第１増幅部分及び上記第２増幅部分の各々の上記第
２増幅器の上記シングル・エンド出力端が差動出力端を
形成することを特徴とする差動増幅器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/920,076 US5307024A (en) | 1992-07-27 | 1992-07-27 | Linearized level-shifting amplifier |
| US920076 | 1992-07-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132742A JPH06132742A (ja) | 1994-05-13 |
| JP2571521B2 true JP2571521B2 (ja) | 1997-01-16 |
Family
ID=25443113
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142164A Expired - Lifetime JPH0816115B2 (ja) | 1992-06-20 | 1993-06-14 | ３，４−ジメチル−２，５，６−トリス（ｐ−スルホナートフェニル）−１−ホスファノルボルナジエンおよびその製造方法 |
| JP5204594A Expired - Lifetime JP2571521B2 (ja) | 1992-07-27 | 1993-07-27 | 差動増幅器 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5142164A Expired - Lifetime JPH0816115B2 (ja) | 1992-06-20 | 1993-06-14 | ３，４−ジメチル−２，５，６−トリス（ｐ−スルホナートフェニル）−１−ホスファノルボルナジエンおよびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5307024A (ja) |
| JP (2) | JPH0816115B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2728119A1 (fr) * | 1994-12-07 | 1996-06-14 | Philips Electronics Nv | Amplificateur a taux de distorsion reduit |
| JP3118393B2 (ja) * | 1995-06-21 | 2000-12-18 | シャープ株式会社 | 差動増幅回路 |
| US5568149A (en) * | 1995-08-24 | 1996-10-22 | Motorola, Inc. | A/D converter subsystem with half linear buffer amplifier |
| DE19725286A1 (de) * | 1997-06-14 | 1998-12-17 | Philips Patentverwaltung | Schaltungsanordnung mit einer Differenzverstärkerstufe |
| US5917379A (en) * | 1997-07-31 | 1999-06-29 | Lucent Technologies Inc. | Broadband linear transconductance amplifier with resistive pole-splitting compensation |
| US6028479A (en) * | 1998-01-07 | 2000-02-22 | Plato Labs, Inc. | Low voltage transmission line driver |
| GB9915919D0 (en) * | 1999-07-08 | 1999-09-08 | Mitel Semiconductor Ltd | Radio frequency amplifier |
| US6118340A (en) * | 1999-07-26 | 2000-09-12 | Burr-Brown Corporation | Low noise differential input, differential output amplifier and method |
| US6353366B1 (en) * | 2000-04-28 | 2002-03-05 | Telecommunications Laboratories | Bandwidth enhancement of transimpedance amplifier by capacitive peaking design |
| US7180369B1 (en) | 2003-05-15 | 2007-02-20 | Marvell International Ltd. | Baseband filter start-up circuit |
| EP1528670B1 (en) * | 2003-10-27 | 2007-07-04 | Freescale Semiconductor, Inc. | Transconductance amplifier |
| US7253687B2 (en) * | 2004-07-23 | 2007-08-07 | Microchip Technology Incorporated | Clamping circuit for operational amplifiers |
| US7215200B1 (en) * | 2005-04-28 | 2007-05-08 | Linear Technology Corporation | High-linearity differential amplifier with flexible common-mode range |
| US20150035909A1 (en) * | 2012-04-25 | 2015-02-05 | Hewlett-Packard Deveopment Company, L.P. | Bias current control for print nozzle amplifier |
| IN2015DN02806A (ja) | 2012-11-09 | 2015-09-11 | Mitsui Chemicals Inc | |
| TWI519063B (zh) * | 2013-03-05 | 2016-01-21 | 聯詠科技股份有限公司 | 運算放大器電路 |
| US9374050B1 (en) | 2014-07-08 | 2016-06-21 | Linear Technology Corporation | Level-shifting amplifier |
| US9236840B1 (en) | 2014-09-04 | 2016-01-12 | Linear Technology Corporation | Linear broadband PNP amplifier |
| TWI600995B (zh) * | 2016-03-18 | 2017-10-01 | 財團法人工業技術研究院 | 電壓箝制電路 |
| EP3404831B1 (en) * | 2017-05-16 | 2021-04-21 | Nokia Solutions and Networks Oy | Photoreceiver with pre-equalizing differential transimpedance amplifier |
| US11088665B2 (en) | 2019-10-02 | 2021-08-10 | Analog Devices, Inc. | Linear broadband transconductance amplifier |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE756912A (fr) * | 1969-10-01 | 1971-03-01 | Rca Corp | Etage de transmission de signaux |
| JPS5147261B2 (ja) * | 1972-08-22 | 1976-12-14 | ||
| FR2314910A1 (fr) * | 1975-06-20 | 1977-01-14 | Rhone Poulenc Ind | Procede d'hydroformylation des olefines |
-
1992
- 1992-07-27 US US07/920,076 patent/US5307024A/en not_active Expired - Lifetime
-
1993
- 1993-06-14 JP JP5142164A patent/JPH0816115B2/ja not_active Expired - Lifetime
- 1993-07-27 JP JP5204594A patent/JP2571521B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5307024A (en) | 1994-04-26 |
| JPH0816115B2 (ja) | 1996-02-21 |
| JPH0687876A (ja) | 1994-03-29 |
| JPH06132742A (ja) | 1994-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2571521B2 (ja) | 差動増幅器 | |
| JP2001358544A (ja) | 増幅回路 | |
| JPH03150908A (ja) | 直流結合トランスインピーダンス型増幅器 | |
| JP2622321B2 (ja) | 高周波数クロス接合折返しカスコード回路 | |
| EP0586251B1 (en) | Power amplifier having high output voltage swing and high output drive current | |
| US5469106A (en) | Voltage controlled amplifier which reduces differential gain | |
| US4357578A (en) | Complementary differential amplifier | |
| US5406222A (en) | High gain transistor amplifier | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| JPS6262084B2 (ja) | ||
| JP3404209B2 (ja) | トランスインピーダンス増幅器回路 | |
| US5378938A (en) | Sample-and-hold circuit including push-pull transconductance amplifier and current mirrors for parallel feed-forward slew enhancement and error correction | |
| CA1281386C (en) | Accurate current conveyor | |
| US5525931A (en) | High-speed video amplifier | |
| US6078220A (en) | Complementary class AB current amplifier | |
| US4524330A (en) | Bipolar circuit for amplifying differential signal | |
| US6362686B1 (en) | Fast saturation recovery operational amplifier input stage | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| US6246290B1 (en) | High gain, current driven, high frequency amplifier | |
| JP3321897B2 (ja) | 増幅回路 | |
| JP2607970B2 (ja) | オフセットキャンセル回路 | |
| US5877655A (en) | Device for limiting the output current of an operational amplifier | |
| KR840001334Y1 (ko) | 위상반전회로(位相反轉回路) | |
| JP3352104B2 (ja) | カレントミラー回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |