JPH077083A - 語線間に部分使い捨て誘電充填材ストリップを用いて超高密度ダイナミック・アクセス・メモリを製造する方法 - Google Patents
語線間に部分使い捨て誘電充填材ストリップを用いて超高密度ダイナミック・アクセス・メモリを製造する方法Info
- Publication number
- JPH077083A JPH077083A JP4157270A JP15727092A JPH077083A JP H077083 A JPH077083 A JP H077083A JP 4157270 A JP4157270 A JP 4157270A JP 15727092 A JP15727092 A JP 15727092A JP H077083 A JPH077083 A JP H077083A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric material
- array
- bit line
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 230000015654 memory Effects 0.000 title claims description 15
- 239000000945 filler Substances 0.000 title claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 47
- 125000006850 spacer group Chemical group 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 24
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 23
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 23
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 12
- 238000000926 separation method Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 103
- 238000000034 method Methods 0.000 claims description 71
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 238000003860 storage Methods 0.000 claims description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims description 30
- 239000003989 dielectric material Substances 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 20
- 230000008021 deposition Effects 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 239000011247 coating layer Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000001020 plasma etching Methods 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000011810 insulating material Substances 0.000 abstract description 12
- 229910021332 silicide Inorganic materials 0.000 abstract description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052785 arsenic Inorganic materials 0.000 abstract description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 32
- 238000000059 patterning Methods 0.000 description 6
- 238000002513 implantation Methods 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
タンス、最適値超過セル幅及び記憶ノード埋め込み接触
領域におけるスペーサーたい積に関する諸問題、を最小
限の追加工程で改善する。 【構成】語線間隙に誘電充填材ストリップ51を用いてマ
ルチメガビットDRAMを製造する方法。埋め込み接触領域
では充填材ストリップは使い捨てであるが、非埋め込み
接触領域では残される。この方法は、語線側面のスペー
サーを創生するタイプ-1絶縁材料の第一層に異方性エッ
チングを行う工程に始まる以下の工程を含む。高度にエ
ッチング選択性を有するタイプ-2絶縁材料31を堆積し平
坦化する;語線間隙にある31を除去する;タイプ-1絶縁
材料の異方性除去を行う;ビット線用ポリシリコン層71
を堆積しケイ化物化する;71の第二層を堆積しパターン
化してビット線を形成する;タイプ-1絶縁材料の第三層
91を堆積し異方性エッチングを行う;記憶ノードプレー
ト接触領域にある31を除去する;ポリシリコン層121を
堆積しパターン化する。
Description
より詳細には、積重ねセル型ダイナミック・ランダム・
アクセス・メモリにおける埋め込み接触部の創生に必要
な語線間隔を最小にする技術に関する。
モリ(DRAM)のメモリ・セルは2つの主要部品、即
ち電界効果トランジスタとコンデンサ、からなる。通常
のプレーナコンデンサを用いているDRAMセルにおい
ては電界効果トランジスタ(FET)よりプレーナコン
デンサにはるかに多くのチップ表面積が当てられる。語
線(Word lines)は一般にポリシリコン−1層からエッ
チングされる。シリコン基板のドープド領域は下部(記
憶ノード)コンデンサプレートとして機能し、一方、ポ
リシリコン−2は一般に上部コンデンサプレート(セル
プレート)として機能する。プレーナコンデンサは1M
ビットレベルまでのDRAMチップに使用するのに適し
ていることがわかっているが、さらに進んだ世代のDR
AMには使用できないと考えられている。メモリチップ
のコンポーネント密度が増すにつれて、セルのコンデン
サ寸法の収縮は多くの問題を生じた。第一に、正常バッ
クグラウンド放射線のα粒子成分は下部コンデンサプレ
ートとして機能するシリコン基材に正孔−電子の対を発
生することがある。この現象は影響を受けたセルコンデ
ンサに蓄積された電荷を急速に散逸させ、その結果、
「ソフト」エラーを生じることになる。第二に、センス
増幅器の識別信号が減少する。これによりノイズ感度が
悪化し、適切な信号選択性を有するセンス増幅器の設計
が困難となる。第三に、セルのコンデンサ寸法が縮少さ
れるにつれて、セルの回復時間を一般に短縮しなければ
ならないので回復のために一層頻繁な中断が必要とな
る。従って、DRAM設計者にとっては、製品収率を低
下させないで又は生産工程中のマスキングとたい積の工
程数を著しく増すような方法に頼らないで、セル寸法が
収縮したときにセルのキャパシタンスを増大させる又は
少なくとも維持することは困難な目標である。
プレーナコンデンサに基づくセル構造を利用している。
2種の基本的な非プレーナコンデンサ構造が現在使用さ
れている。即ち、溝型コンデンサと積重ねコンデンサで
ある。いずれの型の非プレーナコンデンサもプレーナコ
ンデンサに比べて製造にかなり多くのマスキング、たい
積及びエッチングの工程数を典型的に必要とする。
ンデンサにおける水平方向に対して主として垂直方向に
蓄積される。溝型コンデンサは基板にエッチングされる
溝に加工されるので、典型的な溝型コンデンサはプレー
ナコンデンサと同様にソフトエラーを起しやすい。その
上、溝型構造に固有の他のいくつかの問題がある。1つ
の問題は隣接する溝間の寄生トランジスタ効果により生
じる溝から溝への電荷漏洩である。いまひとつの問題は
製造工程中における溝の完全浄化の困難なことであり、
溝を完全に浄化しないと一般に欠陥セルが得られる。
に比べて信頼性が高く、製造が容易であることがわかっ
ている。典型的な積重ねコンデンサの下部プレート及び
上部プレートのいずれも個々のポリシリコン層から形成
されているので、積重ねコンデンサはプレーナ又は溝型
コンデンサに比べて、一般にソフトエラーはずっと少な
い。語線とディジット線の両方を容量層の下方に配置し
かつ下部層を埋め込み接触方式で基板と接触させること
により、一部製造者はコンデンサの垂直方向部分が全電
荷蓄積容量に有意に寄与するようにした積重ねコンデン
サ構造を創り出した。積重ねコンデンサは一般にセルの
全面積(セルのアクセスFETを含む)だけではなく、
隣接するフィールド酸化物領域をもカバーするので、キ
ャパシタンスはプレーナ型セルから得られるものより相
当大きくなっている。
劣化する設計上の問題が少なくとも4つ存在する。これ
らは本明細書に開示された新規なDRAM製造方法を実
施することにより改善することができる。第一の問題は
低速度デバイスを与える過剰なビット線抵抗である。第
二の問題はビット線のセンス増幅器信号を減少させる過
剰なビット線キャパシタンスである。第三の問題は不必
要な溝が基板に形成されないようにビット線マスクとビ
ット線接触マスクとの間にマスクの整列許容範囲内で十
分なオーバーラップを与える必要性のためにセル幅が最
適値を超過することである。第四の問題はビット線の上
面のみならず縁部も絶縁する必要上、記憶ノード埋め込
み接触領域にスペーサーがたい積されることである。
はその垂直形態の結果として過剰なビット線抵抗が生じ
る。典型的には、埋め込みビットは化学蒸着(CVD)
によりたい積されたコンホーマル(形状に沿った)ポリ
シリコン層から形成される。この層は次いでケイ化物化
され、パターン化される。ビット線電流の大部分を運ぶ
ケイ化物層は形態に従う(即ち、現存する語線を上りそ
して下る)ので、垂直ビット線部分上のケイ化物化の低
品位と非プレーナ性のために生じるビット線長の増加と
のためにこのような非プレーナビット線の抵抗は(プレ
ーナ型の場合と比較して)増大する。
付近からこの線が横切る各語線まで生じる。キャパシタ
ンスは垂直ビット線部分の近傍部分によって語線縁部に
加えられる。この容量成分はプレーナビット線の場合に
は大部分が除去され得る。
ット線マスクとビット線接触マスクとの間にマスクの整
列許容範囲内で十分なオーバーラップを与える必要性か
ら生じる最適値超過セル幅の問題はビット線層のある部
分を基板レベルまでエッチングする必要がなければ除去
される。
め込み接触領域にスペーサーをたい積するのは、ビット
線と記憶ノードプレートの両方の接触のために、ある語
線対間で基板と接触させる必要があるためである。埋め
込み型のケイ化物化ポリシリコンビット線を使用する
と、積重ねセルDRAMメモリにおける表面たい積金属
を有するビット線に本来必要とされる深部ビット線通路
に関連すると思われる工程上の問題は減少されるが、埋
め込みビット線は典型的には完成セルのコンデンサプレ
ートに隣接する。従って、各ビット線の頂部と側部を絶
縁材料で被覆することが不可欠である。一般にビット線
の作製は、ビット線用ポリ層のたい積、ビット線用ポリ
層のスライシング・スライスされたポリ層の頂部への第
一酸化物層のたい積及び得られたサンドイッチ体のパタ
ーン化によるビット線の形成の工程順序に従って行われ
る。次いで第二酸化物層がブランケット状にたい積さ
れ、異方性エッチングによりビット線の側部にスペーサ
ーが創生される。あいにく、ビット線側部にスペーサー
を形成するのに使われる酸化物層は記憶ノードが基板と
接触接合する語線間スペースを埋めてしまう。通常の工
程順序の場合、ビット線側部のスペーサーの必要上、記
憶ノードプレートが接触する語線間隔を酸化物スペーサ
ー材料の余分なたい積に適合するように十分大きくする
ことが要求される。
シリコン層をケイ化物化の前に平坦化することによって
日立製作所は64MビットDRAM用の低抵抗ビット線
配線を達成した。この方法は1990年にIEEE主催
のVLSL技術シンポジウムで発表された「64MB
DRAMのための1.28μm2ビット線シールドメモリ
セル技術」と題する論文に説明されている。日立法は、
CVDにより厚いポリシリコン−2層をたい積し、次い
でこのポリ−2層をもどしエッチング工程で平坦化し、
抵抗を下げるためにスライスし、最後にビット線として
パターン化する各工程を含む。しかし、この日立法は過
剰なビット線キャパシタンス、最適値超過セル幅及び記
憶ノード埋め込み接触領域におけるスペーサーたい積に
関する諸問題に向けられていない。
最小限の追加工程で前記4つの問題のすべてを改善する
DRAM製造方法を提供することである。
されたケイ化物化ポリシリコンのサンドイッチ体からパ
ターン化された一連の平行語線を有し、この平行語線に
は一連の平行ビット線が交差状に重なるようにしてなる
マルチメガビットDRAMメモリを製造する方法を構成
する。語線の間隙は、埋め込み接触領域では使い捨てで
ある誘電充填材ストリップで埋められる。非埋め込み接
触領域では、充填材ストリップはビット線のキャパシタ
ンスを下げるために本来の場所に残される。本発明の方
法は、語線側面のスペーサーを創生するタイプ−1絶縁
材料(例、二酸化シリコン)の第一層に異方性エッチン
グを行う工程に続いて始まる以下の順序の工程を含む。
即ち、タイプ−1絶縁材料に関して高度にエッチング選
択性を有するタイプ−2絶縁材料(例、窒化シリコン)
を語線の間隙を完全に充填するのに十分な厚さにCVD
法でたい積する;間隙充填層を平坦化する;ビット線が
接触する語線間隙にある間隙充填絶縁材料を除去する;
前のI工程で形成されたビット線接触路のベースにある
タイプ−1絶縁材料の異方性除去を行う;ビット線接触
路を完全に埋めるのに十分な厚さにビット線用ポリシリ
コン層をCVD法でたい積する;ビット線用ポリシリコ
ン層をケイ化物化する;タイプ−1絶縁材料の第二層を
たい積する;タイプ−1絶縁材料で被覆したビット線用
ケイ化物化ポリシリコン層をパターン化してビット線を
形成する;タイプ−1絶縁材料の第三層をブランケット
状にたい積する;ビット線側面スペーサーを形成するた
めにタイプ−1絶縁材料の第三層に異方性エッチングを
行う;記憶ノードプレート接触領域にある間隙充填絶縁
材料を除去する;記憶ノード用ポリシリコン層をたい積
する;そして、記憶ノード用ポリ層をパターン化する。
説明する。図1には単結晶シリコン基板11上に加工さ
れた通常の完成積重ねセルDRAMメモリ・アレイが、
簡略化された概要配線フォーマットで示されている。こ
のアレイは、タングステンチタン又は同様の耐火金属で
ケイ化物化された一連の平行ポリシリコン語線12であ
って、語線頂部が第一誘電体キャッピング層(図示せ
ず)で絶縁され、語線側部が第一組の誘電体スペーサー
13で絶縁されてなる語線12;一連のビット線14で
あって、各ビット線はアレイ内を通る間に多数の高度ド
ープド基板領域、即ち、「活性域」と接触(ビット線−
基板の接触領域は「X」で示されている)してなるビッ
ト線14;及び多数の記憶ノードコンデンサプレート
(斜めのハッチングで示した長方形の領域)15からな
る。各活性域(破線で結んだ角S字形領域)16は1対
のセルによって共有されている。各記憶ノードプレート
15はその関連した活性域と、「X」でマークした正方
形で表わされている記憶ノード接合領域17で接触して
いる。各ビット線は第二組の絶縁体側面スペーサー18
と第二誘電体キャッピング層(図示せず)によって絶縁
されている。活性域16はフィールド酸化物領域(図示
せず)によって分離されている。図1の平面図にアレイ
の必須な物理的要素をすべて示すことは不可能である
が、これらの要素の多くは以下の各断面図から容易に明
らかである。
線で切断した部分の断面図が一製造段階において示され
ている。この製造段階では活性域16と完全に引っ込ん
だフィールド酸化物領域21が創生されており、ポリシ
リコン−1層22、ケイ化物層23及び第一キャッピッ
グ酸化物層24からなる3層サンドイッチ体から語線1
2がパターン形成されている。活性域16は、リン打ち
込みにより創生された低度ドープド接合領域25と、第
一のスペーサー用二酸化シリコン層をたい積し、異方性
エッチングを行って得られた語線側面スペーサー27の
創生に続いてヒ素打ち込みによって創生された高度ドー
プド接合領域26とからなる。さらに、基板分離層28
がコンホーマル(形状に沿って)たい積されている。
(CVD)によりたい積した後の工程中のメモリ・アレ
イが示されていて、窒化シリコン層31は語線間隙32
を完全に埋めるのに十分な厚さを有する。
ト状被覆が行われた工程中のアレイが示されている。
ングが行われていて、語線16間には窒化シリコン充填
材ストリップ51が残されている。ここで、アレイの平
坦化は、単に平坦化エッチングを利用する、又は平坦化
表面を創生するためにアレイ上にホトレジストをスピナ
ーで塗布した後にアレイを所望レベルまでプラズマエッ
チングを行う。又はアレイを機械的手段で平坦化すると
いった多くの公知技術のいずれによっても行うことがで
きる。
ホトマスク61でマスキングされていて、ビット線接触
ホトマスク61によって露出されている窒化物充填材ス
トリップ51の部分を除去するために酸化物より窒化物
に対して選択性のあるプラズマエッチングにかけられて
いる。現在、文献には15:1という大きな選択性が報
告されている。活性域16から基板分離層28の一部を
除去するためにさらにプラズマエッチングが利用され
る。
た工程中のアレイの別の断面図である。この図では基板
分離層28,窒化物充填材ストリップ51及びビット線
接触ホトマスク61が見える。
2層71のCVDによるたい積、ポリ−2層71の頂部
への金属ケイ化物72のブランケット状たい積及びケイ
化物層72の頂部への二酸化シリコンのビット線キャッ
ピング層73のブランケット状たい積が行われている。
図8の断面図に鉛直方向の断面図である図9は別の見方
からビット線接触領域を示している。
るビット線パターン化及び個々のビット線を創生するエ
ッチングによってはA−A破線によるアレイの断面構造
は図8の断面構造と変っていない。
この断面図からよくわかる。3つの個々のビット線ホト
マスクブロック81が、酸化物被覆のケイ化物化ビット
線82の各々と同様に見ることができる。
コンのビット線スペーサー用層91がたい積されてい
る。図13,14,15はそれぞれ破線B−B,C−
C,D−Dについての同じ時点での断面図である。
ペーサー用層91に異方性エッチングが行われていて、
ビット線側面スペーサー101(図示せず)が創生され
ている。ビット線側面スペーサー101は図17で見ら
れる。
接触ホトマスク111でマスキングされている。このマ
スキング工程の次に、アレイには二酸化シリコンより窒
化シリコンに選択性のあるプラズマエッチングが行われ
る。記憶ノード接触領域内の基板分離層28部分は酸化
物に選択性のある異方性プラズマエッチングにより除去
される。図19は工程のこの段階の別の図を示してい
る。
11が工程中のアレイから剥離され、個々の記憶ノード
プレートにパターン化されるポリシリコン−3層121
がブランケット状にたい積されている。図21は工程中
のアレイの同じ時点での別の断面図を示す。
記憶ノードホトマスク131でパターン化され、エッチ
ングされて個々の記憶ノードコンデンサプレート132
を形成している。図23はアレイの同じ時点での別の断
面図を示している。
1が工程中のアレイから剥離され、窒化シリコンのセル
誘電体層141がアレイ表面にブランケット状にたい積
され、セルプレートを形成するためのポリシリコーン4
層142が誘電体層141の頂部にブランケット状にた
い積されている。図25,26,27は工程中のアレイ
の同じ時点での断面図である。
レイを完成することができる。この明細書では本発明の
方法の一実施態様のみが開示されているが、特許請求の
範囲に記載した本発明の範囲と精神を逸脱することなく
変化と変更を行うことができることは当業者にとって明
白なことである。例えば、セルの誘電体材料としては二
酸化シリコンより窒化シリコンの方がすぐれていると思
われるが、語線間の窒化シリコン充填材ストリップを二
酸化シリコン充填材ストリップで置き換えることができ
る。そのような場合、語線及びビット線の各キャッピン
グ層、語線及びビット線の各側面スペーサーなどといっ
た二酸化シリコン構造体はすべて窒化シリコンに置き換
えられるであろう。
AMアレイの部分切取平面レイアウトである。図2〜2
7において、アレイは製造工程のさまざまな段階におけ
る断面図フォーマットで示されている。どの段階におい
ても、4種の断面図のうちの1種又は2種以上が図示さ
れている。図番の次の各文字(例、図7)は、図面が一
対のこれらの文字(例、B−B)で表わされる破線につ
いての断面図であることを示している。
において示す断面図であり、この製造段階では既に活性
域と完全に引っ込んだフィールド酸化物領域が創生さ
れ、ポリシリコン−1層から語線のパターンが形成さ
れ、リン打ち込みにより低度ドープド接合領域が創生さ
れ、コンホーマル(形状に沿った)たい積の二酸化シリ
コン層に異方性エッチングを行うことによって語線側面
にスペーサーが創生され、ヒ素の打ち込みによって高度
ドープド接合領域が創生され、そして基板分離層がコン
ホーマルたい積により形成されている。
レイの一部の断面図で、語線間隙を完全に埋める窒化シ
リコンのCVDたい積を含んでいる。
覆を行った後の工程中のDRAMアレイ部分の断面図で
ある。
す平坦化エッチングを行った後の工程中のDRAMアレ
イの一部の断面図である。
キングし、エッチングを行った後の工程中のDRAMア
レイの一部の断面図である。
イの別の断面図である。
積し、ポリシリコン−2層をケイ化物化し、二酸化シリ
コンのビット線キャッピング層をブランケット状にたい
積した後の工程中のDRAMアレイの一部の断面図であ
る。
別の断面図である。
ーンを形成し、エッチングを行った後の工程中のDRA
Mアレイの一部の断面図である。
イの別の断面図である。
ンケット状にたい積した後の工程中のDRAMアレイ部
分の断面図である。
イの別の断面図である。
イの別の断面図である。
イの別の断面図である。
性エッチングを行った後の工程中のDRAMアレイの一
部の断面図である。
イの別の断面図である。
ーンを形成し、エッチングを行った後の工程中のDRA
Mアレイ部分の断面図である。
イの別の断面図である。
ノード用ポリシリコン−3層をたい積した後の工程中の
DRAMアレイの一部の断面図である。
イの別の断面図である。
−3層にパターンを形成し、ポリシリコン−3層をエッ
チングした後の工程中のDRAMアレイの一部の断面図
である。
イの別の断面図である。
程中のDRAMアレイにおいて、ホトレジストが剥離さ
れ、セル用誘電体がたい積され、セルプレート用ポリシ
リコン−4層がたい積された工程中のDRAMアレイの
断面図である。
イの別の断面図である。
イの別の断面図である。
イの別の断面図である。
ン層 24 誘電体の語線被覆 27 二酸化シリコンの語線側面スペーサー 28 二酸化シリコンの基板分離層 31 窒化シリコン層 51 窒化シリコン充填材ストリップ 61 ホトレジスト 62 ビット線接触領域 71 第二ポリシリコン層 73 二酸化シリコンのビット線被覆層 81 ホトレジスト 82 ビット線 91 ビット線スペーサー層 101 ビット側面のスペーサー 111 ホトレジスト 112 記憶ノード接触領域 121 記憶ノード用第三ポリシリコン層 131 ホトレジスト 132 記憶ノードプレート 141 セル誘電体層 142 セルプレート用第四ポリシリコン層
Claims (12)
- 【請求項1】 二酸化シリコン被覆のケイ化物化第一ポ
リシリコン層(22)のサンドイッチ体からパターン化
された一連の平行語線(12)を有する積重ねセル型超
高密度ダイナミック・ランダム・アクセス・メモリ・ア
レイを半導体ウェハ上に製造する方法であって、前記語
線(12)には一連の平行ビット線(82)が交差状に
重なり、前記方法は、従来公知の加工技術を用いてフィ
ールド酸化物領域(21)、活性域(16)、語線(1
2)及び二酸化シリコンの語線側面スペーサー(27)
が創生されかつ二酸化シリコンの基板分離層(28)が
たい積されている段階まで達している部分加工アレイか
ら始まるようにしてなる方法において、下記順序の工程
を含むことを特徴とする前記方法。 a)語線の間隙を完全に充填するコンホーマル窒化シリ
コン層(31)をブランケット状にたい積する。 b)誘電体の語線被覆層(24)が露出しかつ窒化シリ
コン充填材ストリップ(51)が語線間に残る程度まで
ウェハを平坦化する。 c)語線間のビット線接触領域(62)が露出するよう
にアレイをホトレジスト(61)でマスキングする。 d)ビット線接触領域(62)内の窒化シリコンが除去
されるようにアレイに異方性エッチングを行う。 e)窒化シリコンの基板分離層(28)のうち、ビット
線接触領域(62)内の窒化シリコンの除去により露出
した部分を除去するようにアレイに異方性エッチングを
行う。 f)工程c)で塗布したホトレジスト(61)を剥離す
る。 g)第二ポリシリコン層(71)のコンホーマルたい積
を行う。 h)二酸化シリコンのビット線被覆層(73)をたい積
する。 i)ビット線(82)を画定するために二酸化シリコン
被覆第二ポリシリコン層(71)をホトレジスト(8
1)で被覆する。 j)二酸化シリコン被覆第二ポリシリコン層に異方性エ
ッチングを行ってビット線(82)を創生する。 k)二酸化シリコンのコンホーマルビット線スペーサー
層(91)をブランケット状にたい積する。 l)ビット線スペーサー層(91)に異方性エッチング
を行ってビット線側面にスペーサー(101)を創生す
る。 m)語線(12)間の記憶ノード接触領域(112)が
露出するようにアレイをホトレジスト(111)でマス
キングする。 n)記憶ノード接触領域(112)内の窒化シリコンが
除去されるようにアレイに異方性エッチングを行う。 o)工程m)でアレイに塗布したホトレジスト(11
1)を剥離する。 p)記憶ノード用第三ポリシリコン層(121)をたい
積する。 q)アレイ内に個々の記憶ノードプレートを画定するよ
うに第三ポリシリコン層(121)をホトレジスト(1
31)でマスキングする。 r)第三ポリシリコン層(121)をエッチングして記
憶ノードプレート(132)を創生する。 s)工程q)で塗布したホトレジスト(131)を剥離
する。 t)セル誘電体層(141)をたい積する。 及び u)セルプレート用第四ポリシリコン層(142)をた
い積する。 - 【請求項2】 化学蒸着法を用いて工程a)を行う請求
項1記載の方法。 - 【請求項3】 工程b)の平坦化を機械的手段により行
う請求項1記載の方法。 - 【請求項4】 工程b)の平坦化を、スピナーでホトレ
ジストを塗布した後に所望レベルまでプラズマエッチン
グすることにより行う請求項1記載の方法。 - 【請求項5】 第一誘電体材料被覆のケイ化物化第一ポ
リシリコン層(22)のサンドイッチ体からパターン化
された一連の平行語線(12)を有する積重ねセル型超
高密度ダイナミック・ランダム・アクセス・メモリ・ア
レイを半導体ウェハ上に製造する方法であって、前記語
線(12)には一連の平行ビット線(82)が交差状に
重なり、前記方法は、従来公知の加工技術を用いてフィ
ールド酸化物領域(21)、活性域(16)、語線(1
2)及び第一誘電体材料の語線側面スペーサー(27)
が創生されかつ第一誘電体材料の基板分離層(28)が
たい積されている段階まで達している部分加工アレイか
ら始まるようにしてなる方法において、下記順序の工程
を含むことを特徴とする前記方法。 a)語線の間隙を完全に充填しかつ前記第一誘電体材料
に関して選択的にエッチング可能なコンホーマル第二誘
電体材料層(31)をブランケットたい積する。 b)誘電体の語線被覆層(24)が露出しかつ第二誘電
体材料の充填材ストリップ(51)が語線(12)の間
に残る程度までウェハを平坦化する。 c)語線間のビット線接触領域(62)が露出するよう
にアレイをホトレジスト(61)でマスキングする。 d)ビット線接触領域(62)内の第二誘電体材料が除
去されるようにアレイに異方性エッチングを行う。 e)第一誘電体材料の基板分離層(28)のうち、ビッ
ト線接触領域(62)内の第二誘電体材料の除去により
露出した部分を除去するようにアレイに異方性エッチン
グを行う。 f)工程c)で塗布したホトレジスト(61)を剥離す
る。 g)第二ポリシリコン層(71)のコンホーマルたい積
を行う。 h)第一誘電体材料のビット線被覆層(73)をたい積
する。 i)ビット線(82)を画定するために第一誘電体材料
被覆の第二ポリシリコン層(71)をホトレジスト(8
1)でマスキングする。 j)第一誘電体材料被覆の第二ポリシリコン層に異方性
エッチングを行ってビット線(82)を創生する。 k)第一誘電体材料のコンホーマルビット線スペーサー
層(91)をブランケット状にたい積する。 l)ビット線スペーサー層(91)に異方性エッチング
を行ってビット線側面にスペーサー(101)を創生す
る。 m)語線(12)間の記憶ノード接触領域(112)が
露出するようにアレイをホトレジスト(111)でマス
キングする。 n)記憶ノード接触領域(112)内の第二誘電体材料
が除去されるようにアレイに異方性エッチングを行う。 o)工程m)でアレイに塗布したホトレジスト(11
1)を剥離する。 p)記憶ノード用第三ポリシリコン層(121)をたい
積する。 q)アレイ内に個々の記憶ノードプレート(132)を
画定するように第三ポリシリコン層(121)をホトレ
ジスト(131)でマスキングする。 r)第三ポリシリコン層(121)をエッチングして記
憶ノードプレート(132)を創生する。 s)工程q)で塗布したホトレジスト(131)を剥離
する。 t)セル誘電体層(141)をたい積する。 及び u)セルプレート第四ポリシリコン層(142)をたい
積する。 - 【請求項6】 化学蒸着法を用いて工程a)を行う請求
項5記載の方法。 - 【請求項7】 工程b)の平坦化を機械的手段により行
う請求項5記載の方法。 - 【請求項8】 工程b)の平坦化を、スピナーでホトレ
ジストを塗布した後にこのホトレジストをプラズマエッ
チングすることにより行う請求項5記載の方法。 - 【請求項9】 前記第一誘電体材料が二酸化シリコンで
あり、前記第二誘電体材料が窒化シリコンである請求項
5記載の方法。 - 【請求項10】 前記第一誘電体材料が窒化シリコンで
あり、前記第二誘電体材料が二酸化シリコンである請求
項5記載の方法。 - 【請求項11】 第一誘電体材料被覆のケイ化物化第一
ポリシリコン層(22)のサンドイッチ体からパターン
化された一連の平行語線(12)を有する積重ねセル型
超高密度ダイナミック・ランダム・アクセス・メモリ・
アレイを半導体ウェハ上に製造する方法であって、前記
語線(12)には一連の平行ビット線(82)が交差状
に重なり、前記方法は、従来公知の加工技術を用いて、
フィールド酸化物領域(21)、活性域(16)、語線
(12)及び第一誘電体材料の語線側面スペーサー(2
7)が創生されかつ第一誘電体材料の基板分離層(2
8)がたい積されている段階まで達している部分加工ア
レイから始まるようにしてなる方法において、前記第一
誘電体材料に関して選択的にエッチング可能なコンホー
マル第二誘電体材料層(31)で語線の間隙を充填する
ことを含むことを特徴とする前記方法。 - 【請求項12】 側面と上面が第一誘電体材料で被覆さ
れた一連の平行語線を有する積重ねセル型超高密度ダイ
ナミック・ランダム・アクセス・メモリ・アレイを半導
体ウェハ上に製造する方法において、前記第一誘電体材
料に関して選択的にエッチング可能な第二誘電体材料で
語線の間隙を充填する工程を含むことを特徴とする前記
方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/695,182 US5100826A (en) | 1991-05-03 | 1991-05-03 | Process for manufacturing ultra-dense dynamic random access memories using partially-disposable dielectric filler strips between wordlines |
US07/695182 | 1991-05-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH077083A true JPH077083A (ja) | 1995-01-10 |
JP3219850B2 JP3219850B2 (ja) | 2001-10-15 |
Family
ID=24791969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15727092A Expired - Fee Related JP3219850B2 (ja) | 1991-05-03 | 1992-05-06 | 積重ねセル型ダイナミック・ランダム・アクセス・メモリ・アレイを製造する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5100826A (ja) |
EP (1) | EP0512463A1 (ja) |
JP (1) | JP3219850B2 (ja) |
DE (1) | DE512463T1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5126290A (en) * | 1991-09-11 | 1992-06-30 | Micron Technology, Inc. | Method of making memory devices utilizing one-sided ozone teos spacers |
KR950011643B1 (ko) * | 1992-04-17 | 1995-10-07 | 현대전자산업주식회사 | 반도체장치 및 그 제조방법 |
US5480837A (en) * | 1994-06-27 | 1996-01-02 | Industrial Technology Research Institute | Process of making an integrated circuit having a planar conductive layer |
DE69612543T2 (de) * | 1995-09-08 | 2001-08-23 | Nippon Soda Co. Ltd., Tokio/Tokyo | Verfahren zur herstellung von 3-(aminomethyl)-6-chlorpyridinen |
JP3703885B2 (ja) * | 1995-09-29 | 2005-10-05 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
KR0161474B1 (ko) * | 1995-12-15 | 1999-02-01 | 김광호 | 셀 플러그 이온주입을 이용한 반도체 메모리장치의 제조방법 |
JPH10308498A (ja) * | 1997-05-08 | 1998-11-17 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP3028080B2 (ja) * | 1997-06-18 | 2000-04-04 | 日本電気株式会社 | 半導体装置の構造およびその製造方法 |
US5917213A (en) | 1997-08-21 | 1999-06-29 | Micron Technology, Inc. | Depletion compensated polysilicon electrodes |
US6010935A (en) * | 1997-08-21 | 2000-01-04 | Micron Technology, Inc. | Self aligned contacts |
US6185473B1 (en) | 1998-01-08 | 2001-02-06 | Micron Technology, Inc. | Optical pattern transfer tool |
US6373114B1 (en) | 1998-10-23 | 2002-04-16 | Micron Technology, Inc. | Barrier in gate stack for improved gate dielectric integrity |
US6358788B1 (en) | 1999-08-30 | 2002-03-19 | Micron Technology, Inc. | Method of fabricating a wordline in a memory array of a semiconductor device |
US6265297B1 (en) | 1999-09-01 | 2001-07-24 | Micron Technology, Inc. | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal |
US6171948B1 (en) | 1999-11-02 | 2001-01-09 | Micron Technology, Inc. | Method for filling structural gaps and intergrated circuitry |
US6306767B1 (en) * | 2000-05-31 | 2001-10-23 | Taiwan Semiconductor Manufacturing Company, Ltd | Self-aligned etching method for forming high areal density patterned microelectronic structures |
US6458714B1 (en) | 2000-11-22 | 2002-10-01 | Micron Technology, Inc. | Method of selective oxidation in semiconductor manufacture |
US6548347B2 (en) * | 2001-04-12 | 2003-04-15 | Micron Technology, Inc. | Method of forming minimally spaced word lines |
US10700072B2 (en) | 2018-10-18 | 2020-06-30 | Applied Materials, Inc. | Cap layer for bit line resistance reduction |
US11631680B2 (en) | 2018-10-18 | 2023-04-18 | Applied Materials, Inc. | Methods and apparatus for smoothing dynamic random access memory bit line metal |
US10903112B2 (en) | 2018-10-18 | 2021-01-26 | Applied Materials, Inc. | Methods and apparatus for smoothing dynamic random access memory bit line metal |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60217644A (ja) * | 1984-04-12 | 1985-10-31 | Matsushita Electronics Corp | 半導体装置の製造方法 |
JPS62210646A (ja) * | 1986-03-11 | 1987-09-16 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US4775550A (en) * | 1986-06-03 | 1988-10-04 | Intel Corporation | Surface planarization method for VLSI technology |
JPS63142A (ja) * | 1986-06-19 | 1988-01-05 | Toshiba Corp | 半導体装置の製造方法 |
US4855801A (en) * | 1986-08-22 | 1989-08-08 | Siemens Aktiengesellschaft | Transistor varactor for dynamics semiconductor storage means |
JPS63302537A (ja) * | 1987-06-02 | 1988-12-09 | Rohm Co Ltd | 集積回路の製造方法 |
US4879257A (en) * | 1987-11-18 | 1989-11-07 | Lsi Logic Corporation | Planarization process |
KR910009805B1 (ko) * | 1987-11-25 | 1991-11-30 | 후지쓰 가부시끼가이샤 | 다이나믹 랜덤 액세스 메모리 장치와 그의 제조방법 |
US4894351A (en) * | 1988-02-16 | 1990-01-16 | Sprague Electric Company | Method for making a silicon IC with planar double layer metal conductors system |
JP2755591B2 (ja) * | 1988-03-25 | 1998-05-20 | 株式会社東芝 | 半導体記憶装置 |
JP2904533B2 (ja) * | 1989-03-09 | 1999-06-14 | 株式会社東芝 | 半導体装置の製造方法 |
JP2586182B2 (ja) * | 1989-05-31 | 1997-02-26 | 日本電気株式会社 | 半導体メモリセルおよびその製造方法 |
-
1991
- 1991-05-03 US US07/695,182 patent/US5100826A/en not_active Expired - Lifetime
-
1992
- 1992-05-04 EP EP92107517A patent/EP0512463A1/en not_active Withdrawn
- 1992-05-04 DE DE92107517T patent/DE512463T1/de active Pending
- 1992-05-06 JP JP15727092A patent/JP3219850B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
DE512463T1 (de) | 1993-10-14 |
EP0512463A1 (en) | 1992-11-11 |
US5100826A (en) | 1992-03-31 |
JP3219850B2 (ja) | 2001-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH077083A (ja) | 語線間に部分使い捨て誘電充填材ストリップを用いて超高密度ダイナミック・アクセス・メモリを製造する方法 | |
JP2608363B2 (ja) | 半導体メモリ装置及びその製造方法 | |
US5700709A (en) | Method for manufacturing a capacitor for a semiconductor device | |
JP3589791B2 (ja) | Dramセルの製造方法 | |
US6172391B1 (en) | DRAM cell arrangement and method for the manufacture thereof | |
US5817565A (en) | Method of fabricating a semiconductor memory cell having a tree-type capacitor | |
US5240871A (en) | Corrugated storage contact capacitor and method for forming a corrugated storage contact capacitor | |
JPH0799770B2 (ja) | 集積回路セル | |
JPH0590533A (ja) | スタツクド・テキスチヤード・コンテナーコンデンサー | |
US5250457A (en) | Method of forming a buried bit line array of memory cells | |
JPH05121689A (ja) | スタツク型eセル・キヤパシタ | |
JPH05267614A (ja) | パラレル環状リングとの間の電気的連絡に有効なセンターフィンから成る記憶ノードキャパシタプレートを具備する縦型平行セルキャパシタの製法 | |
JPH02284464A (ja) | ダイナミックランダムアクセスメモリのためのメモリセルおよびその形成方法 | |
JP2007329489A (ja) | 集積回路装置およびその製造方法 | |
JP3222944B2 (ja) | Dramセルのキャパシタの製造方法 | |
JPH06318680A (ja) | 半導体記憶装置およびその製造方法 | |
US5571742A (en) | Method of fabricating stacked capacitor of DRAM cell | |
KR930007194B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP3416161B2 (ja) | Dramメモリ・アレイおよびこれを製造する方法 | |
JP3594213B2 (ja) | 接続部を形成する方法および半導体チップ | |
US5972771A (en) | Enhancing semiconductor structure surface area using HSG and etching | |
US6181014B1 (en) | Integrated circuit memory devices having highly integrated SOI memory cells therein | |
JP3355511B2 (ja) | 半導体装置の製造方法 | |
JPH0821697B2 (ja) | 半導体メモリ装置の製造方法 | |
JP3177038B2 (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |