JPH077013A - 大電力用エミッタを備えたヘテロ接合バイポーラ・トランジスタとその製造法 - Google Patents
大電力用エミッタを備えたヘテロ接合バイポーラ・トランジスタとその製造法Info
- Publication number
- JPH077013A JPH077013A JP5064070A JP6407093A JPH077013A JP H077013 A JPH077013 A JP H077013A JP 5064070 A JP5064070 A JP 5064070A JP 6407093 A JP6407093 A JP 6407093A JP H077013 A JPH077013 A JP H077013A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- ballast
- base
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 24
- 239000012535 impurity Substances 0.000 abstract description 20
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract description 9
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 6
- 239000000203 mixture Substances 0.000 abstract description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 22
- 238000000034 method Methods 0.000 description 21
- 230000007423 decrease Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000037230 mobility Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 108010074506 Transfer Factor Proteins 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012776 electronic material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/072—Heterojunctions
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/936—Graded energy gap
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 大電力でも安定に動作するヘテロ接合バイポ
ーラ・トランジスタのためのエミッタ構造体およびその
製造法を提供する。 【構成】 このトランジスタは、基板と、サブコレクタ
層と、コレクタ層と、ベース層と、ｘ＞０．４としてＡ
ｌx Ｇａ1-x Ａｓのエミッタ層を有する。このＡｌＧａ
Ａｓ層は、バラスト抵抗器と活性エミッタとの両方の役
割を果たす。
ーラ・トランジスタのためのエミッタ構造体およびその
製造法を提供する。 【構成】 このトランジスタは、基板と、サブコレクタ
層と、コレクタ層と、ベース層と、ｘ＞０．４としてＡ
ｌx Ｇａ1-x Ａｓのエミッタ層を有する。このＡｌＧａ
Ａｓ層は、バラスト抵抗器と活性エミッタとの両方の役
割を果たす。
Description
【０００１】
【産業上の利用分野】本発明は、全体的には、大電力用
マイクロ波ヘテロ接合バイポーラ・トランジスタに関す
る。
マイクロ波ヘテロ接合バイポーラ・トランジスタに関す
る。
【０００２】
【従来の技術およびその問題点】本発明の背景が、ヘテ
ロ接合バイポーラ・トランジスタ（ＨＢＴ）を１つの例
として取り上げて、説明される。しかし、本発明の範囲
がこの例に限定されるわけではない。
ロ接合バイポーラ・トランジスタ（ＨＢＴ）を１つの例
として取り上げて、説明される。しかし、本発明の範囲
がこの例に限定されるわけではない。
【０００３】従来、この分野では、ヘテロ接合バイポー
ラ・トランジスタは、大電力状態で動作する時、特性の
劣化および破壊的故障が起こるという問題点を有する。
これらの問題点の原因は、通常、トランジスタ電流と、
ベース・エミッタ接合温度またはベース・コレクタ接合
温度のいずれかと、の間の正フィードバックの状態によ
るものであるとされている。大電力ＨＢＴは、典型的に
は、多数個のエミッタ・フィンガを有し、それにより、
このトランジスタが大電流を処理することができる。正
フィードバックの問題点は、１つのエミッタ・フィンガ
で局所的加熱が起こる時、すなわち、「高温スポット」
が形成される時に起こる。接合の温度が高温スポットの
近傍で上昇する時、そのフィンガ内のコレクタ電流が増
加する。電流が増加すると、それは接合の温度をさらに
上昇させる原因となり、それにより、さらに大きな電流
が流れようとする。最終的には、多重フィンガ・トラン
ジスタの中の全電流は１個のフィンガの中を流れるよう
になり、したがって、熱的暴走や破壊的故障が起きてし
まう。この問題点に対する従来の解決法は、抵抗値が温
度に対して正の係数を有する抵抗器を、エミッタ・フィ
ンガのおのおのに直列に接続することである。したがっ
て、フィンガを流れる電流が接合温度の上昇により増大
する時、同じ増大した電流がエミッタまたは「バラス
ト」抵抗器を流れ、この抵抗器の抵抗値が増大し、それ
により、エミッタ・フィンガを流れるエミッタ・コレク
タ電流が制限される。長年の間、トランジスタの外部に
バラスト抵抗器を取り付けるこの方法が用いられてき
た。Ｓ．Ｍ．シズ著「半導体装置の物理」第２版、１６
９頁を見よ。分子線エピタクシャル法（ＭＢＥ）や金属
・有機物化学蒸着法（ＭＯＣＶＤ）のような沈着技術の
最近の進歩により、バラスト抵抗器をトランジスタ構造
体の中に組み込むことが可能になってきた。少量の不純
物が添加されたＧａＡｓのエミッタ・バラスト層が、Ｈ
ＴＢの中に用いられている。ガオほか名の「ＩＥＥＥト
ランスアクションズ・オン・エレクトロン・デバイス」
第３８巻、第２号、１８５−１９６頁、１９９１年２
月、を見よ。
ラ・トランジスタは、大電力状態で動作する時、特性の
劣化および破壊的故障が起こるという問題点を有する。
これらの問題点の原因は、通常、トランジスタ電流と、
ベース・エミッタ接合温度またはベース・コレクタ接合
温度のいずれかと、の間の正フィードバックの状態によ
るものであるとされている。大電力ＨＢＴは、典型的に
は、多数個のエミッタ・フィンガを有し、それにより、
このトランジスタが大電流を処理することができる。正
フィードバックの問題点は、１つのエミッタ・フィンガ
で局所的加熱が起こる時、すなわち、「高温スポット」
が形成される時に起こる。接合の温度が高温スポットの
近傍で上昇する時、そのフィンガ内のコレクタ電流が増
加する。電流が増加すると、それは接合の温度をさらに
上昇させる原因となり、それにより、さらに大きな電流
が流れようとする。最終的には、多重フィンガ・トラン
ジスタの中の全電流は１個のフィンガの中を流れるよう
になり、したがって、熱的暴走や破壊的故障が起きてし
まう。この問題点に対する従来の解決法は、抵抗値が温
度に対して正の係数を有する抵抗器を、エミッタ・フィ
ンガのおのおのに直列に接続することである。したがっ
て、フィンガを流れる電流が接合温度の上昇により増大
する時、同じ増大した電流がエミッタまたは「バラス
ト」抵抗器を流れ、この抵抗器の抵抗値が増大し、それ
により、エミッタ・フィンガを流れるエミッタ・コレク
タ電流が制限される。長年の間、トランジスタの外部に
バラスト抵抗器を取り付けるこの方法が用いられてき
た。Ｓ．Ｍ．シズ著「半導体装置の物理」第２版、１６
９頁を見よ。分子線エピタクシャル法（ＭＢＥ）や金属
・有機物化学蒸着法（ＭＯＣＶＤ）のような沈着技術の
最近の進歩により、バラスト抵抗器をトランジスタ構造
体の中に組み込むことが可能になってきた。少量の不純
物が添加されたＧａＡｓのエミッタ・バラスト層が、Ｈ
ＴＢの中に用いられている。ガオほか名の「ＩＥＥＥト
ランスアクションズ・オン・エレクトロン・デバイス」
第３８巻、第２号、１８５−１９６頁、１９９１年２
月、を見よ。
【０００４】破壊的な「崩壊」現象の他に、接合温度が
増大する時、中程度の電力レベルで動作する典型的なＨ
ＴＢの電流・電圧曲線に、負微分抵抗（ＮＤＲ）の現象
が現れる。けれども、「崩壊」現象とは異なって、電力
レベルが増大する時、ＮＤＲ現象の特徴は電流利得が徐
々に減少することである。このＮＤＲ現象の問題点は１
個のエミッタ・フィンガ・トランジスタにおいて見るこ
とができ、一方、崩壊現象は、通常、多数個のフィンガ
装置で見られる。ＮＤＲ特性が生ずる原因は、接合の温
度が増大する時、エミッタ注入効率が減少するためであ
ると考えられる。崩壊現象とＮＤＲ現象との問題点は、
ＨＴＢのエミッタの設計に関係していると思われる。し
たがって、これらの問題点を解決したエミッタの設計が
要望される。
増大する時、中程度の電力レベルで動作する典型的なＨ
ＴＢの電流・電圧曲線に、負微分抵抗（ＮＤＲ）の現象
が現れる。けれども、「崩壊」現象とは異なって、電力
レベルが増大する時、ＮＤＲ現象の特徴は電流利得が徐
々に減少することである。このＮＤＲ現象の問題点は１
個のエミッタ・フィンガ・トランジスタにおいて見るこ
とができ、一方、崩壊現象は、通常、多数個のフィンガ
装置で見られる。ＮＤＲ特性が生ずる原因は、接合の温
度が増大する時、エミッタ注入効率が減少するためであ
ると考えられる。崩壊現象とＮＤＲ現象との問題点は、
ＨＴＢのエミッタの設計に関係していると思われる。し
たがって、これらの問題点を解決したエミッタの設計が
要望される。
【０００５】
【問題点を解決するための手段】ヘテロ接合バイポーラ
・トランジスタに対し、大電力状態で生ずる崩壊現象と
負微分抵抗現象との問題点が解決されるように設計する
必要性のあることが、前記において理解された。崩壊現
象の問題点、すなわち、「高温スポット」の問題点、を
解決するための従来の方法は、外部バラスト抵抗器を備
えること、およびＨＴＢ材料構造体の中にＧａＡｓバラ
スト層を備えることである。外部バラスト抵抗器を備え
ることは、典型的には、寸法が大きくなるという問題点
を有し、および、この抵抗器が、補償したい接合から物
理的に分離されているという問題点を有する。ＧａＡｓ
バラスト層または従来のＡｌＧａＡｓバラスト層を備え
たＨＴＢはこれらの問題点を解決するが、しかし、空間
電荷導電というまた別の問題点を生ずる。抵抗値の非常
に大きなＧａＡｓ層または従来のＡｌＧａＡｓ層を得る
ために、添加不純物量を非常に少なくすることが必要で
あり、および、比較的厚くすることが必要である。添加
不純物量が少ないために、この層の中に注入されたキャ
リアの数は、不純物添加により導入されたキャリアの数
を容易に越えてしまう。したがって、この層の抵抗率は
注入のレベルにより変動し、したがって、エミッタ・バ
ラスト抵抗値はバイアスと共に変動する。これは好まし
くない状態である。この好ましくない状態が、本発明に
より解決される。
・トランジスタに対し、大電力状態で生ずる崩壊現象と
負微分抵抗現象との問題点が解決されるように設計する
必要性のあることが、前記において理解された。崩壊現
象の問題点、すなわち、「高温スポット」の問題点、を
解決するための従来の方法は、外部バラスト抵抗器を備
えること、およびＨＴＢ材料構造体の中にＧａＡｓバラ
スト層を備えることである。外部バラスト抵抗器を備え
ることは、典型的には、寸法が大きくなるという問題点
を有し、および、この抵抗器が、補償したい接合から物
理的に分離されているという問題点を有する。ＧａＡｓ
バラスト層または従来のＡｌＧａＡｓバラスト層を備え
たＨＴＢはこれらの問題点を解決するが、しかし、空間
電荷導電というまた別の問題点を生ずる。抵抗値の非常
に大きなＧａＡｓ層または従来のＡｌＧａＡｓ層を得る
ために、添加不純物量を非常に少なくすることが必要で
あり、および、比較的厚くすることが必要である。添加
不純物量が少ないために、この層の中に注入されたキャ
リアの数は、不純物添加により導入されたキャリアの数
を容易に越えてしまう。したがって、この層の抵抗率は
注入のレベルにより変動し、したがって、エミッタ・バ
ラスト抵抗値はバイアスと共に変動する。これは好まし
くない状態である。この好ましくない状態が、本発明に
より解決される。
【０００６】ＮＤＲ現象の問題点は、多数キャリアがベ
ース・エミッタ接合を通る時、多数キャリアが受けるエ
ネルギ差に関連していることを示すことができる。従来
のＨＴＢエミッタ材料Ａｌ0.3 Ｇａ0.7 ＡｓとＧａＡｓ
ベースとの間のバンド・エネルギ差は、大電力で動作す
ることができるためには、およびこの大電力に付随して
生ずる高い温度で動作することが可能であるためには、
不十分である。本発明は、この問題点を解決する。
ース・エミッタ接合を通る時、多数キャリアが受けるエ
ネルギ差に関連していることを示すことができる。従来
のＨＴＢエミッタ材料Ａｌ0.3 Ｇａ0.7 ＡｓとＧａＡｓ
ベースとの間のバンド・エネルギ差は、大電力で動作す
ることができるためには、およびこの大電力に付随して
生ずる高い温度で動作することが可能であるためには、
不十分である。本発明は、この問題点を解決する。
【０００７】全体的に、および本発明の１つの形式にお
いて、バイポーラ・トランジスタに対するエミッタ構造
体が開示される。この構造体は、ｘ＞０．４としてＡｌ
x Ｇａ1-x Ａｓのエミッタ層と、このエミッタ層との間
の境界面が明確である界面を備えたベース層と、を有す
る。本発明のまた別の形式のバイポーラ・トランジスタ
が開示される。このトランジスタは、基板と、サブコレ
クタ層と、コレクタ層と、ベース層と、ｘ＞０．４とし
てＡｌx Ｇａ1-x Ａｓのエミッタ層とを有する。
いて、バイポーラ・トランジスタに対するエミッタ構造
体が開示される。この構造体は、ｘ＞０．４としてＡｌ
x Ｇａ1-x Ａｓのエミッタ層と、このエミッタ層との間
の境界面が明確である界面を備えたベース層と、を有す
る。本発明のまた別の形式のバイポーラ・トランジスタ
が開示される。このトランジスタは、基板と、サブコレ
クタ層と、コレクタ層と、ベース層と、ｘ＞０．４とし
てＡｌx Ｇａ1-x Ａｓのエミッタ層とを有する。
【０００８】本発明の１つの利点は、ＡｌＧａＡｓ層が
トランジスタに対し、活性エミッタおよびバラスト抵抗
器の両方として、動作することである。
トランジスタに対し、活性エミッタおよびバラスト抵抗
器の両方として、動作することである。
【０００９】
【実施例】図面は異なっても、特に指示がなければ、対
応する番号および記号は対応する部品を示す。
応する番号および記号は対応する部品を示す。
【００１０】図１は、本発明の１つの好ましい実施例を
示す。下記で説明されるように、この実施例により、大
電力レベルで動作することで接合が高温度になっても、
電流利得が低下しないことが確実に得られ、それによ
り、ヘテロ接合バイポーラ・トランジスタの出力電力が
増大することが可能である。本発明はまた、エピタクシ
ャル材料からの垂直形エミッタ・バラスト抵抗器の作成
を単純化する。けれども、好ましい第１実施例を説明す
る前に、ＨＴＢの負微分抵抗（ＮＤＲ）現象と崩壊現象
との問題点の背後にある物理を考察することは、有益で
あるであろう。
示す。下記で説明されるように、この実施例により、大
電力レベルで動作することで接合が高温度になっても、
電流利得が低下しないことが確実に得られ、それによ
り、ヘテロ接合バイポーラ・トランジスタの出力電力が
増大することが可能である。本発明はまた、エピタクシ
ャル材料からの垂直形エミッタ・バラスト抵抗器の作成
を単純化する。けれども、好ましい第１実施例を説明す
る前に、ＨＴＢの負微分抵抗（ＮＤＲ）現象と崩壊現象
との問題点の背後にある物理を考察することは、有益で
あるであろう。
【００１１】電力用ＨＴＢは、高い周波数で大量の電力
を供給するように設計される。ＨＴＢの性能を向上させ
て高電圧と大電流を処理できるようにするために、設計
者は、典型的には、トランジスタの配置設計において多
重フィンガ形状を利用するであろう。けれども、典型的
なＨＴＢの電流利得は、温度が増大する時、エミッタ注
入効率が減少することにより、大電力レベルで減少する
ことが分かっている。この減少は、多重フィンガＨＴＢ
共通エミッタ出力特性に見られる２つの現象、すなわ
ち、負微分抵抗（ＮＤＲ）現象と崩壊現象、が電流利得
に与える結果により生ずる。本発明はＨＴＢのエミッタ
に新規な設計を使用し、それにより、エミッタ・フィン
ガの数に対し与えられた出力電力において、前記両方の
現象の問題点が生ずるのを防止する。
を供給するように設計される。ＨＴＢの性能を向上させ
て高電圧と大電流を処理できるようにするために、設計
者は、典型的には、トランジスタの配置設計において多
重フィンガ形状を利用するであろう。けれども、典型的
なＨＴＢの電流利得は、温度が増大する時、エミッタ注
入効率が減少することにより、大電力レベルで減少する
ことが分かっている。この減少は、多重フィンガＨＴＢ
共通エミッタ出力特性に見られる２つの現象、すなわ
ち、負微分抵抗（ＮＤＲ）現象と崩壊現象、が電流利得
に与える結果により生ずる。本発明はＨＴＢのエミッタ
に新規な設計を使用し、それにより、エミッタ・フィン
ガの数に対し与えられた出力電力において、前記両方の
現象の問題点が生ずるのを防止する。
【００１２】下記において、典型的なＨＴＢでおこる２
つの好ましくない問題点の物理的原因について、詳細に
説明する。第１に、ＮＤＲ現象を説明する。これは、電
力レベルが増大する時、電流利得が次第に減少する現象
である。利得はベース転送因子αT とエミッタ注入効率
γとにより制限される（すなわち、ベース・コレクタ接
合の中でおこる雪崩衝突イオン化は無視できる）と仮定
して、ＨＴＢの電流利得βは下記の式により与えられ
る。
つの好ましくない問題点の物理的原因について、詳細に
説明する。第１に、ＮＤＲ現象を説明する。これは、電
力レベルが増大する時、電流利得が次第に減少する現象
である。利得はベース転送因子αT とエミッタ注入効率
γとにより制限される（すなわち、ベース・コレクタ接
合の中でおこる雪崩衝突イオン化は無視できる）と仮定
して、ＨＴＢの電流利得βは下記の式により与えられ
る。
【００１３】
【数１】
【００１４】ここで、Ｔ（ＩC ）は接合温度で、コレク
タ電流ＩC の関数である。
タ電流ＩC の関数である。
【００１５】ＨＴＢのエミッタ注入効率は、下記の式に
従い、接合温度が減少する時減少する。
従い、接合温度が減少する時減少する。
【００１６】
【数２】
【００１７】ここで、ＤE およびＤB は、それぞれ、エ
ミッタおよびベースの少数キャリア拡散係数であり、Ｎ
E およびＮB は、それぞれ、エミッタおよびベースの不
純物添加濃度であり、ＷE およびＷB は、それぞれ、エ
ミッタおよびベースの厚さであり、ΔＥa は体積内部の
ベースとエミッタとの間の有効エネルギ障壁（すなわ
ち、エミッタの中の電子とベースの中のホールとの間の
経験されるエネルギ差）であり、およびｋはボルツマン
定数である。
ミッタおよびベースの少数キャリア拡散係数であり、Ｎ
E およびＮB は、それぞれ、エミッタおよびベースの不
純物添加濃度であり、ＷE およびＷB は、それぞれ、エ
ミッタおよびベースの厚さであり、ΔＥa は体積内部の
ベースとエミッタとの間の有効エネルギ障壁（すなわ
ち、エミッタの中の電子とベースの中のホールとの間の
経験されるエネルギ差）であり、およびｋはボルツマン
定数である。
【００１８】電流利得の温度依存性を明らかにするため
に、いくつかの近似を行うことができる。αT およびγ
の両方は、着目している場合には、室温において１に近
い。αT は温度と共にわずかに増加し、したがって、電
流利得の減少は、高い温度において、γにより支配され
る。したがって、αT は１であるとして近似し、および
式（１）は書き直されて、β＝１／（１−γ）とするこ
とができる。式（２）と組み合わせることにより、下記
の式が得られる。
に、いくつかの近似を行うことができる。αT およびγ
の両方は、着目している場合には、室温において１に近
い。αT は温度と共にわずかに増加し、したがって、電
流利得の減少は、高い温度において、γにより支配され
る。したがって、αT は１であるとして近似し、および
式（１）は書き直されて、β＝１／（１−γ）とするこ
とができる。式（２）と組み合わせることにより、下記
の式が得られる。
【００１９】
【数３】
【００２０】この式は、電流利得βは、接合温度Ｔの増
大と共に、減少することを明らかに示している。接合温
度Ｔは、下記の式により、装置の電力レベルにより決定
される。
大と共に、減少することを明らかに示している。接合温
度Ｔは、下記の式により、装置の電力レベルにより決定
される。
【００２１】
【数４】
【００２２】ここで、ＴA は雰囲気の温度、Ｒthは装置
の熱抵抗値（ワット当たりの°Ｃで表される）、Ｉc は
コレクタ電流、およびＶceはコレクタ・エミッタ・バイ
アス電位である。したがって、電流利得は、電力レベル
（Ｉc ・Ｖce）が増加する時、減少する。
の熱抵抗値（ワット当たりの°Ｃで表される）、Ｉc は
コレクタ電流、およびＶceはコレクタ・エミッタ・バイ
アス電位である。したがって、電流利得は、電力レベル
（Ｉc ・Ｖce）が増加する時、減少する。
【００２３】ＮＤＲ現象とは異なって、崩壊現象は、電
力レベルが増加する時、電流利得の突然の減少により特
徴づけられる。ＮＤＲ現象は、中程度の電力レベルで動
作するＨＢＴに対して観測される、すなわち、接合温度
が上昇しているＨＢＴに対して観測されることに注意し
なければならない。他方、崩壊現象は、非常に大きな電
力を取り扱うように設計された、多重エミッタ・フィン
ガＨＢＴに対してのみ見られる現象であるのが通常であ
る。
力レベルが増加する時、電流利得の突然の減少により特
徴づけられる。ＮＤＲ現象は、中程度の電力レベルで動
作するＨＢＴに対して観測される、すなわち、接合温度
が上昇しているＨＢＴに対して観測されることに注意し
なければならない。他方、崩壊現象は、非常に大きな電
力を取り扱うように設計された、多重エミッタ・フィン
ガＨＢＴに対してのみ見られる現象であるのが通常であ
る。
【００２４】コレクタ電流崩壊現象はＮＤＲ現象と関係
している。けれども、この崩壊現象を理解するために
は、接合温度が増加している時、ターン・オン電圧（す
なわち、ある任意の電流レベルを得るために必要なバイ
アス）が半導体の中で減少することに注目しなければな
らない。多重エミッタ・フィンガＨＢＴの場合には、い
くつかの同じＨＢＴが並列に接続されていると考えるこ
とができる。低い接合温度から中程度の接合温度では、
一定のベース電流がＨＢＴの中に均等に分布し、電流利
得は同じであり、したがって、コレクタ電流もまた同じ
である。けれども、十分に高い接合温度では、この状態
は不安定になる。もし１つのＨＢＴが他のＨＢＴよりも
温度がわずかに高くなるならば、その場合には、エミッ
タ・ベース接合ターン・オン電圧は、わずかに低くな
る。そのターン・オン電圧がわずかに低く、そしてすべ
てのＨＢＴは同じ電圧にバイアスされている（すなわ
ち、それらが並列に接続されている）から、わずかに温
度の高いＨＢＴはより強くオンになり、そしてより多く
の電流を流すであろう。（ＨＢＴの全部に対する）全電
流は固定されている。したがって、わずかに温度の高い
ＨＢＴがより多くの電流を流す時、他のＨＢＴを流れる
電流は減少する。すると、わずかに温度の高いＨＢＴに
は、他のＨＢＴよりも、多くの電流が流れるのであるか
ら、それらの間の温度差はさらに大きくなり、そして不
安定性が発生し、最終的には、ベース電流の殆ど全部が
この高温度のＨＢＴを流れ、他の装置を流れる電流は非
常に小さくなる。
している。けれども、この崩壊現象を理解するために
は、接合温度が増加している時、ターン・オン電圧（す
なわち、ある任意の電流レベルを得るために必要なバイ
アス）が半導体の中で減少することに注目しなければな
らない。多重エミッタ・フィンガＨＢＴの場合には、い
くつかの同じＨＢＴが並列に接続されていると考えるこ
とができる。低い接合温度から中程度の接合温度では、
一定のベース電流がＨＢＴの中に均等に分布し、電流利
得は同じであり、したがって、コレクタ電流もまた同じ
である。けれども、十分に高い接合温度では、この状態
は不安定になる。もし１つのＨＢＴが他のＨＢＴよりも
温度がわずかに高くなるならば、その場合には、エミッ
タ・ベース接合ターン・オン電圧は、わずかに低くな
る。そのターン・オン電圧がわずかに低く、そしてすべ
てのＨＢＴは同じ電圧にバイアスされている（すなわ
ち、それらが並列に接続されている）から、わずかに温
度の高いＨＢＴはより強くオンになり、そしてより多く
の電流を流すであろう。（ＨＢＴの全部に対する）全電
流は固定されている。したがって、わずかに温度の高い
ＨＢＴがより多くの電流を流す時、他のＨＢＴを流れる
電流は減少する。すると、わずかに温度の高いＨＢＴに
は、他のＨＢＴよりも、多くの電流が流れるのであるか
ら、それらの間の温度差はさらに大きくなり、そして不
安定性が発生し、最終的には、ベース電流の殆ど全部が
この高温度のＨＢＴを流れ、他の装置を流れる電流は非
常に小さくなる。
【００２５】臨界電流Ｉcriticalを、下記の式により、
定量的に定めることができる。
定量的に定めることができる。
【００２６】
【数５】
【００２７】ここで、Ｎはフィンガの総数、φは、一定
電流に対し、温度変化に対するベース・エミッタ電圧の
変化の割合に負号を付した量であり、ＡｌＧａＡｓ−Ｇ
ａＡｓ接合に対し実験的に決定されたその値は、１．５
〜２．０ｍＶ／°Ｃの領域内にあった。Ｒe はエミッタ
・フィンガ当たりのバラスト抵抗値である。動作状態に
ある全コレクタ電流がＩcriticalよりも小さい時、フィ
ンガのおのおのには等しい量の電流が分配される。逆
に、電力レベルが増大し、そして全コレクタ電流がＩ
criticalよりも大きくなる時、１個のフィンガが突然全
コレクタ電流を流すようになり、そのフィンガの接合温
度が急激に増大し、したがって、電流利得は急激に減少
する。
電流に対し、温度変化に対するベース・エミッタ電圧の
変化の割合に負号を付した量であり、ＡｌＧａＡｓ−Ｇ
ａＡｓ接合に対し実験的に決定されたその値は、１．５
〜２．０ｍＶ／°Ｃの領域内にあった。Ｒe はエミッタ
・フィンガ当たりのバラスト抵抗値である。動作状態に
ある全コレクタ電流がＩcriticalよりも小さい時、フィ
ンガのおのおのには等しい量の電流が分配される。逆
に、電力レベルが増大し、そして全コレクタ電流がＩ
criticalよりも大きくなる時、１個のフィンガが突然全
コレクタ電流を流すようになり、そのフィンガの接合温
度が急激に増大し、したがって、電流利得は急激に減少
する。
【００２８】本発明の好ましい第１実施例が図１に示さ
れている。不純物が多量に（すなわち、１×１０19原子
／ｃｍ3 以上）添加されたＩｎＧａＡｓエミッタ接触体
層４が、約１００オングストロームの厚さを有しかつ不
純物が少量に（すなわち、約１×１０18原子／ｃｍ3 ）
添加されたＧａＡｓバッファ層５の隣に配置される。Ｇ
ａＡｓバッファ層５は、エミッタ接触体層４とエミッタ
・バラスト層６との間に配置される。エミッタ・バラス
ト層６とベース層８との間のインタフェースは層７であ
る。層７の中では、Ａｌのモル濃度は、エミッタ・バラ
スト層６との界面での濃度から、ベース層８でのゼロの
濃度まで次第に減少する。エミッタ・バラスト層６はＡ
ｌx Ｇａ1-x Ａｓで構成される。ここで、ｘ＞０．４で
ある。図２に示された好ましい第２の実施例では、不純
物が多量に（すなわち、１×１０ 19原子／ｃｍ3 以上）
添加されたＩｎＧａＡｓエミッタ接触体層３４が、約１
００オングストロームの厚さを有しかつ不純物が少量に
（すなわち、約５×１０18原子／ｃｍ3 ）添加されたＧ
ａＡｓバッファ層３５の隣に配置される。ＧａＡｓバッ
ファ層３５は、エミッタ接触体層３４とエミッタ・バラ
スト層３６との間に配置される。エミッタ・バラスト層
３６とベース層３８との間の界面は境界の明確な面であ
る。エミッタ・バラスト層３６は、Ａｌx Ｇａ1-x Ａｓ
で構成される。ここで、ｘ＞０．４である。ＮＤＲ現象
と崩壊現象との問題点は、ＡｌＧａＡｓの中のアルミニ
ュームの含有量を増加させることにより、大部分解決さ
れる。特定のＨＴＢエミッタに対し要求される最小のア
ルミニューム含有量は、エミッタ・フィンガの数に対し
与えられた好ましい出力電力での動作に対し、計算され
る。提案された解決法がこれらの問題点の両方をどのよ
うに防止するのかについての物理的説明は、下記で行わ
れる。
れている。不純物が多量に（すなわち、１×１０19原子
／ｃｍ3 以上）添加されたＩｎＧａＡｓエミッタ接触体
層４が、約１００オングストロームの厚さを有しかつ不
純物が少量に（すなわち、約１×１０18原子／ｃｍ3 ）
添加されたＧａＡｓバッファ層５の隣に配置される。Ｇ
ａＡｓバッファ層５は、エミッタ接触体層４とエミッタ
・バラスト層６との間に配置される。エミッタ・バラス
ト層６とベース層８との間のインタフェースは層７であ
る。層７の中では、Ａｌのモル濃度は、エミッタ・バラ
スト層６との界面での濃度から、ベース層８でのゼロの
濃度まで次第に減少する。エミッタ・バラスト層６はＡ
ｌx Ｇａ1-x Ａｓで構成される。ここで、ｘ＞０．４で
ある。図２に示された好ましい第２の実施例では、不純
物が多量に（すなわち、１×１０ 19原子／ｃｍ3 以上）
添加されたＩｎＧａＡｓエミッタ接触体層３４が、約１
００オングストロームの厚さを有しかつ不純物が少量に
（すなわち、約５×１０18原子／ｃｍ3 ）添加されたＧ
ａＡｓバッファ層３５の隣に配置される。ＧａＡｓバッ
ファ層３５は、エミッタ接触体層３４とエミッタ・バラ
スト層３６との間に配置される。エミッタ・バラスト層
３６とベース層３８との間の界面は境界の明確な面であ
る。エミッタ・バラスト層３６は、Ａｌx Ｇａ1-x Ａｓ
で構成される。ここで、ｘ＞０．４である。ＮＤＲ現象
と崩壊現象との問題点は、ＡｌＧａＡｓの中のアルミニ
ュームの含有量を増加させることにより、大部分解決さ
れる。特定のＨＴＢエミッタに対し要求される最小のア
ルミニューム含有量は、エミッタ・フィンガの数に対し
与えられた好ましい出力電力での動作に対し、計算され
る。提案された解決法がこれらの問題点の両方をどのよ
うに防止するのかについての物理的説明は、下記で行わ
れる。
【００２９】先ず、式（５）から、フィンガ当たりのエ
ミッタ・バラスト抵抗値Ｒe を大きくすることにより、
臨界電流は増加することができる。したがって、崩壊の
現象はＲe を大きくすることにより防止される。通常、
このバラスト抵抗器は、装置のフィンガのおのおのに対
し、外部的に付加することができる。けれども、この方
法は、トランジスタの配置設計において、ウエハ領域の
中にこれらの抵抗器のために割り当てられる付加的な領
域を必要とする欠点や、および処理工程中に余分の工程
が必要であるという欠点を有する。好ましい方法は、エ
ミッタ層の上側表面の抵抗体層をエピタクシャルに成長
させ、それにより、必要なエミッタ抵抗器を得る方法で
ある。ＭＢＥおよびＭＯＣＶＤのような技術により成長
されるエピタクシャル層は非常に均一であり、かつ、再
現可能であることが知られているので、この方法は、す
べてのエミッタ・フィンガに対し非常によい均一性と再
現性が得られるという、顕著な利点を有することを断っ
ておく。
ミッタ・バラスト抵抗値Ｒe を大きくすることにより、
臨界電流は増加することができる。したがって、崩壊の
現象はＲe を大きくすることにより防止される。通常、
このバラスト抵抗器は、装置のフィンガのおのおのに対
し、外部的に付加することができる。けれども、この方
法は、トランジスタの配置設計において、ウエハ領域の
中にこれらの抵抗器のために割り当てられる付加的な領
域を必要とする欠点や、および処理工程中に余分の工程
が必要であるという欠点を有する。好ましい方法は、エ
ミッタ層の上側表面の抵抗体層をエピタクシャルに成長
させ、それにより、必要なエミッタ抵抗器を得る方法で
ある。ＭＢＥおよびＭＯＣＶＤのような技術により成長
されるエピタクシャル層は非常に均一であり、かつ、再
現可能であることが知られているので、この方法は、す
べてのエミッタ・フィンガに対し非常によい均一性と再
現性が得られるという、顕著な利点を有することを断っ
ておく。
【００３０】けれども、この後者の方法は、もし付加的
に成長されたエピタクシャル層が、ＨＴＢの典型的なエ
ミッタ・キャップ層であるＧａＡｓで作成されるなら
ば、または、ヘテロ接合を作成するために用いられる典
型的な活性エミッタ材料であるＡｌ0.3 Ｇａ0.7 Ａｓで
作成されるならば、十分によい動作が得られない。その
理由は、アルミニュームの含有量が約４０％よりも小さ
いＡｌＧａＡｓでは、小さな有効質量のΓ点バレイの電
子が、むしろ大きな移動度を有するからである。したが
って、実際的な装置の大きさに対し、約１Ωの好ましい
領域の値を有するＲe を得るために、添加不純物濃度が
１０16／ｃｍ3 以上を有するバラスト抵抗器層を（１μ
ｍ以上という）非実際的な厚さにまで成長させなければ
ならないであろう。もし添加不純物濃度をもう少し小さ
く選定すれば、厚さは小さくすることができるであろ
う。けれども、添加不純物濃度の小さな層は、ＰＩＮダ
イオードの中の「Ｉ形」層が、一定の大きな抵抗値を有
する抵抗体領域として、動作中、単純には取り扱うこと
ができない事実と同じように、空間電荷導電が起こるこ
とにより、一定で既知の抵抗値を有する領域としては取
り扱うことができないであろう。これとは異なって、ア
ルミニュームの含有量が大きいＡｌＧａＡｓ層では、電
子は大きな有効質量を有するＸバンドの電子であり、し
たがって、小さな移動度を有する電子である。したがっ
て、エミッタの中での空間電荷導電が起こるのを防止す
るのに十分に大きな添加不純物濃度において、実際的な
厚さを有するエピタクシャル層で、Ｒe の実際的な値を
得ることができる。それ故に、崩壊現象を防止するのに
必要なバラスト抵抗器を得るために、アルミニューム含
有量の大きい（４０％以上）ＡｌＧａＡｓエミッタを用
いることが必要である。
に成長されたエピタクシャル層が、ＨＴＢの典型的なエ
ミッタ・キャップ層であるＧａＡｓで作成されるなら
ば、または、ヘテロ接合を作成するために用いられる典
型的な活性エミッタ材料であるＡｌ0.3 Ｇａ0.7 Ａｓで
作成されるならば、十分によい動作が得られない。その
理由は、アルミニュームの含有量が約４０％よりも小さ
いＡｌＧａＡｓでは、小さな有効質量のΓ点バレイの電
子が、むしろ大きな移動度を有するからである。したが
って、実際的な装置の大きさに対し、約１Ωの好ましい
領域の値を有するＲe を得るために、添加不純物濃度が
１０16／ｃｍ3 以上を有するバラスト抵抗器層を（１μ
ｍ以上という）非実際的な厚さにまで成長させなければ
ならないであろう。もし添加不純物濃度をもう少し小さ
く選定すれば、厚さは小さくすることができるであろ
う。けれども、添加不純物濃度の小さな層は、ＰＩＮダ
イオードの中の「Ｉ形」層が、一定の大きな抵抗値を有
する抵抗体領域として、動作中、単純には取り扱うこと
ができない事実と同じように、空間電荷導電が起こるこ
とにより、一定で既知の抵抗値を有する領域としては取
り扱うことができないであろう。これとは異なって、ア
ルミニュームの含有量が大きいＡｌＧａＡｓ層では、電
子は大きな有効質量を有するＸバンドの電子であり、し
たがって、小さな移動度を有する電子である。したがっ
て、エミッタの中での空間電荷導電が起こるのを防止す
るのに十分に大きな添加不純物濃度において、実際的な
厚さを有するエピタクシャル層で、Ｒe の実際的な値を
得ることができる。それ故に、崩壊現象を防止するのに
必要なバラスト抵抗器を得るために、アルミニューム含
有量の大きい（４０％以上）ＡｌＧａＡｓエミッタを用
いることが必要である。
【００３１】崩壊現象がいったん防止されると、ＮＤＲ
現象が出現するのをさらに防止したくなる。すなわち、
もし崩壊現象の問題点だけがバラスト抵抗器を用いて解
決されでも、ＮＤＲ現象の問題点が解決されないなら
ば、すべてのフィンガは等しい量の電流を導電するが、
しかし、Ｖceが増大する時、装置の加熱により、すべて
のフィンガの電流利得は非常に小さくなる。エミッタ・
ベース・ヘテロ接合の有効障壁高さΔＥa を増加させる
ことにより、高い接合温度において（したがって、大き
な出力レベルにおいて）、電流利得が維持される。した
がって、エミッタのアルミニューム含有量を大きくする
前記解決法は、与えられた必要な出力レベルに対し、Ｎ
ＤＲ現象が出現しないようにするためにもまた適用する
ことができる。
現象が出現するのをさらに防止したくなる。すなわち、
もし崩壊現象の問題点だけがバラスト抵抗器を用いて解
決されでも、ＮＤＲ現象の問題点が解決されないなら
ば、すべてのフィンガは等しい量の電流を導電するが、
しかし、Ｖceが増大する時、装置の加熱により、すべて
のフィンガの電流利得は非常に小さくなる。エミッタ・
ベース・ヘテロ接合の有効障壁高さΔＥa を増加させる
ことにより、高い接合温度において（したがって、大き
な出力レベルにおいて）、電流利得が維持される。した
がって、エミッタのアルミニューム含有量を大きくする
前記解決法は、与えられた必要な出力レベルに対し、Ｎ
ＤＲ現象が出現しないようにするためにもまた適用する
ことができる。
【００３２】式（３）から分かるように、装置が加熱さ
れることによる電流利得の減少は、ΔＥa を増加させる
ことにより、防止することができる。ここで、ΔＥ
a は、傾斜接合に対しては、ベース・エミッタ・バンド
・ギャップの差に等しく、または境界面のはっきりした
接合に対しては、価電子バンドの不連続量に等しい。Ｇ
ａＡｓ／Ａｌx Ｇａ1-x Ａｓでの傾斜接合に対し、下記
の式が得られる。
れることによる電流利得の減少は、ΔＥa を増加させる
ことにより、防止することができる。ここで、ΔＥ
a は、傾斜接合に対しては、ベース・エミッタ・バンド
・ギャップの差に等しく、または境界面のはっきりした
接合に対しては、価電子バンドの不連続量に等しい。Ｇ
ａＡｓ／Ａｌx Ｇａ1-x Ａｓでの傾斜接合に対し、下記
の式が得られる。
【００３３】
【数６】
【００３４】同じ装置での境界面のはっきりした接合に
対し、下記の式が得られる。
対し、下記の式が得られる。
【００３５】
【数７】
【００３６】アルミニューム含有量の大きい傾斜形ベー
ス・エミッタ接合が好ましいことは、前記２つの式から
明らかである。下記の計算は、装置が役に立たなくなる
前、すなわち、装置の電流利得が１０以下になる時、与
えられた動作電力レベルに対し必要とされる最小アルミ
ニューム含有量を明細に示す。定量的には、もしｅｘｐ
（ΔＥa ／ｋＴ）の因子が５×１０3 に達するならば、
この条件は達成される。 それは、式（３）のこの指数
関数の前の因子は、電力ＨＴＢに対し、典型的には０．
００２であるからである。さらに、フィンガ当たりの熱
抵抗値は、典型的には、７００〜９００°Ｃ／Ｗの範囲
内にあるから、この計算において９００°Ｃ／ＷのＲth
が用いられ、したがって、この結果が必要な最小アルミ
ニューム含有量に対して適用される。雰囲気は室温にあ
るこが仮定され、そして、ベース・エミッタ接合は傾斜
形であることとが仮定される。もしベース・エミッタ接
合が傾斜形ではなく境界面がはっきりした形であるなら
ば、フィンガの数に対し与えられた電力レベルに対し
て、要求されるアルミニューム含有量は、前記で示した
値よりもさらに大きいであろう。
ス・エミッタ接合が好ましいことは、前記２つの式から
明らかである。下記の計算は、装置が役に立たなくなる
前、すなわち、装置の電流利得が１０以下になる時、与
えられた動作電力レベルに対し必要とされる最小アルミ
ニューム含有量を明細に示す。定量的には、もしｅｘｐ
（ΔＥa ／ｋＴ）の因子が５×１０3 に達するならば、
この条件は達成される。 それは、式（３）のこの指数
関数の前の因子は、電力ＨＴＢに対し、典型的には０．
００２であるからである。さらに、フィンガ当たりの熱
抵抗値は、典型的には、７００〜９００°Ｃ／Ｗの範囲
内にあるから、この計算において９００°Ｃ／ＷのＲth
が用いられ、したがって、この結果が必要な最小アルミ
ニューム含有量に対して適用される。雰囲気は室温にあ
るこが仮定され、そして、ベース・エミッタ接合は傾斜
形であることとが仮定される。もしベース・エミッタ接
合が傾斜形ではなく境界面がはっきりした形であるなら
ば、フィンガの数に対し与えられた電力レベルに対し
て、要求されるアルミニューム含有量は、前記で示した
値よりもさらに大きいであろう。
【００３７】
【表１】
【００３８】図３ａ〜図３ｇを参照しながら、本発明の
好ましい第３実施例を製造するための方法を下記で説明
する。
好ましい第３実施例を製造するための方法を下記で説明
する。
【００３９】（イ） この処理工程のための基板材料
が、図３ａに示されている。構造を明細に示すために、
図面では垂直方向に拡大されて示されていることを断っ
ておく。この基板材料は、（ＧａＡｓのような）半絶縁
性半導体材料１１で構成される。
が、図３ａに示されている。構造を明細に示すために、
図面では垂直方向に拡大されて示されていることを断っ
ておく。この基板材料は、（ＧａＡｓのような）半絶縁
性半導体材料１１で構成される。
【００４０】（ロ） 例えばＮ形ＧａＡｓのサブコレク
タ層２０が、（分子ビーム・エピタキシイ（ＭＢＥ）ま
たは金属・有機物化学蒸着（ＭＯＣＶＤ）のような）適
切な処理工程により、基板１１の上に１μｍの厚さにま
でエピタクシャルに成長される。そして、約５×１０18
／ｃｍ3 の濃度にまでＳｉ不純物が添加される。
タ層２０が、（分子ビーム・エピタキシイ（ＭＢＥ）ま
たは金属・有機物化学蒸着（ＭＯＣＶＤ）のような）適
切な処理工程により、基板１１の上に１μｍの厚さにま
でエピタクシャルに成長される。そして、約５×１０18
／ｃｍ3 の濃度にまでＳｉ不純物が添加される。
【００４１】（ハ） サブコレクタ層２０の上に、コレ
クタ層１８が１μｍの厚さにまでエピタクシャルに成長
され、そして約５×１０16／ｃｍ3 の濃度にまで不純物
添加される。このコレクタ層１８は、ＧａＡｓで作成さ
れることが好ましい。
クタ層１８が１μｍの厚さにまでエピタクシャルに成長
され、そして約５×１０16／ｃｍ3 の濃度にまで不純物
添加される。このコレクタ層１８は、ＧａＡｓで作成さ
れることが好ましい。
【００４２】（ニ） コレクタ層１８の上に、例えばＧ
ａＡｓのベース・エピタクシャル層１６が０．０８μｍ
の厚さに沈着される。そして、例えばＣ不純物が約３×
１０19／ｃｍ3 以上の濃度まで添加される。
ａＡｓのベース・エピタクシャル層１６が０．０８μｍ
の厚さに沈着される。そして、例えばＣ不純物が約３×
１０19／ｃｍ3 以上の濃度まで添加される。
【００４３】（ホ） 次に、ベース層１６の上に、ｘ＞
０．４として、Ｎ形Ａｌx Ｇａ1-xＡｓのエミッタ・バ
ラスト・エピ層１４が０．２μｍの厚さにエピタクシャ
ル法により沈着される。
０．４として、Ｎ形Ａｌx Ｇａ1-xＡｓのエミッタ・バ
ラスト・エピ層１４が０．２μｍの厚さにエピタクシャ
ル法により沈着される。
【００４４】（ヘ） エミッタ・バラスト・エピタクシ
ャル層１４の上に、約５×１０18ｃｍ -3の濃度にまで不
純物添加されたＮ形ＧａＡｓのＧａＡｓバッファ層１３
が、約１００オングストロームの厚さに成長される。
ャル層１４の上に、約５×１０18ｃｍ -3の濃度にまで不
純物添加されたＮ形ＧａＡｓのＧａＡｓバッファ層１３
が、約１００オングストロームの厚さに成長される。
【００４５】（ト） 次に、バッファ層１３の上に、約
５×１０19／ｃｍ3 以上の濃度にまで不純物添加された
ＩｎＧａＡｓ上部エミッタ接触体層１２が成長される。
５×１０19／ｃｍ3 以上の濃度にまで不純物添加された
ＩｎＧａＡｓ上部エミッタ接触体層１２が成長される。
【００４６】（チ） 次に、エミッタ接触体層１２の上
に、ＷＳｉ層１０がスパッタ沈着される。
に、ＷＳｉ層１０がスパッタ沈着される。
【００４７】（リ） フォトレジスト層（図示されてい
ない）が張られ、そしてトランジスタ・エミッタが定め
られる。 例えば、それぞれ、３００／２５０／３００
０オングストロームの厚さのＴｉ／Ｐｔ／Ａｕのエミッ
タ金属層２４が沈着され、そしてその後除去が行われ
て、図３ｂの構造体が得られる。
ない）が張られ、そしてトランジスタ・エミッタが定め
られる。 例えば、それぞれ、３００／２５０／３００
０オングストロームの厚さのＴｉ／Ｐｔ／Ａｕのエミッ
タ金属層２４が沈着され、そしてその後除去が行われ
て、図３ｂの構造体が得られる。
【００４８】（ヌ） 次に、エミッタ接触体金属２４が
自然マスクとして用いられて、後でＣＦ4 ／Ｏ2 プラズ
マ反応性イオン・エッチングを用いて、ＷＳｉの除去が
行われる。この除去の結果、図３ｃの構造体が得られ
る。
自然マスクとして用いられて、後でＣＦ4 ／Ｏ2 プラズ
マ反応性イオン・エッチングを用いて、ＷＳｉの除去が
行われる。この除去の結果、図３ｃの構造体が得られ
る。
【００４９】（ル） 次に、例えば、１：８：１６０の
比（体積比）でのＨ2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏの溶液
を用いて、ベ−ス層１６にまでエッチングが行われる。
比（体積比）でのＨ2 ＳＯ4 ：Ｈ2 Ｏ2 ：Ｈ2 Ｏの溶液
を用いて、ベ−ス層１６にまでエッチングが行われる。
【００５０】（オ） 次に、窒化シリコン絶縁体層２６
が沈着され、図３ｄの構造体が作成される。その後、こ
の層は反応性イオン・エッチングを用いて除去される
が、しかし、このエッチングは方向性を有しているの
で、図３ｅに示されているように、絶縁体側壁２６は残
るが、一方、すべての露出した絶縁体は除去される。
が沈着され、図３ｄの構造体が作成される。その後、こ
の層は反応性イオン・エッチングを用いて除去される
が、しかし、このエッチングは方向性を有しているの
で、図３ｅに示されているように、絶縁体側壁２６は残
るが、一方、すべての露出した絶縁体は除去される。
【００５１】（ワ） フォトレジスト（図示されていな
い）が再び張られ、そしてパターンに作成されて、ベー
ス接触体２８およびエミッタ接触体３２の位置が定めら
れる。この処理により、ベース・エピタクシャル層１６
の一部分の他に、エミッタ島状体および側壁２６が露出
される。Ｔｉ／Ｐｔ／Ａｕ金属が、フォトレジストとこ
れらの露出した領域の上に、それぞれ、例えば、５０
０、２５０、１５００オングストロームの厚さに順次に
蒸着される。張り出している側壁２６は、ベース・エピ
タクシャル層１６のエミッタ１４に隣接する部分を陰に
し、したがって、蒸着された金属はエミッタ１４には接
触しない。その後、フォトレジストが除去され、それに
より、ベース・エピタクシャル層１６の上にある部分２
８と、エミッタ島状体１４および側壁２６の上の部分３
２と、の以外の金属を除去する。その結果得られた構造
体が、図３ｆに示されている。
い）が再び張られ、そしてパターンに作成されて、ベー
ス接触体２８およびエミッタ接触体３２の位置が定めら
れる。この処理により、ベース・エピタクシャル層１６
の一部分の他に、エミッタ島状体および側壁２６が露出
される。Ｔｉ／Ｐｔ／Ａｕ金属が、フォトレジストとこ
れらの露出した領域の上に、それぞれ、例えば、５０
０、２５０、１５００オングストロームの厚さに順次に
蒸着される。張り出している側壁２６は、ベース・エピ
タクシャル層１６のエミッタ１４に隣接する部分を陰に
し、したがって、蒸着された金属はエミッタ１４には接
触しない。その後、フォトレジストが除去され、それに
より、ベース・エピタクシャル層１６の上にある部分２
８と、エミッタ島状体１４および側壁２６の上の部分３
２と、の以外の金属を除去する。その結果得られた構造
体が、図３ｆに示されている。
【００５２】（カ） 次に、フォトレジスト（図示され
ていない）が沈着され、そしてパターンに作成されて、
サブコレクタ層２０への接続が定められる。その後、層
１６および層１８は、例えば、１：８：１６０の比（体
積比）でのＨ2 ＳＯ4 ：Ｈ2 Ｏ 2 ：Ｈ2 Ｏの溶液を用い
てエッチングが行われる。その後、このウエハの上に、
ＡｕＧｅ／Ｎｉ／Ａｕ金属が、それぞれ、例えば５００
／１４０／２０００オングストロームの厚さに蒸着さ
れ、コレクタ接触体３０が作成される。その後、フォト
レジスト層が除去され、それにより、すべての過剰なメ
タライゼーションが除去される。その結果得られた構造
体が、図３ｇに示されている。その後、残っている金属
は、例えば、４３０°Ｃで１分間合金化される。
ていない）が沈着され、そしてパターンに作成されて、
サブコレクタ層２０への接続が定められる。その後、層
１６および層１８は、例えば、１：８：１６０の比（体
積比）でのＨ2 ＳＯ4 ：Ｈ2 Ｏ 2 ：Ｈ2 Ｏの溶液を用い
てエッチングが行われる。その後、このウエハの上に、
ＡｕＧｅ／Ｎｉ／Ａｕ金属が、それぞれ、例えば５００
／１４０／２０００オングストロームの厚さに蒸着さ
れ、コレクタ接触体３０が作成される。その後、フォト
レジスト層が除去され、それにより、すべての過剰なメ
タライゼーションが除去される。その結果得られた構造
体が、図３ｇに示されている。その後、残っている金属
は、例えば、４３０°Ｃで１分間合金化される。
【００５３】好ましい第４実施例が、図４に示されてい
る。多量の不純物（すなわち、約１×１０19原子／ｃｍ
3 ）が添加されたＩｎＧａＡｓエミッタ接触体層４０
が、少量の不純物（すなわち、約１×１０18原子／ｃｍ
3 ）が添加され約１００オングストロームの厚さを有す
るＧａＡｓバッファ層４２に隣接して配置される。Ｇａ
Ａｓバッファ４２は、エミッタ接触体４０とエミッタ・
バラスト層４４との間に配置される。活性エミッタ層４
６が、エミッタ・バラスト層４４とＧａＡｓベース層４
８との間に配置される。活性エミッタ４６とベース層４
８との間の界面は境界面が明確であることができる、ま
たは、層５０で示されているように、Ａｌモル濃度が約
３００オングストロームの距離にわたって傾斜している
ことができる。エミッタ・バラスト層４４はＡｌx Ｇａ
1-x Ａｓで構成される。ここで、ｘ＞０．４である。一
方、活性エミッタ層４６はＡｌx Ｇａ1-x Ａｓで構成さ
れる。ここで、ｘ≦０．４である。エミッタ・バラスト
層４４と活性エミッタ層４６との界面は、境界面ははっ
きりした界面であることができる、または、Ａｌモル濃
度がエミッタ・バラスト層４４と活性エミッタ層４６と
の間で傾斜していることができる。
る。多量の不純物（すなわち、約１×１０19原子／ｃｍ
3 ）が添加されたＩｎＧａＡｓエミッタ接触体層４０
が、少量の不純物（すなわち、約１×１０18原子／ｃｍ
3 ）が添加され約１００オングストロームの厚さを有す
るＧａＡｓバッファ層４２に隣接して配置される。Ｇａ
Ａｓバッファ４２は、エミッタ接触体４０とエミッタ・
バラスト層４４との間に配置される。活性エミッタ層４
６が、エミッタ・バラスト層４４とＧａＡｓベース層４
８との間に配置される。活性エミッタ４６とベース層４
８との間の界面は境界面が明確であることができる、ま
たは、層５０で示されているように、Ａｌモル濃度が約
３００オングストロームの距離にわたって傾斜している
ことができる。エミッタ・バラスト層４４はＡｌx Ｇａ
1-x Ａｓで構成される。ここで、ｘ＞０．４である。一
方、活性エミッタ層４６はＡｌx Ｇａ1-x Ａｓで構成さ
れる。ここで、ｘ≦０．４である。エミッタ・バラスト
層４４と活性エミッタ層４６との界面は、境界面ははっ
きりした界面であることができる、または、Ａｌモル濃
度がエミッタ・バラスト層４４と活性エミッタ層４６と
の間で傾斜していることができる。
【００５４】前記において、少数の好ましい実施例が詳
細に説明された。前記実施例とは異なるが請求の範囲に
含まれる実施例もまた、本発明の範囲内に包含されるこ
とを理解すべきである。
細に説明された。前記実施例とは異なるが請求の範囲に
含まれる実施例もまた、本発明の範囲内に包含されるこ
とを理解すべきである。
【００５５】内部および外部の接続は、オーム的接続、
静電的接続、直接または間接の接続、中間回路を通して
の接続、またはその他の接続であることができる。これ
らを実行することは、シリコン、ヒ化ガリウム、または
他の電子材料群、および光学に基づくまたは他の技術に
基づく形式および実施例での、完全に集積化された回路
または個別部品で実施される。
静電的接続、直接または間接の接続、中間回路を通して
の接続、またはその他の接続であることができる。これ
らを実行することは、シリコン、ヒ化ガリウム、または
他の電子材料群、および光学に基づくまたは他の技術に
基づく形式および実施例での、完全に集積化された回路
または個別部品で実施される。
【００５６】本発明は例示された実施例に基づいて説明
されたけれども、この説明は、本発明がこれらの実施例
に限定されることを意味するものではない。例示された
実施例を種々に変更した実施例および種々に組み合わせ
た実施例の可能であることは、当業者にとって、前記説
明よりすぐに分かるであろう。したがって、このような
変更実施例はすべて本発明の範囲内に包含されるもので
ある。
されたけれども、この説明は、本発明がこれらの実施例
に限定されることを意味するものではない。例示された
実施例を種々に変更した実施例および種々に組み合わせ
た実施例の可能であることは、当業者にとって、前記説
明よりすぐに分かるであろう。したがって、このような
変更実施例はすべて本発明の範囲内に包含されるもので
ある。
【００５７】以上の説明に関して更に以下の項を開示す
る。 （１） ｘ＞０．４としてＡｌx Ｇａ1-x Ａｓのエミッ
タ層を有し、かつ、前記エミッタ層がベース層との間に
明確な境界面を有して接合し、それにより、前記エミッ
タ層がバイポーラ・トランジスタに対しバラスト抵抗器
として動作しかつ活性エミッタとして動作する、バイポ
ーラ・トランジスタのためのエミッタ構造体。
る。 （１） ｘ＞０．４としてＡｌx Ｇａ1-x Ａｓのエミッ
タ層を有し、かつ、前記エミッタ層がベース層との間に
明確な境界面を有して接合し、それにより、前記エミッ
タ層がバイポーラ・トランジスタに対しバラスト抵抗器
として動作しかつ活性エミッタとして動作する、バイポ
ーラ・トランジスタのためのエミッタ構造体。
【００５８】（２） 第１項記載のエミッタ構造体にお
いて、前記エミッタと前記ベースとの間の接合が傾斜形
組成を有する、前記エミッタ構造体。
いて、前記エミッタと前記ベースとの間の接合が傾斜形
組成を有する、前記エミッタ構造体。
【００５９】（３） 第１項記載のエミッタ構造体にお
いて、前記エミッタ層の添加不純物濃度が約５×１０17
原子／ｃｍ3 の濃度である、前記エミッタ構造体。
いて、前記エミッタ層の添加不純物濃度が約５×１０17
原子／ｃｍ3 の濃度である、前記エミッタ構造体。
【００６０】（４） 第１項記載の構造体において、前
記ベース層がＧａＡｓである、前記構造体。
記ベース層がＧａＡｓである、前記構造体。
【００６１】（５） 基板と、サブコレクタ層と、コレ
クタ層と、ベース層と、ｘ＞０．４としてＡｌx Ｇａ
1-x Ａｓで構成されるエミッタ層と、を有する、バイポ
ーラ・トランジスタ。
クタ層と、ベース層と、ｘ＞０．４としてＡｌx Ｇａ
1-x Ａｓで構成されるエミッタ層と、を有する、バイポ
ーラ・トランジスタ。
【００６２】（６） 第５項記載のトランジスタにおい
て、前記エミッタ層の上にバッファ層と、前記バッファ
層の上にエミッタ接触体層と、前記エミッタ接触体層の
上に導電層と、をさらに有する、前記トランジスタ。
て、前記エミッタ層の上にバッファ層と、前記バッファ
層の上にエミッタ接触体層と、前記エミッタ接触体層の
上に導電層と、をさらに有する、前記トランジスタ。
【００６３】（７） 第５項記載のトランジスタにおい
て、前記基板および前記サブコレクタ層と、前記コレク
タ層と、前記ベース層とがＧａＡｓである、前記トラン
ジスタ。
て、前記基板および前記サブコレクタ層と、前記コレク
タ層と、前記ベース層とがＧａＡｓである、前記トラン
ジスタ。
【００６４】（８） 第５項記載のトランジスタにおい
て、前記エミッタ層が５×１０17原子／ｃｍ3 の濃度に
不純物添加されている、前記トランジスタ。
て、前記エミッタ層が５×１０17原子／ｃｍ3 の濃度に
不純物添加されている、前記トランジスタ。
【００６５】（９） 第５項記載のトランジスタにおい
て、前記バッファ層が５×１０18原子／ｃｍ3 以下の濃
度に不純物添加されたＧａＡｓである、前記トランジス
タ。
て、前記バッファ層が５×１０18原子／ｃｍ3 以下の濃
度に不純物添加されたＧａＡｓである、前記トランジス
タ。
【００６６】（１０） 第６項記載のトランジスタにお
いて、前記エミッタ接触体層が約１×１０19原子／ｃｍ
3 ないし約２×１０19原子／ｃｍ3 の範囲の濃度に不純
物添加されたＩｎＧａＡｓである、前記トランジスタ。
いて、前記エミッタ接触体層が約１×１０19原子／ｃｍ
3 ないし約２×１０19原子／ｃｍ3 の範囲の濃度に不純
物添加されたＩｎＧａＡｓである、前記トランジスタ。
【００６７】（１１） 第６項記載のトランジスタにお
いて、前記導電層がＷＳｉである、前記トランジスタ。
いて、前記導電層がＷＳｉである、前記トランジスタ。
【００６８】（１２） 第６項記載のトランジスタにお
いて、前記導電層がＷである、前記トランジスタ。
いて、前記導電層がＷである、前記トランジスタ。
【００６９】（１３） バイポーラ・トランジスタのエ
ミッタ構造体が前記トランジスタのベース層との間に明
確な境界面を有して接合し、かつ、ｘ＞０．４としＡｌ
xＧａ1-x Ａｓの層を前記ベース層の上にエピタクシャ
ルに沈着する段階を有する、バイポーラ・トランジスタ
のためのエミッタ構造体の製造方法。
ミッタ構造体が前記トランジスタのベース層との間に明
確な境界面を有して接合し、かつ、ｘ＞０．４としＡｌ
xＧａ1-x Ａｓの層を前記ベース層の上にエピタクシャ
ルに沈着する段階を有する、バイポーラ・トランジスタ
のためのエミッタ構造体の製造方法。
【００７０】（１４） 第１３項記載の方法において、
ｘ＞０．４としてＡｌx Ｇａ1-x Ａｓの前記層を作成す
る前記段階が前記ベース層との間に傾斜形接合を有する
作成段階をさらに有する、前記方法。
ｘ＞０．４としてＡｌx Ｇａ1-x Ａｓの前記層を作成す
る前記段階が前記ベース層との間に傾斜形接合を有する
作成段階をさらに有する、前記方法。
【００７１】（１５） 第１３項記載の方法において、
ｘ＞０．４としてＡｌx Ｇａ1-x Ａｓの前記層に不純物
添加を行う前記段階が約５×１０17原子／ｃｍ3 の濃度
に不純物添加を行う段階をさらに有する、前記方法。
ｘ＞０．４としてＡｌx Ｇａ1-x Ａｓの前記層に不純物
添加を行う前記段階が約５×１０17原子／ｃｍ3 の濃度
に不純物添加を行う段階をさらに有する、前記方法。
【００７２】（１６） 第１３項記載の方法において、
ＧａＡｓの前記ベース層を作成する段階をさらに有す
る、前記方法。
ＧａＡｓの前記ベース層を作成する段階をさらに有す
る、前記方法。
【００７３】（１７） 基板を作成する段階と、前記基
板の上にサブコレクタ層をエピタクシャルに沈着する段
階と、前記サブコレクタ層の上にコレクタ層をエピタク
シャルに沈着する段階と、前記コレクタ層の上にベース
層をエピタクシャルに沈着する段階と、ｘ＞０．４とし
てＡｌx Ｇａ1-x Ａｓのエミッタ層を前記ベース層の上
にエピタクシャルに沈着する段階と、を有する、バイポ
ーラ・トランジスタの製造方法。
板の上にサブコレクタ層をエピタクシャルに沈着する段
階と、前記サブコレクタ層の上にコレクタ層をエピタク
シャルに沈着する段階と、前記コレクタ層の上にベース
層をエピタクシャルに沈着する段階と、ｘ＞０．４とし
てＡｌx Ｇａ1-x Ａｓのエミッタ層を前記ベース層の上
にエピタクシャルに沈着する段階と、を有する、バイポ
ーラ・トランジスタの製造方法。
【００７４】（１８） 第１７項記載の方法において、
前記エミッタ層と前記ベース層との間の接合を傾斜形に
作成する段階をさらに有する、前記方法。
前記エミッタ層と前記ベース層との間の接合を傾斜形に
作成する段階をさらに有する、前記方法。
【００７５】（１９） 第１７項記載の方法において、
前記エミッタ層に不純物添加を行う前記段階が約５×１
０17原子／ｃｍ3 の濃度に不純物添加を行う段階をさら
に有する、前記方法。
前記エミッタ層に不純物添加を行う前記段階が約５×１
０17原子／ｃｍ3 の濃度に不純物添加を行う段階をさら
に有する、前記方法。
【００７６】（２０） 第１７項記載の方法において、
ＧａＡｓの前記ベース層を作成する段階をさらに有す
る、前記方法。
ＧａＡｓの前記ベース層を作成する段階をさらに有す
る、前記方法。
【００７７】（２１） ｘ＞０．４としてＡｌx Ｇａ
1-x Ａｓのバラスト抵抗器層と、ｘ≦０．４としてＡｌ
x Ｇａ1-x Ａｓで構成され、かつ、ベース層との間に明
確な境界面を備えた界面を有する、活性エミッタ層と、
を有する、バイポーラ・トランジスタのためのエミッタ
構造体。
1-x Ａｓのバラスト抵抗器層と、ｘ≦０．４としてＡｌ
x Ｇａ1-x Ａｓで構成され、かつ、ベース層との間に明
確な境界面を備えた界面を有する、活性エミッタ層と、
を有する、バイポーラ・トランジスタのためのエミッタ
構造体。
【００７８】（２２） 第２１項記載のエミッタ構造体
において、前記活性エミッタ層と前記ベース層との間の
接合が傾斜形の組成を有する、前記エミッタ構造体。
において、前記活性エミッタ層と前記ベース層との間の
接合が傾斜形の組成を有する、前記エミッタ構造体。
【００７９】（２３） 第２１項記載のエミッタ構造体
において、前記活性エミッタ層が約５×１０17原子／ｃ
ｍ3 の濃度に不純物添加される、前記エミッタ構造体。
において、前記活性エミッタ層が約５×１０17原子／ｃ
ｍ3 の濃度に不純物添加される、前記エミッタ構造体。
【００８０】（２４） 第２１項記載の構造体におい
て、前記ベース層がＧａＡｓである、前記構造体。
て、前記ベース層がＧａＡｓである、前記構造体。
【００８１】（２５） 全体的に、および本発明の１つ
の形式において、バイポーラ・トランジスタのためのエ
ミッタ構造体が開示される。前記構造体は、ｘ＞０．４
としてＡｌx Ｇａ1-x Ａｓで構成され、かつ、ベース層
１６との間に明確な境界面を備えた界面を有する、エミ
ッタ層１４を有する。本発明のまた別の形式では、バイ
ポーラ・トランジスタが開示される。前記トランジスタ
は、基板１１と、サブコレクタ層２０と、コレクタ層１
８と、ベース層１６と、ｘ＞０．４としてＡｌxＧａ
1-x Ａｓのエミッタ層１４とを有する。本発明の１つの
利点は、ＡｌＧａＡｓ層がバラスト抵抗器として動作し
かつ前記トランジスタのための前記活性エミッタとして
動作することである。
の形式において、バイポーラ・トランジスタのためのエ
ミッタ構造体が開示される。前記構造体は、ｘ＞０．４
としてＡｌx Ｇａ1-x Ａｓで構成され、かつ、ベース層
１６との間に明確な境界面を備えた界面を有する、エミ
ッタ層１４を有する。本発明のまた別の形式では、バイ
ポーラ・トランジスタが開示される。前記トランジスタ
は、基板１１と、サブコレクタ層２０と、コレクタ層１
８と、ベース層１６と、ｘ＞０．４としてＡｌxＧａ
1-x Ａｓのエミッタ層１４とを有する。本発明の１つの
利点は、ＡｌＧａＡｓ層がバラスト抵抗器として動作し
かつ前記トランジスタのための前記活性エミッタとして
動作することである。
【００８２】注意 （Ｃ）著作権、* Ｍ *テキサス・インスツルメンツ・イ
ンコーポレイテッド、１９９２年。この特許書類の開示
の一部分は、著作権およびマスク・ワーク保護の下にあ
る資料を含んでいる。著作権およびマスク・ワーク所有
権者は、特許および商標局が特許ファイルまたは特許記
録を公表する時、特許書類または特許開示の何人による
複写再生に対し異議を有しない。しかし、そうでない場
合には、あらゆる著作権およびマスク・ワーク権が留保
される。
ンコーポレイテッド、１９９２年。この特許書類の開示
の一部分は、著作権およびマスク・ワーク保護の下にあ
る資料を含んでいる。著作権およびマスク・ワーク所有
権者は、特許および商標局が特許ファイルまたは特許記
録を公表する時、特許書類または特許開示の何人による
複写再生に対し異議を有しない。しかし、そうでない場
合には、あらゆる著作権およびマスク・ワーク権が留保
される。
【図１】本発明の好ましい第１実施例の概要図。
【図２】本発明の好ましい第２実施例の概要図。
【図３】本発明の好ましい第３実施例の製造工程の段階
を示す横断面図であって、ａは基板と、サブコレクタ層
と、コレクタ層と、ベース層と、エミッタ・バラスト層
と、バッファ層と、エミッタ接触体層と、導電層とが積
層されて作成された段階の図、ｂはその上にエミッタ金
属層が沈着されそしてパターンに作成された段階の図、
ｃはエッチングが行われた段階の図、ｄは絶縁体層が沈
着された段階の図、ｅはエッチングによる除去が行われ
た段階の図、ｆはベース接触体が作成された段階の図、
ｇはエッチングが行われそしてコレクタ接触体が作成さ
れた段階の図。
を示す横断面図であって、ａは基板と、サブコレクタ層
と、コレクタ層と、ベース層と、エミッタ・バラスト層
と、バッファ層と、エミッタ接触体層と、導電層とが積
層されて作成された段階の図、ｂはその上にエミッタ金
属層が沈着されそしてパターンに作成された段階の図、
ｃはエッチングが行われた段階の図、ｄは絶縁体層が沈
着された段階の図、ｅはエッチングによる除去が行われ
た段階の図、ｆはベース接触体が作成された段階の図、
ｇはエッチングが行われそしてコレクタ接触体が作成さ
れた段階の図。
【図４】本発明の好ましい第４実施例の概要図。
【符号の説明】 １１ 基板 ２０ サブコレクタ層 １８ コレクタ層 １６ ベース層 １４ エミッタ層 １３ バッファ層 １０ 導電層 ２８ ベース接触体 ３０ コレクタ接触体
Claims (2)
- 【請求項１】 ｘ＞０．４としてＡｌx Ｇａ1-x Ａｓの
エミッタ層を有し、かつ、前記エミッタ層がベース層と
の間に明確な境界面を有して接合し、それにより、前記
エミッタ層がバイポーラ・トランジスタに対しバラスト
抵抗器として動作しかつ活性エミッタとして動作する、
バイポーラ・トランジスタのためのエミッタ構造体。 - 【請求項２】 バイポーラ・トランジスタのエミッタ構
造体が前記トランジスタのベース層との間に明確な境界
面を有して接合し、かつ、ｘ＞０．４としてＡｌx Ｇａ
1-x Ａｓの層を前記ベース層の上にエピタクシャルに沈
着する段階を有する、バイポーラ・トランジスタのため
のエミッタ構造体の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US85610692A | 1992-03-23 | 1992-03-23 | |
| US856106 | 1992-03-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077013A true JPH077013A (ja) | 1995-01-10 |
Family
ID=25322865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5064070A Pending JPH077013A (ja) | 1992-03-23 | 1993-03-23 | 大電力用エミッタを備えたヘテロ接合バイポーラ・トランジスタとその製造法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5389554A (ja) |
| EP (1) | EP0562272A3 (ja) |
| JP (1) | JPH077013A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081003A (en) * | 1997-06-04 | 2000-06-27 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor with ballast resistor |
| US6410945B1 (en) | 1999-06-25 | 2002-06-25 | Sharp Kabushiki Kaisha | Heterojunction bipolar transistor and its manufacturing process |
| US6611008B2 (en) | 1999-03-12 | 2003-08-26 | Sharp Kabushiki Kaisha | Heterojunction bipolar transistor capable of restraining the conductivity modulation of the ballast layer |
| JP2009278099A (ja) * | 2008-05-15 | 2009-11-26 | Triquint Semiconductor Inc | 静電気放電に耐久性を有するヘテロ接合バイポーラトランジスタ素子 |
| US9130004B2 (en) | 2012-12-18 | 2015-09-08 | Murata Manufacturing Co., Ltd. | Heterojunction bipolar transistor, power amplifier including the same, and method for fabricating heterojunction bipolar transistor |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69319360T2 (de) * | 1992-03-24 | 1998-12-17 | Sumitomo Electric Industries | Heteroübergang-Bipolartransistor mit Siliziumkarbid |
| JP3299807B2 (ja) * | 1993-04-07 | 2002-07-08 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP2958213B2 (ja) * | 1993-06-08 | 1999-10-06 | シャープ株式会社 | ヘテロ接合バイポーラトランジスタ |
| US5721437A (en) * | 1993-06-08 | 1998-02-24 | Sharp Kabushiki Kaisha | Heterojunction-type bipolar transistor with ballast resistance layer |
| JPH07245314A (ja) * | 1994-03-04 | 1995-09-19 | Mitsubishi Electric Corp | バイポーラトランジスタ，およびその製造方法 |
| US5702958A (en) * | 1994-08-09 | 1997-12-30 | Texas Instruments Incorporated | Method for the fabrication of bipolar transistors |
| JPH08139101A (ja) * | 1994-11-07 | 1996-05-31 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| JPH09162194A (ja) * | 1995-12-08 | 1997-06-20 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ |
| JP3123940B2 (ja) * | 1997-03-27 | 2001-01-15 | 日本電気株式会社 | 電界効果トランジスタおよびその製造方法 |
| US5859447A (en) * | 1997-05-09 | 1999-01-12 | Yang; Edward S. | Heterojunction bipolar transistor having heterostructure ballasting emitter |
| US6529063B1 (en) | 1997-06-06 | 2003-03-04 | The United States Of America As Represented By The Secretary Of The Navy | Thermally stable cascode |
| JP3594482B2 (ja) * | 1998-04-02 | 2004-12-02 | 三菱電機株式会社 | ヘテロ接合バイポーラトランジスタ |
| US5907165A (en) * | 1998-05-01 | 1999-05-25 | Lucent Technologies Inc. | INP heterostructure devices |
| FR2803102B1 (fr) * | 1999-12-23 | 2002-03-22 | Thomson Csf | Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation |
| KR100332834B1 (ko) * | 2000-03-29 | 2002-04-15 | 윤덕용 | 비등방성 식각을 이용한 서브마이크론 게이트 제조 방법 |
| KR20020009125A (ko) * | 2000-07-24 | 2002-02-01 | 윤덕용 | 이종접합 바이폴라 트랜지스터의 제조방법 |
| JP4587008B2 (ja) | 2000-07-24 | 2010-11-24 | 大名 魏 | 標準１２誘導心電図の構築方法および心電図検査装置 |
| US6541346B2 (en) * | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
| US6946720B2 (en) * | 2003-02-13 | 2005-09-20 | Intersil Americas Inc. | Bipolar transistor for an integrated circuit having variable value emitter ballast resistors |
| US7449728B2 (en) * | 2003-11-24 | 2008-11-11 | Tri Quint Semiconductor, Inc. | Monolithic integrated enhancement mode and depletion mode field effect transistors and method of making the same |
| US20060138597A1 (en) * | 2004-12-24 | 2006-06-29 | Johnson David A | Combined high reliability contact metal/ ballast resistor/ bypass capacitor structure for power transistors |
| US7829917B1 (en) | 2007-06-14 | 2010-11-09 | Hrl Laboratories, Llc | Layout for self-aligned emitter-base processing |
| US11069678B2 (en) * | 2017-08-29 | 2021-07-20 | Qorvo Us, Inc. | Logic gate cell structure |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3780359A (en) * | 1971-12-20 | 1973-12-18 | Ibm | Bipolar transistor with a heterojunction emitter and a method fabricating the same |
| DE2847451C2 (de) * | 1978-11-02 | 1986-06-12 | Telefunken electronic GmbH, 7100 Heilbronn | Halbleiterbauelement und Verfahren zum Herstellen |
| US4728616A (en) * | 1982-09-17 | 1988-03-01 | Cornell Research Foundation, Inc. | Ballistic heterojunction bipolar transistor |
| US4617724A (en) * | 1983-06-30 | 1986-10-21 | Fujitsu Limited | Process for fabricating heterojunction bipolar transistor with low base resistance |
| JPS61198776A (ja) * | 1985-02-28 | 1986-09-03 | Fujitsu Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
| JPS6236861A (ja) * | 1985-08-10 | 1987-02-17 | Fujitsu Ltd | 高速半導体装置 |
| DE3751972T2 (de) * | 1986-04-01 | 1997-05-22 | Matsushita Electric Ind Co Ltd | Bipolarer Transistor |
| JPH0797589B2 (ja) * | 1986-06-26 | 1995-10-18 | ソニー株式会社 | ヘテロ接合型バイポ−ラトランジスタの製造方法 |
| US5212103A (en) * | 1989-05-11 | 1993-05-18 | Mitsubishi Denki Kabushiki Kaisha | Method of making a heterojunction bipolar transistor |
| JP3210657B2 (ja) * | 1989-11-27 | 2001-09-17 | 株式会社日立製作所 | ヘテロ接合バイポーラトランジスタ |
| US5213987A (en) * | 1991-03-28 | 1993-05-25 | Texas Instruments Incorporated | Method of integrating heterojunction bipolar transistors with PIN diodes |
| JP2734875B2 (ja) * | 1992-04-28 | 1998-04-02 | 松下電器産業株式会社 | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
-
1993
- 1993-02-18 EP EP19930102539 patent/EP0562272A3/en not_active Withdrawn
- 1993-03-23 JP JP5064070A patent/JPH077013A/ja active Pending
- 1993-11-30 US US08/159,758 patent/US5389554A/en not_active Expired - Lifetime
-
1994
- 1994-12-23 US US08/363,479 patent/US6025615A/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081003A (en) * | 1997-06-04 | 2000-06-27 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor with ballast resistor |
| US6271098B1 (en) | 1997-06-04 | 2001-08-07 | Mitsubishi Denki Kabushiki Kaisha | Heterojunction bipolar transistor and method for producing the same |
| US6611008B2 (en) | 1999-03-12 | 2003-08-26 | Sharp Kabushiki Kaisha | Heterojunction bipolar transistor capable of restraining the conductivity modulation of the ballast layer |
| US6410945B1 (en) | 1999-06-25 | 2002-06-25 | Sharp Kabushiki Kaisha | Heterojunction bipolar transistor and its manufacturing process |
| JP2009278099A (ja) * | 2008-05-15 | 2009-11-26 | Triquint Semiconductor Inc | 静電気放電に耐久性を有するヘテロ接合バイポーラトランジスタ素子 |
| US9130004B2 (en) | 2012-12-18 | 2015-09-08 | Murata Manufacturing Co., Ltd. | Heterojunction bipolar transistor, power amplifier including the same, and method for fabricating heterojunction bipolar transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0562272A2 (en) | 1993-09-29 |
| US6025615A (en) | 2000-02-15 |
| EP0562272A3 (en) | 1994-05-25 |
| US5389554A (en) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077013A (ja) | 大電力用エミッタを備えたヘテロ接合バイポーラ・トランジスタとその製造法 | |
| US5859447A (en) | Heterojunction bipolar transistor having heterostructure ballasting emitter | |
| JP2942500B2 (ja) | 四基コレクタＩｎＡｌＡｓ−ＩｎＧａＡｌＡｓヘテロ接合バイポーラトランジスタ | |
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| US6696711B2 (en) | Semiconductor device and power amplifier using the same | |
| EP0206787B1 (en) | Heterojunction bipolar transistor and method of manufacturing same | |
| Shimawaki et al. | High-f/sub max/AlGaAs/InGaAs and AlGaAs/GaAs HBT's with p/sup+//p regrown base contacts | |
| JP2804095B2 (ja) | ヘテロ接合バイボーラトランジスタ | |
| JPH06163567A (ja) | Ｐｎ接合拡散障壁体 | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| KR100283199B1 (ko) | 헤테로 접합 바이폴라 트랜지스터 및 그것을 사용한 반도체장치 | |
| JPH07283234A (ja) | 高速性能用の二重エピタキシーヘテロ接合バイポーラトランジスタ | |
| Nittono et al. | A new self-aligned AlGaAs/GaAs HBT based on refractory emitter and base electrodes | |
| US3500141A (en) | Transistor structure | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| Slater et al. | Low emitter resistance GaAs based HBT's without InGaAs caps | |
| JPH07273311A (ja) | 帯域対帯域共振トンネリング・トランジスタ | |
| Shimawaki et al. | High-f/sub max/AlGaAs/InGaAs and AlGaAs/GaAs HBTs fabricated with MOMBE selective growth in extrinsic base regions | |
| Enquist et al. | Self-aligned AlGaAs/GaAs HBT with selectively regrown OMVPE emitter | |
| JP2980630B2 (ja) | 化合物半導体装置 | |
| Mochizuki et al. | AlGaAs/GaAs HBTs with reduced base-collector capacitance by using buried SiO/sub 2/and polycrystalline GaAs in the extrinsic base and collector | |
| Mochizuki et al. | AlGaAsGaAs HBTs with buried SiO2 in the extrinsic collector | |
| JP2522358B2 (ja) | ゲルマニウムを用いたヘテロ構造バイポ―ラ・トランジスタ | |
| TWI269440B (en) | Bipolar transistor with a vertical geometry, and method of reducing the tendency to thermal runaway in bipolar transistor with a vertical geometry |