JPH08139101A - ヘテロ接合バイポーラトランジスタ及びその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタ及びその製造方法Info
- Publication number
- JPH08139101A JPH08139101A JP6271969A JP27196994A JPH08139101A JP H08139101 A JPH08139101 A JP H08139101A JP 6271969 A JP6271969 A JP 6271969A JP 27196994 A JP27196994 A JP 27196994A JP H08139101 A JPH08139101 A JP H08139101A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- layer
- region
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000000704 physical effect Effects 0.000 claims 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 abstract description 17
- 238000002955 isolation Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 description 10
- 239000000243 solution Substances 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 7
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】エミッタ層の溶液による選択エッチング時間を
短くしてもエミッタ/ベースの電気的分離を確実にする
ことのできる HBT 及びその製造方法を提供すること、
従って、製作が容易で、エミッタ/ベース間の漏洩電流
が少なく、高周波特性に優れた HBT 及びその製造方法
を提供すること。 【構成】上記目的は、(100) 面を主表面とする半導体基
板上に、少なくとも、コレクタ領域と、ベース領域と、
ベース領域よりもバンドギャップの大きい材料からなる
エミッタ領域とを形成してなるメサ型のヘテロ接合バイ
ポーラ型トランジスタにおいて、エミッタ領域が [011]
に平行な方向以外の方向で規定されていることを特徴
とするヘテロ接合バイポーラトランジスタとすること。
短くしてもエミッタ/ベースの電気的分離を確実にする
ことのできる HBT 及びその製造方法を提供すること、
従って、製作が容易で、エミッタ/ベース間の漏洩電流
が少なく、高周波特性に優れた HBT 及びその製造方法
を提供すること。 【構成】上記目的は、(100) 面を主表面とする半導体基
板上に、少なくとも、コレクタ領域と、ベース領域と、
ベース領域よりもバンドギャップの大きい材料からなる
エミッタ領域とを形成してなるメサ型のヘテロ接合バイ
ポーラ型トランジスタにおいて、エミッタ領域が [011]
に平行な方向以外の方向で規定されていることを特徴
とするヘテロ接合バイポーラトランジスタとすること。
Description
【0001】
【産業上の利用分野】本発明は、ヘテロ接合バイポーラ
トランジスタ(以下、HBT と略称する)及びその製造方法
に係り、特に、製作が容易で、エミッタ/ベース間の漏
洩電流が小さく、高周波特性に優れた HBT 及びその製
造方法に関する。
トランジスタ(以下、HBT と略称する)及びその製造方法
に係り、特に、製作が容易で、エミッタ/ベース間の漏
洩電流が小さく、高周波特性に優れた HBT 及びその製
造方法に関する。
【0002】
【従来の技術】HBT は、エミッタ層としてベース層より
もバンドギャップの大きい半導体材料を用いることによ
って、ベース層の不純物濃度を高くしてもエミッタ注入
効率を大きく保つことができること、化合物半導体の優
れた電子輸送特性を活かすことができることなど、トラ
ンジスタの高性能化に有利な多くの利点を有している。
化合物半導体を用いる HBT は、一般に、(100) 面を主
表面とする半導体基板上に所望の半導体層をエピタキシ
ャル成長させ、エッチングによってメサ構造を形成し
て、エミッタ層、ベース層、コレクタ層それぞれにオー
ミックコンタクトをとって形成される。従来の HBT に
おいては、図4に示すように、(100) 面上でエミッタ領
域を規定する方向として、[011] 及び [011](面指数の
表現において、負の指数は(xyz)のようにアンダーライ
ンの表現とした。以下同様)に平行な方向が採られてい
た。これは、(100) 面を主表面とする半導体基板を用い
る場合、オリエンテーションフラットは劈開面が出やす
い (011) 面すなわち [011] に平行な方向が採られてお
り、そのオリエンテーションフラットに平行又は垂直に
エミッタを規定する方向を設定するのが自然であること
による。
もバンドギャップの大きい半導体材料を用いることによ
って、ベース層の不純物濃度を高くしてもエミッタ注入
効率を大きく保つことができること、化合物半導体の優
れた電子輸送特性を活かすことができることなど、トラ
ンジスタの高性能化に有利な多くの利点を有している。
化合物半導体を用いる HBT は、一般に、(100) 面を主
表面とする半導体基板上に所望の半導体層をエピタキシ
ャル成長させ、エッチングによってメサ構造を形成し
て、エミッタ層、ベース層、コレクタ層それぞれにオー
ミックコンタクトをとって形成される。従来の HBT に
おいては、図4に示すように、(100) 面上でエミッタ領
域を規定する方向として、[011] 及び [011](面指数の
表現において、負の指数は(xyz)のようにアンダーライ
ンの表現とした。以下同様)に平行な方向が採られてい
た。これは、(100) 面を主表面とする半導体基板を用い
る場合、オリエンテーションフラットは劈開面が出やす
い (011) 面すなわち [011] に平行な方向が採られてお
り、そのオリエンテーションフラットに平行又は垂直に
エミッタを規定する方向を設定するのが自然であること
による。
【0003】
【発明が解決しようとする課題】(100) 面上でエミッタ
を従来の方向で規定する場合の問題点を、素子断面構造
との関わりにおいて説明する。HBT の有する優れた特性
を引き出すためには、寄生の抵抗と容量とを小さくする
ことが必要であり、そのために種々のセルフアライン構
造が提案されている。寄生の抵抗と容量とが小さく、均
一性と再現性に優れたセルフアライン HBT 構造とその
製作法として、特開平5‐136159号または IEICE Trans.
Electron. Vol.E76‐C pp.1392‐1401 に示されている
ように、エミッタ電極を先行して形成し、そのエミッタ
電極をマスクとして、ベース層に対してエミッタ層を選
択的にエッチングする溶液を用いてエミッタメサエッチ
ングを行い、同時に、ウェットエッチングの等方性を利
用して電極外周部下にアンダーカットを形成した後、エ
ミッタメサを含む領域にベース電極を蒸着する方法と構
造とがある。この方法と構造とによれば、アンダーカッ
トがあるために、エミッタ電極とベース電極とは短絡す
ることなくセルフアラインされる。また、この構造と製
作法では、ベース電極を狭くすることも容易であり、ベ
ース抵抗とベース/コレクタ接合面積の低減に有利であ
る。
を従来の方向で規定する場合の問題点を、素子断面構造
との関わりにおいて説明する。HBT の有する優れた特性
を引き出すためには、寄生の抵抗と容量とを小さくする
ことが必要であり、そのために種々のセルフアライン構
造が提案されている。寄生の抵抗と容量とが小さく、均
一性と再現性に優れたセルフアライン HBT 構造とその
製作法として、特開平5‐136159号または IEICE Trans.
Electron. Vol.E76‐C pp.1392‐1401 に示されている
ように、エミッタ電極を先行して形成し、そのエミッタ
電極をマスクとして、ベース層に対してエミッタ層を選
択的にエッチングする溶液を用いてエミッタメサエッチ
ングを行い、同時に、ウェットエッチングの等方性を利
用して電極外周部下にアンダーカットを形成した後、エ
ミッタメサを含む領域にベース電極を蒸着する方法と構
造とがある。この方法と構造とによれば、アンダーカッ
トがあるために、エミッタ電極とベース電極とは短絡す
ることなくセルフアラインされる。また、この構造と製
作法では、ベース電極を狭くすることも容易であり、ベ
ース抵抗とベース/コレクタ接合面積の低減に有利であ
る。
【0004】しかしながら、この HBT において、[011]
及び[011]に平行な方向だけでエミッタを規定するので
は、ウェットエッチングの結晶異方性に関係して、次の
ような問題があった。すなわち、図4に示すように、ウ
ェットエッチングでメサを形成する場合のメサ形状は、
[011] 方向に沿った断面すなわち (011) 面でみると下
の辺が短い台形の形状すなわち逆メサ状になるのに対し
て、[011] 方向に沿った断面すなわち (011) 面でみる
と上の辺が短い台形の形状すなわち順メサ状になる。し
かも、選択エッチングによって縦方向のエッチングが進
み、ベース層が露出した後は [011] 方向に沿ってのサ
イドエッチングは殆ど進行しない。このような状況の
時、ベース電極用の金属をエミッタメサを含む領域に蒸
着して、エミッタメサ、エミッタ電極、ベース電極をセ
ルフアラインさせる方法では、順メサの断面に対して、
ベース電極38がエミッタ層35に接しやすくなる。ベース
電極がエミッタ層に接した場合には、エミッタ〜ベース
間の漏洩電流が増大して電流増幅率が低下する。また、
ある場合には、ベース電極とエミッタ電極とが短絡して
しまい、トランジスタとしての動作を全くしなくなるこ
ともあり得る。
及び[011]に平行な方向だけでエミッタを規定するので
は、ウェットエッチングの結晶異方性に関係して、次の
ような問題があった。すなわち、図4に示すように、ウ
ェットエッチングでメサを形成する場合のメサ形状は、
[011] 方向に沿った断面すなわち (011) 面でみると下
の辺が短い台形の形状すなわち逆メサ状になるのに対し
て、[011] 方向に沿った断面すなわち (011) 面でみる
と上の辺が短い台形の形状すなわち順メサ状になる。し
かも、選択エッチングによって縦方向のエッチングが進
み、ベース層が露出した後は [011] 方向に沿ってのサ
イドエッチングは殆ど進行しない。このような状況の
時、ベース電極用の金属をエミッタメサを含む領域に蒸
着して、エミッタメサ、エミッタ電極、ベース電極をセ
ルフアラインさせる方法では、順メサの断面に対して、
ベース電極38がエミッタ層35に接しやすくなる。ベース
電極がエミッタ層に接した場合には、エミッタ〜ベース
間の漏洩電流が増大して電流増幅率が低下する。また、
ある場合には、ベース電極とエミッタ電極とが短絡して
しまい、トランジスタとしての動作を全くしなくなるこ
ともあり得る。
【0005】このような状況を避けるために、異方性を
有するドライエッチングと選択ウェットエッチングとを
適宜組み合わせて、(011) の断面でみても確実にアンダ
ーカットが形成されるようにする方法があるが、再現性
と制御性とに問題があり、エミッタ/ベース間の電気的
分離を確実にするためには、選択エッチング液によるエ
ッチング時間を長くしてアンダーカット量を多くする必
要がある。しかし、アンダーカット量が増大するにつれ
て、エミッタ/べース接合面積に対するベース抵抗とベ
ース/コレクタ接合面積の比が増大して、トランジスタ
の高周波動作を損なう。しかも、高性能を狙う微細なト
ランジスタほどその影響が大きくなる。
有するドライエッチングと選択ウェットエッチングとを
適宜組み合わせて、(011) の断面でみても確実にアンダ
ーカットが形成されるようにする方法があるが、再現性
と制御性とに問題があり、エミッタ/ベース間の電気的
分離を確実にするためには、選択エッチング液によるエ
ッチング時間を長くしてアンダーカット量を多くする必
要がある。しかし、アンダーカット量が増大するにつれ
て、エミッタ/べース接合面積に対するベース抵抗とベ
ース/コレクタ接合面積の比が増大して、トランジスタ
の高周波動作を損なう。しかも、高性能を狙う微細なト
ランジスタほどその影響が大きくなる。
【0006】本発明の目的は、上記従来技術の有してい
た課題を解決して、エミッタ層の溶液による選択エッチ
ング時間を短くしてもエミッタ/ベースの電気的分離を
確実にすることのできる HBT 及びその製造方法を提供
すること、すなわち、製作が容易で、エミッタ/ベース
間の漏洩電流が少なく、高周波特性に優れた HBT 及び
その製造方法を提供することにある。
た課題を解決して、エミッタ層の溶液による選択エッチ
ング時間を短くしてもエミッタ/ベースの電気的分離を
確実にすることのできる HBT 及びその製造方法を提供
すること、すなわち、製作が容易で、エミッタ/ベース
間の漏洩電流が少なく、高周波特性に優れた HBT 及び
その製造方法を提供することにある。
【0007】
【課題を解決するための手段】上記目的は、(100) 面を
主表面とする半導体基板上に、少なくとも、コレクタ領
域と、ベース領域と、ベース領域よりもバンドギャップ
の大きい材料からなるエミッタ領域とを形成してなるメ
サ型のヘテロ接合バイポーラ型トランジスタにおいて、
エミッタ領域が [011] に平行な方向以外の方向で規定
されていることを特徴とするヘテロ接合バイポーラトラ
ンジスタとすること、および、下記工程からなることを
特徴とするヘテロ接合バイポーラトランジスタの製造方
法とすることによって達成することができる。
主表面とする半導体基板上に、少なくとも、コレクタ領
域と、ベース領域と、ベース領域よりもバンドギャップ
の大きい材料からなるエミッタ領域とを形成してなるメ
サ型のヘテロ接合バイポーラ型トランジスタにおいて、
エミッタ領域が [011] に平行な方向以外の方向で規定
されていることを特徴とするヘテロ接合バイポーラトラ
ンジスタとすること、および、下記工程からなることを
特徴とするヘテロ接合バイポーラトランジスタの製造方
法とすることによって達成することができる。
【0008】(1) 化合物半導体基板上に形成したコレク
タ層上にベース層となる第1の半導体層を形成する工
程、(2) 上記第1の半導体層上に、エミッタ層となる第
2の半導体層を形成する工程、(3) 上記第2の半導体層
上に、全ての辺が [011] と異なる方向を有するマスク
材を形成する工程、(4) 上記マスク材をマスクとして、
結晶の異方的性質により結晶方位によってエッチング速
度の異なるエッチング法を用いて、上記第2の半導体層
のエッチングを行い、上記第1の半導体層を露出させる
工程、(5) 上記基板に導電体を蒸着することによってベ
ース電極を形成する工程。
タ層上にベース層となる第1の半導体層を形成する工
程、(2) 上記第1の半導体層上に、エミッタ層となる第
2の半導体層を形成する工程、(3) 上記第2の半導体層
上に、全ての辺が [011] と異なる方向を有するマスク
材を形成する工程、(4) 上記マスク材をマスクとして、
結晶の異方的性質により結晶方位によってエッチング速
度の異なるエッチング法を用いて、上記第2の半導体層
のエッチングを行い、上記第1の半導体層を露出させる
工程、(5) 上記基板に導電体を蒸着することによってベ
ース電極を形成する工程。
【0009】本発明による HBT の特徴は、エミッタを
規定する結晶方位に制限を設けたことにある。すなわ
ち、基本的には、上記図4に示す従来構造のヘテロ接合
バイポーラトランジスタの場合と同様の構造と製造手順
とによるものであるが、エミッタを規定する (100) 面
上の方向として、ウェットエッチングによる順メサが出
現する [011] の方向を禁止したことにある。
規定する結晶方位に制限を設けたことにある。すなわ
ち、基本的には、上記図4に示す従来構造のヘテロ接合
バイポーラトランジスタの場合と同様の構造と製造手順
とによるものであるが、エミッタを規定する (100) 面
上の方向として、ウェットエッチングによる順メサが出
現する [011] の方向を禁止したことにある。
【0010】
【作用】本発明による HBT は、選択ウェットエッチン
グによって順メサが出現する方向が禁止されるので、平
面図として見た時、エミッタ/ベース接合を規定する領
域は、必ず、エッチングのマスク材の領域の内側に入
る。このため、選択ウェットエッチングによってベース
面が露出すれば、エミッタ/ベース間を電気的に分離す
るアンダーカットが確実に形成される。
グによって順メサが出現する方向が禁止されるので、平
面図として見た時、エミッタ/ベース接合を規定する領
域は、必ず、エッチングのマスク材の領域の内側に入
る。このため、選択ウェットエッチングによってベース
面が露出すれば、エミッタ/ベース間を電気的に分離す
るアンダーカットが確実に形成される。
【0011】エミッタ電極を先行して形成し、そのエミ
ッタ電極をマスクとして、ベース層に対してエミッタ層
を選択的にエッチングする溶液を用いてエミッタメサエ
ッチングを行い、同時に同時にアンダーカットを形成し
た後、エミッタメサを含む領域にベース電極を蒸着する
方法と構造の HBT の場合に、本発明を適用することに
よって、アンダーカットを形成するためのエッチング時
間を必要以上に長くすることなく、ベース/エミッタ間
の漏洩電流を低減することができる。
ッタ電極をマスクとして、ベース層に対してエミッタ層
を選択的にエッチングする溶液を用いてエミッタメサエ
ッチングを行い、同時に同時にアンダーカットを形成し
た後、エミッタメサを含む領域にベース電極を蒸着する
方法と構造の HBT の場合に、本発明を適用することに
よって、アンダーカットを形成するためのエッチング時
間を必要以上に長くすることなく、ベース/エミッタ間
の漏洩電流を低減することができる。
【0012】
【実施例】以下、本発明の HBT 及びその製造方法につ
いて、実施例によって具体的に説明する。
いて、実施例によって具体的に説明する。
【0013】
【実施例1】本発明による HBT のエミッタ構造の一例
を図1に示す。結晶の層構造は、例えば、(100) 面を主
表面とする半絶縁性 InP 基板1上に、MBE あるいは MO
CVDなどの方法によって、コレクタにオーミック性接触
を形成するためのn型不純物を高濃度に含む InGaAs か
らなるサブコレクタ層2、n型不純物を含むかまたは不
純物をドープしない InGaAs からなるコレクタ層3、p
型不純物を高濃度に含む InGaAs からなるベース層4、
n型不純物を含む InP からなるエミッタ層5、エミッ
タにオーミック性接触をとるためのn+型不純物を高濃
度に含む InGaAsからなるエミッタコンタクト層6をエ
ピタキシャル成長させたものである(図2の(2))。
を図1に示す。結晶の層構造は、例えば、(100) 面を主
表面とする半絶縁性 InP 基板1上に、MBE あるいは MO
CVDなどの方法によって、コレクタにオーミック性接触
を形成するためのn型不純物を高濃度に含む InGaAs か
らなるサブコレクタ層2、n型不純物を含むかまたは不
純物をドープしない InGaAs からなるコレクタ層3、p
型不純物を高濃度に含む InGaAs からなるベース層4、
n型不純物を含む InP からなるエミッタ層5、エミッ
タにオーミック性接触をとるためのn+型不純物を高濃
度に含む InGaAsからなるエミッタコンタクト層6をエ
ピタキシャル成長させたものである(図2の(2))。
【0014】次に、エミッタ電極7(Ti/Pt/Au の積層体
あるいは WSi)をリフトオフなどの方法によって形成す
る(図2の(3))が、このとき、エミッタ電極の領域は、
(100)面上において [011]、[010]、[001] の何れかに平
行な方向で規定する。次に、電子サイクロトロン共鳴を
利用した塩素系ガスの反応性イオンエッチングなどによ
り、エミッタ電極7をマスクとして InGaAs エミッタコ
ンタクト層6及び InPエミッタ層5の一部のエッチング
を行う。このドライエッチングでは垂直にエッチングが
進み、サイドエッチングは入らない。上記ドライエッチ
ングに続いて、例えば硫酸、過酸化水素、水の混合液に
よるエッチングを行い、エミッタ電極7の下の InGaAs
エミッタコンタクト層6のサイドエッチングを行う。こ
のとき、InP エミッタ層5はエッチングされない。その
後、塩酸と水の混合液により InP エミッタ層5をエッ
チングして、InGaAs ベース層4を露出させる。このエ
ッチングでは、InGaAs エミッタコンタクト層6及び In
GaAs ベース層4はエッチングされない。このエッチン
グはベース層4が露出されれば十分であり、必要以上に
長く行う必要はない(図2の(4))。あるいは、InP エミ
ッタ層5が僅かに残っていても、それが完全に空乏化で
きる厚さであれば、問題はない。従って、塩酸と水との
混合液によるエミッタ層6の選択エッチング時間を必要
以上に長くする必要はない。最後に電極8をエミッタメ
サを含む領域に蒸着する(図2の(5))。
あるいは WSi)をリフトオフなどの方法によって形成す
る(図2の(3))が、このとき、エミッタ電極の領域は、
(100)面上において [011]、[010]、[001] の何れかに平
行な方向で規定する。次に、電子サイクロトロン共鳴を
利用した塩素系ガスの反応性イオンエッチングなどによ
り、エミッタ電極7をマスクとして InGaAs エミッタコ
ンタクト層6及び InPエミッタ層5の一部のエッチング
を行う。このドライエッチングでは垂直にエッチングが
進み、サイドエッチングは入らない。上記ドライエッチ
ングに続いて、例えば硫酸、過酸化水素、水の混合液に
よるエッチングを行い、エミッタ電極7の下の InGaAs
エミッタコンタクト層6のサイドエッチングを行う。こ
のとき、InP エミッタ層5はエッチングされない。その
後、塩酸と水の混合液により InP エミッタ層5をエッ
チングして、InGaAs ベース層4を露出させる。このエ
ッチングでは、InGaAs エミッタコンタクト層6及び In
GaAs ベース層4はエッチングされない。このエッチン
グはベース層4が露出されれば十分であり、必要以上に
長く行う必要はない(図2の(4))。あるいは、InP エミ
ッタ層5が僅かに残っていても、それが完全に空乏化で
きる厚さであれば、問題はない。従って、塩酸と水との
混合液によるエミッタ層6の選択エッチング時間を必要
以上に長くする必要はない。最後に電極8をエミッタメ
サを含む領域に蒸着する(図2の(5))。
【0015】この方法ではベース電極材はエミッタ電極
7の上にも被覆されるが、(011) 面で見た断面では逆メ
サ状になるので、エミッタ/ベースの分離は完全であ
る。一方、(011) 面で見た断面では順メサ状になるの
で、エミッタ/ベース間の短絡または漏洩電流の増大が
危惧される。しかし、本実施例の場合では、エミッタ電
極7の辺として [011] に平行な方向はなく、その代用
として [010] 及び [001]に平行な方向で規定されてい
る。[001] または [010] に沿ってのエッチングは[100]
に沿ってのエッチングと同じに速く進行するため、エ
ミッタ電極の領域の外周上で [010] 方向の辺と [001]
方向の辺との交点9及び10でも、両側からのエッチング
の進行によりエミッタ/ベース接合が露出する点11、12
はエミッタ電極7の内側に後退する。従って、(011) 面
で見た断面でも、エミッタ/ベースの完全な分離を容易
に達成することができる。
7の上にも被覆されるが、(011) 面で見た断面では逆メ
サ状になるので、エミッタ/ベースの分離は完全であ
る。一方、(011) 面で見た断面では順メサ状になるの
で、エミッタ/ベース間の短絡または漏洩電流の増大が
危惧される。しかし、本実施例の場合では、エミッタ電
極7の辺として [011] に平行な方向はなく、その代用
として [010] 及び [001]に平行な方向で規定されてい
る。[001] または [010] に沿ってのエッチングは[100]
に沿ってのエッチングと同じに速く進行するため、エ
ミッタ電極の領域の外周上で [010] 方向の辺と [001]
方向の辺との交点9及び10でも、両側からのエッチング
の進行によりエミッタ/ベース接合が露出する点11、12
はエミッタ電極7の内側に後退する。従って、(011) 面
で見た断面でも、エミッタ/ベースの完全な分離を容易
に達成することができる。
【0016】
【実施例2】本発明による HBT のエミッタの平面構造
の他の例を図3に示す。結晶の層構造、製作工程は実施
例1の場合とほぼ同様であるが、本実施例の場合、エミ
ッタ電極は、(100) 面上において、[010] に平行な2つ
の辺と [001] に平行な2つの辺のみで規定される。こ
の場合には、エミッタメサは、垂直にしかも等速度でエ
ッチングが進行する (010) 面、(010) 面、(001) 面及
び (010) のみで囲まれるため、全外周にわたり制御性
良くアンダーカットを形成することが容易にできる。
の他の例を図3に示す。結晶の層構造、製作工程は実施
例1の場合とほぼ同様であるが、本実施例の場合、エミ
ッタ電極は、(100) 面上において、[010] に平行な2つ
の辺と [001] に平行な2つの辺のみで規定される。こ
の場合には、エミッタメサは、垂直にしかも等速度でエ
ッチングが進行する (010) 面、(010) 面、(001) 面及
び (010) のみで囲まれるため、全外周にわたり制御性
良くアンダーカットを形成することが容易にできる。
【0017】なお、上記2つの実施例においては、結晶
の層構造について、InP/InGaAs 系における最も基本的
な構造について説明したが、本発明はこれらに限定され
るものではなく、ダブルヘテロ構造の HBT や AlGaAs/G
aAs 系等の他の材料系の HBTに適用できることは言うま
でもない。さらに、製作工程については、エミッタ電極
を先に形成して、それをマスクとして溶液によるエッチ
ングを行う場合の例を示したが、エミッタメサエッチン
グの一部または全部に溶液によるエッチングを行う工程
が含まれるものであれば、本発明の効果を得ることがで
きる。
の層構造について、InP/InGaAs 系における最も基本的
な構造について説明したが、本発明はこれらに限定され
るものではなく、ダブルヘテロ構造の HBT や AlGaAs/G
aAs 系等の他の材料系の HBTに適用できることは言うま
でもない。さらに、製作工程については、エミッタ電極
を先に形成して、それをマスクとして溶液によるエッチ
ングを行う場合の例を示したが、エミッタメサエッチン
グの一部または全部に溶液によるエッチングを行う工程
が含まれるものであれば、本発明の効果を得ることがで
きる。
【0018】
【発明の効果】以上述べてきたように、HBT 及びその製
造方法を本発明構成の HBT 及びその製造方法とするこ
とによって、従来技術の有していた課題を解決して、エ
ミッタ層の溶液による選択エッチング時間を短くしても
エミッタ/ベースの電気的分離を確実にすることのでき
る HBT 及びその製造方法を提供すること、従って、製
作が容易で、エミッタ/ベース間の漏洩電流が少なく、
高周波特性に優れた HBT及びその製造方法を提供するこ
とができた。
造方法を本発明構成の HBT 及びその製造方法とするこ
とによって、従来技術の有していた課題を解決して、エ
ミッタ層の溶液による選択エッチング時間を短くしても
エミッタ/ベースの電気的分離を確実にすることのでき
る HBT 及びその製造方法を提供すること、従って、製
作が容易で、エミッタ/ベース間の漏洩電流が少なく、
高周波特性に優れた HBT及びその製造方法を提供するこ
とができた。
【0019】すなわち、本発明によれば、(100) 面を主
表面とする半導体基板上においてエミッタを規定する方
向として順メサが現れる [011] に平行な方向を持たな
いので、溶液によるエミッタメサエッチングの際のマス
ク材の大きさに比べてエミッタメサの大きさは常に小さ
くなる。換言すれば、エミッタ層の深さ方向のエッチン
グが進めば、マスク材に対して常にメサのアンダーカッ
トが形成される。従って、エミッタメサエッチングのマ
スク材としてエミッタ電極を用いてエミッタメサエッチ
ングの後、エミッタメサを含む領域にベース電極を蒸着
する場合、容易にしかも確実にエミッタ/ベース間を電
気的に分離することができ、歩留まりを高くすることが
できる。
表面とする半導体基板上においてエミッタを規定する方
向として順メサが現れる [011] に平行な方向を持たな
いので、溶液によるエミッタメサエッチングの際のマス
ク材の大きさに比べてエミッタメサの大きさは常に小さ
くなる。換言すれば、エミッタ層の深さ方向のエッチン
グが進めば、マスク材に対して常にメサのアンダーカッ
トが形成される。従って、エミッタメサエッチングのマ
スク材としてエミッタ電極を用いてエミッタメサエッチ
ングの後、エミッタメサを含む領域にベース電極を蒸着
する場合、容易にしかも確実にエミッタ/ベース間を電
気的に分離することができ、歩留まりを高くすることが
できる。
【0020】さらに、エミッタ電極に対するエミッタ層
のアンダーカット量を意図的に大きくする必要がないの
で、エミッタメサが必要以上に縮小されることがなく、
エミッタ/ベース接合面積に対するベース抵抗とベース/
コレクタ接合容量の比を小さくすることができるので、
高周波特性に優れた HBT を提供することができる。
のアンダーカット量を意図的に大きくする必要がないの
で、エミッタメサが必要以上に縮小されることがなく、
エミッタ/ベース接合面積に対するベース抵抗とベース/
コレクタ接合容量の比を小さくすることができるので、
高周波特性に優れた HBT を提供することができる。
【図1】実施例1の本発明 HBT のエミッタ及びベース
に関係する概略構成を示す平面図及び断面図。
に関係する概略構成を示す平面図及び断面図。
【図2】実施例1の HBT の製造工程を示す工程図。
【図3】実施例2の本発明 HBT のエミッタ及びベース
に関係する概略構成を示す平面図及び断面図。
に関係する概略構成を示す平面図及び断面図。
【図4】従来技術による HBT のエミッタ及びベースに
関係する概略構成を示す平面図及び断面図。
関係する概略構成を示す平面図及び断面図。
1…半絶縁性 InP(100)基板、2…n+‐InGaAsコレクタ
コンタクト層、3…n型不純物を含むかまたは不純物を
ドープしない InGaAs コレクタ層、4…p+‐InGaAs か
らなるベース層、5…n‐InP からなるエミッタ層、6
…n+‐InGaAs からなるエミッタコンタクト層、7…エ
ミッタ電極、8…ベース電極、9、10…エミッタ電極の
領域の外周上で [010] 方向の辺と [001] 方向の辺との
交点、11、12…9と10を結ぶ直線の下におけるエミッタ
/ベース接合の終端、21…エミッタ電極、31…半絶縁性
InP(100) 基板、32…n+‐InGaAs コレクタコンタクト
層、33…n型不純物を含むかまたは不純物をドープしな
い InGaAs コレクタ層、34…p+‐InGaAs からなるベー
ス層、35…n‐InP からなるエミッタ層、36…n+‐InG
aAs からなるエミッタコンタクト層、37…エミッタ電
極、38…ベース電極。
コンタクト層、3…n型不純物を含むかまたは不純物を
ドープしない InGaAs コレクタ層、4…p+‐InGaAs か
らなるベース層、5…n‐InP からなるエミッタ層、6
…n+‐InGaAs からなるエミッタコンタクト層、7…エ
ミッタ電極、8…ベース電極、9、10…エミッタ電極の
領域の外周上で [010] 方向の辺と [001] 方向の辺との
交点、11、12…9と10を結ぶ直線の下におけるエミッタ
/ベース接合の終端、21…エミッタ電極、31…半絶縁性
InP(100) 基板、32…n+‐InGaAs コレクタコンタクト
層、33…n型不純物を含むかまたは不純物をドープしな
い InGaAs コレクタ層、34…p+‐InGaAs からなるベー
ス層、35…n‐InP からなるエミッタ層、36…n+‐InG
aAs からなるエミッタコンタクト層、37…エミッタ電
極、38…ベース電極。
Claims (3)
- 【請求項1】(100) 面を主表面とする半導体基板上に、
少なくとも、コレクタ領域と、ベース領域と、ベース領
域よりもバンドギャップの大きい材料からなるエミッタ
領域とを形成してなるメサ型のヘテロ接合バイポーラ型
トランジスタにおいて、エミッタ領域が [011]に平行な
方向以外の方向で規定されていることを特徴とするヘテ
ロ接合バイポーラトランジスタ。 - 【請求項2】下記工程からなることを特徴とするヘテロ
接合バイポーラトランジスタの製造方法。 (1) 化合物半導体基板上に形成したコレクタ層上にベー
ス層となる第1の半導体層を形成する工程、 (2) 上記第1の半導体層上に、エミッタ層となる第2の
半導体層を形成する工程、 (3) 上記第2の半導体層上に、全ての辺が [011]と異な
る方向を有するマスク材を形成する工程、 (4) 上記マスク材をマスクとして、結晶の異方的性質に
より結晶方位によってエッチング速度の異なるエッチン
グ法を用いて、上記第2の半導体層のエッチングを行
い、上記第1の半導体層を露出させる工程、 (5) 上記基板に導電体を蒸着することによってベース電
極を形成する工程。 - 【請求項3】上記マスク材が導電性材料からなり、エミ
ッタ電極を構成していることを特徴とする請求項2記載
のヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6271969A JPH08139101A (ja) | 1994-11-07 | 1994-11-07 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
US08/552,778 US5614423A (en) | 1994-11-07 | 1995-11-03 | Method for fabricating a heterojunction bipolar transistor |
US08/779,334 US5717228A (en) | 1994-11-07 | 1997-01-06 | Heterojunction bipolar transistor with crystal orientation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6271969A JPH08139101A (ja) | 1994-11-07 | 1994-11-07 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08139101A true JPH08139101A (ja) | 1996-05-31 |
Family
ID=17507337
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6271969A Pending JPH08139101A (ja) | 1994-11-07 | 1994-11-07 | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US5614423A (ja) |
JP (1) | JPH08139101A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784064B2 (en) | 2000-12-27 | 2004-08-31 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor |
JP2004363322A (ja) * | 2003-06-04 | 2004-12-24 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポーラトランジスタ |
US7273789B2 (en) | 2004-11-09 | 2007-09-25 | Electronics And Telecommunications Research Institute | Method of fabricating heterojunction bipolar transistor |
TWI567983B (zh) * | 2013-07-31 | 2017-01-21 | 村田製作所股份有限公司 | 雙極性電晶體及半導體裝置、以及雙極性電晶體之製造方法 |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6434814B1 (en) * | 1998-12-16 | 2002-08-20 | International Business Machines Corporation | Method of manufacturing a magnetic head including a read head with read track width defining layer that planarizes the write gap layer of a write head |
JP3730873B2 (ja) * | 2000-03-16 | 2006-01-05 | ノースロップ・グラマン・コーポレーション | 片持ちベースを有する超高速ヘテロ接合バイポーラ・トランジスタ |
TW483171B (en) * | 2000-03-16 | 2002-04-11 | Trw Inc | Ultra high speed heterojunction bipolar transistor having a cantilevered base. |
DE10104776A1 (de) * | 2001-02-02 | 2002-08-22 | Infineon Technologies Ag | Bipolartransistor und Verfahren zu dessen Herstellung |
US6541346B2 (en) | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
US6525349B2 (en) * | 2001-06-18 | 2003-02-25 | Epiworks, Inc. | Heterojunction bipolar transistor with tensile graded carbon-doped base layer grown by MOCVD |
US20030042503A1 (en) * | 2001-06-18 | 2003-03-06 | Quesnell Hartmann | Transistor with intentionally tensile mismatched base layer |
US7829917B1 (en) | 2007-06-14 | 2010-11-09 | Hrl Laboratories, Llc | Layout for self-aligned emitter-base processing |
EP2262963A1 (en) * | 2008-03-05 | 2010-12-22 | Knock N'lock Ltd. | Cam lock |
US20120313146A1 (en) | 2011-06-08 | 2012-12-13 | International Business Machines Corporation | Transistor and method of forming the transistor so as to have reduced base resistance |
TWI509689B (zh) * | 2013-02-06 | 2015-11-21 | Univ Nat Central | 介電質材料形成平台側壁的半導體製造方法及其半導體元件 |
CN104485281A (zh) * | 2014-10-27 | 2015-04-01 | 中国电子科技集团公司第五十五研究所 | 磷化铟异质结晶体管发射区材料干湿法结合刻蚀制作方法 |
TWI745847B (zh) * | 2019-03-06 | 2021-11-11 | 日商村田製作所股份有限公司 | 半導體裝置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5063427A (en) * | 1987-10-13 | 1991-11-05 | Northrop Corporation | Planar bipolar transistors including heterojunction transistors |
US5206524A (en) * | 1988-09-28 | 1993-04-27 | At&T Bell Laboratories | Heterostructure bipolar transistor |
JP3013096B2 (ja) * | 1990-08-03 | 2000-02-28 | 富士通株式会社 | 高速半導体装置 |
JP3278868B2 (ja) * | 1991-08-20 | 2002-04-30 | 株式会社日立製作所 | ヘテロ接合バイポーラトランジスタ |
JPH05136159A (ja) * | 1991-11-12 | 1993-06-01 | Nippon Telegr & Teleph Corp <Ntt> | ヘテロ接合型バイポーラトランジスタ及びその製造方法 |
JPH05243256A (ja) * | 1992-03-02 | 1993-09-21 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタおよびその製造方法 |
JPH05243258A (ja) * | 1992-03-02 | 1993-09-21 | Sumitomo Electric Ind Ltd | 自己整合InP系HBT |
EP0562272A3 (en) * | 1992-03-23 | 1994-05-25 | Texas Instruments Inc | Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same |
US5468659A (en) * | 1994-03-10 | 1995-11-21 | Hughes Aircraft Company | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors |
-
1994
- 1994-11-07 JP JP6271969A patent/JPH08139101A/ja active Pending
-
1995
- 1995-11-03 US US08/552,778 patent/US5614423A/en not_active Expired - Lifetime
-
1997
- 1997-01-06 US US08/779,334 patent/US5717228A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6784064B2 (en) | 2000-12-27 | 2004-08-31 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor and method of making heterojunction bipolar transistor |
JP2004363322A (ja) * | 2003-06-04 | 2004-12-24 | Sumitomo Electric Ind Ltd | ヘテロ接合バイポーラトランジスタ |
US7273789B2 (en) | 2004-11-09 | 2007-09-25 | Electronics And Telecommunications Research Institute | Method of fabricating heterojunction bipolar transistor |
TWI567983B (zh) * | 2013-07-31 | 2017-01-21 | 村田製作所股份有限公司 | 雙極性電晶體及半導體裝置、以及雙極性電晶體之製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US5717228A (en) | 1998-02-10 |
US5614423A (en) | 1997-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH08139101A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
US5124270A (en) | Bipolar transistor having external base region | |
US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
JP3386207B2 (ja) | Iii−v族物質のヘテロ構造のエッチング方法 | |
WO2007058265A1 (ja) | バイポーラトランジスタ及びその製造方法 | |
JP2851044B2 (ja) | 半導体装置の製造方法 | |
US20040155262A1 (en) | Self-aligned bipolar transistor | |
JP3565274B2 (ja) | バイポーラトランジスタ | |
US5468659A (en) | Reduction of base-collector junction parasitic capacitance of heterojunction bipolar transistors | |
JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
WO2004061970A1 (en) | Indium phosphide heterojunction bipolar transistor layer structure and method of making the same | |
JP4164775B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
JP2623655B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
US11211480B2 (en) | Heterojunction bipolar transistor | |
JPH0536709A (ja) | 半導体装置の製造方法 | |
JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
JP3350426B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP3117766B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
KR100494559B1 (ko) | 에미터 렛지를 갖는 이종접합 쌍극자 트랜지스터 제조방법 | |
JPH02292830A (ja) | 半導体装置およびその製造方法 | |
KR100211942B1 (ko) | 자기정렬형 이종접합 쌍극자 소자의 제조방법 | |
JP3558881B2 (ja) | 半導体素子の製造方法 | |
KR100257161B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조 방법 | |
JPH08288297A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
KR100202311B1 (ko) | 바이 펫 및 그 제조방법 |