JPH0353563A - ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法Info
- Publication number
- JPH0353563A JPH0353563A JP2177657A JP17765790A JPH0353563A JP H0353563 A JPH0353563 A JP H0353563A JP 2177657 A JP2177657 A JP 2177657A JP 17765790 A JP17765790 A JP 17765790A JP H0353563 A JPH0353563 A JP H0353563A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- region
- base
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 25
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 23
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- 229910052799 carbon Inorganic materials 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 3
- 239000002772 conduction electron Substances 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 229910004613 CdTe Inorganic materials 0.000 claims description 2
- 229910004262 HgTe Inorganic materials 0.000 claims description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims 2
- 229910005540 GaP Inorganic materials 0.000 claims 1
- 229910005542 GaSb Inorganic materials 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 6
- 238000001465 metallisation Methods 0.000 abstract description 5
- 238000005468 ion implantation Methods 0.000 abstract description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical group [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 22
- 239000000203 mixture Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910002804 graphite Inorganic materials 0.000 description 3
- 239000010439 graphite Substances 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
- H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
- H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
- H01L29/225—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
- H01L29/66318—Heterojunction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、ヘテロ接合バイポーラトランジスタ、このよ
うなトランジスタまたはトランジスタ類からなる半導体
装置及びこのような半導体装置の製造方法に関する。
うなトランジスタまたはトランジスタ類からなる半導体
装置及びこのような半導体装置の製造方法に関する。
（従来の技術）
従来少なくとも幾つかのへテロ接合バイポーラトランジ
スタ（Ｈ Ｂ Ｔ）が非常に高速の可能性を有すること
は周知であって、ＨＢＴの開発に多くの努力が払われた
。例えば、米国特許第４、７９４、４４０号明細書はト
ランジスタの３つの領域（エミッタ、ベース、コレクタ
）の少なくとも１つのキャリャ移動性を変えるための手
段からなるＨＢＴを開示している。また米国特許第４．
８２９，３４３号明細書も参照。
スタ（Ｈ Ｂ Ｔ）が非常に高速の可能性を有すること
は周知であって、ＨＢＴの開発に多くの努力が払われた
。例えば、米国特許第４、７９４、４４０号明細書はト
ランジスタの３つの領域（エミッタ、ベース、コレクタ
）の少なくとも１つのキャリャ移動性を変えるための手
段からなるＨＢＴを開示している。また米国特許第４．
８２９，３４３号明細書も参照。
ＨＢＴが広い用途に使われ、特に大規模集積回路に組み
込まれるためには、デバイス動作に付随する全電流（電
力）を最小にするために横方向デバイス寸法を一定比率
で縮小できることが重要である。横方向デバイスの大き
さを示すのにエミッタストライプ幅が従来用いられてい
る。
込まれるためには、デバイス動作に付随する全電流（電
力）を最小にするために横方向デバイス寸法を一定比率
で縮小できることが重要である。横方向デバイスの大き
さを示すのにエミッタストライプ幅が従来用いられてい
る。
従来ＨＢＴ用におそらく最も注目を浴びた材料系はＡＩ
ＧａＡｓ／ＧａＡｓ系である。しかしながら非常な努力
にも拘らずエミックストライブ幅が小さくかつ電流利得
が大きいＡ Ｉ Ｇ ａ Ａ ｓ ／ ＧａＡｓのＨＢ
Ｔを製造できる信頼性のある方法を開発することができ
なかった。少なくとも１部分は横方向寸法が小さい（例
えばエミッタストライプ幅が１μｍ以下の）ＨＢＴを製
造できる能力が欠けているため、ＡＩＧａＡｓ／ＧａＡ
ｓのＨＢＴの集積規模はシリコンバイボーラ技術で得ら
れたものよりはるかに遅れている。
ＧａＡｓ／ＧａＡｓ系である。しかしながら非常な努力
にも拘らずエミックストライブ幅が小さくかつ電流利得
が大きいＡ Ｉ Ｇ ａ Ａ ｓ ／ ＧａＡｓのＨＢ
Ｔを製造できる信頼性のある方法を開発することができ
なかった。少なくとも１部分は横方向寸法が小さい（例
えばエミッタストライプ幅が１μｍ以下の）ＨＢＴを製
造できる能力が欠けているため、ＡＩＧａＡｓ／ＧａＡ
ｓのＨＢＴの集積規模はシリコンバイボーラ技術で得ら
れたものよりはるかに遅れている。
電流利得が大きくかつ横方向寸法が小さいＡＩＧａＡｓ
／ＧａＡｓのＨＢＴを製造する場合の上記の困難性の主
な理由の一つは、ＧａＡｓの表面再結合速度の値が大き
いことであるる。エミッタストライプ幅の小さいＨＢＴ
のＧａＡｓ外因性べ−ス領域においては、表面再結合電
流が一般的に全ベース電流を支配し、トランジスタの電
流利得を減少する。同様の影響は他の化合物半導体系を
用いるＨＢＴの場合にも起こり易い。
／ＧａＡｓのＨＢＴを製造する場合の上記の困難性の主
な理由の一つは、ＧａＡｓの表面再結合速度の値が大き
いことであるる。エミッタストライプ幅の小さいＨＢＴ
のＧａＡｓ外因性べ−ス領域においては、表面再結合電
流が一般的に全ベース電流を支配し、トランジスタの電
流利得を減少する。同様の影響は他の化合物半導体系を
用いるＨＢＴの場合にも起こり易い。
上記の問題を解決するために異なる方法が報告されてい
るが、これらは未だ十分に満足のいくものではない。例
えば、シー・ジエイ・サンドロフ（ＳａｎｄｒｏｆＴ）
らの「アブライド フィジックスレターズ（Ａｐｐｌｉ
ｅｄ Ｐｈｙｓ１ｃｓ Ｌｅｔｔｅｒｓ ） Ｊ 、第
５１（１）巻、３３−３５頁に加工後にデバイス上にＮ
ａ ２ Ｓ●９Ｈ２０のスピンコーティング薄膜に外
因性ベース領域のパッシベーションが記載されている。
るが、これらは未だ十分に満足のいくものではない。例
えば、シー・ジエイ・サンドロフ（ＳａｎｄｒｏｆＴ）
らの「アブライド フィジックスレターズ（Ａｐｐｌｉ
ｅｄ Ｐｈｙｓ１ｃｓ Ｌｅｔｔｅｒｓ ） Ｊ 、第
５１（１）巻、３３−３５頁に加工後にデバイス上にＮ
ａ ２ Ｓ●９Ｈ２０のスピンコーティング薄膜に外
因性ベース領域のパッシベーションが記載されている。
しかしながら、このような硫化物被膜は吸湿性であり、
一般的に利得を増大できても１時的なものに過ぎない。
一般的に利得を増大できても１時的なものに過ぎない。
エッチ・エッチ・リン（ Ｌ１ ｎ）らの「アプライド
フィジックス レターズ」、第４７（８）巻、８３９
−８４１頁に異なる方法が記載されている。即ちこの報
告によると比較的厚いエミッタ層の１部をエッチングに
より薄くし、薄くされた部分がＧａＡｓベース上にバッ
シベーション層を形成する。このエッチングは重要な工
程で干渉計によるモニタを必要としこの方法を製造環境
において実施するのに幾らよく見ても困難にさせている
ものである。従って、エッチングされたベースパッシベ
ーシツン層を有するＧａＡｓ系ＨＢＴは許容できる収率
で製造できるようなものではない。
フィジックス レターズ」、第４７（８）巻、８３９
−８４１頁に異なる方法が記載されている。即ちこの報
告によると比較的厚いエミッタ層の１部をエッチングに
より薄くし、薄くされた部分がＧａＡｓベース上にバッ
シベーション層を形成する。このエッチングは重要な工
程で干渉計によるモニタを必要としこの方法を製造環境
において実施するのに幾らよく見ても困難にさせている
ものである。従って、エッチングされたベースパッシベ
ーシツン層を有するＧａＡｓ系ＨＢＴは許容できる収率
で製造できるようなものではない。
ベースパッシベーション層を有するＧａＡｓ系ＨＢＴは
またエス●テイワリ（Ｔｉｖａｒｌ）の、「ｌＥＥＥ
｝ランザクションズ オン エレクトロン デバイシ
ス（Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏ
ｎ ＤｅｖＩｃｅｓＪ 、第ＥＤ−３４ （２）巻、１
８５−１９７頁、及びダフリュ・エス・リー（ Ｌｅｅ
）らの、「ＩＥＥＥ エレクトロン デバイス レタ
ーズ（Ｅｌｅｃｔｒｏｎ Ｄｅｖｌｃｅ Ｌｅｔｔｅ
ｒｓ） Ｊ 、第１０（５）巻、２００−２０２頁に開
示されている。後者の報告は例えばＧａＡｓベースの１
部を不動態化するのに使われる空乏ＡＩＧａＡｓエミッ
タ層からなるＧａＡｓ系ＨＢＴを開示するもので、ＡＩ
ＧａＡＳエミッタ層により覆われていないベース表面の
１部にベース接触が置かれてたものである。このような
構造体はまた比較的製造が難しいものであり、エッチン
グ及びデポジシジンの工程を厳密に制御することが必要
であるがそれでも朱だＧａＡＳベース表面のかなりの部
分が不動態化されないまま残る。
またエス●テイワリ（Ｔｉｖａｒｌ）の、「ｌＥＥＥ
｝ランザクションズ オン エレクトロン デバイシ
ス（Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｅｌｅｃｔｒｏ
ｎ ＤｅｖＩｃｅｓＪ 、第ＥＤ−３４ （２）巻、１
８５−１９７頁、及びダフリュ・エス・リー（ Ｌｅｅ
）らの、「ＩＥＥＥ エレクトロン デバイス レタ
ーズ（Ｅｌｅｃｔｒｏｎ Ｄｅｖｌｃｅ Ｌｅｔｔｅ
ｒｓ） Ｊ 、第１０（５）巻、２００−２０２頁に開
示されている。後者の報告は例えばＧａＡｓベースの１
部を不動態化するのに使われる空乏ＡＩＧａＡｓエミッ
タ層からなるＧａＡｓ系ＨＢＴを開示するもので、ＡＩ
ＧａＡＳエミッタ層により覆われていないベース表面の
１部にベース接触が置かれてたものである。このような
構造体はまた比較的製造が難しいものであり、エッチン
グ及びデポジシジンの工程を厳密に制御することが必要
であるがそれでも朱だＧａＡＳベース表面のかなりの部
分が不動態化されないまま残る。
経済的に重要な意義をＨＢＴが有しさらにＧａＡｓ系及
びその他のＨＢＴにおける縮小化の達成が大きな意味を
持つ点からみて、電流利得が大きく、エミッタストライ
プ幅が非常に小さいデバイスが容易に製造できるならば
これは非常に重要なことであり、本明細書はこのような
デバイスとその製造法を開示するものである。
びその他のＨＢＴにおける縮小化の達成が大きな意味を
持つ点からみて、電流利得が大きく、エミッタストライ
プ幅が非常に小さいデバイスが容易に製造できるならば
これは非常に重要なことであり、本明細書はこのような
デバイスとその製造法を開示するものである。
ここで、“ヘテロ結合バイボーラ“ トランジスタとは
交互導電形の通常エミッタ、ベース及びコレクタの領域
と呼ばれる３領域からなる３端子デバイスであって、少
なくとも２つの接触する領域（例えばエミッタとベース
領域）を有し、これらは（ドーピングの相違以外に）組
成が異なるものである。またエミッタ“ストライブ幅“
とはエミッタ構造の電気的活性部の最小横方向寸法をい
う。
交互導電形の通常エミッタ、ベース及びコレクタの領域
と呼ばれる３領域からなる３端子デバイスであって、少
なくとも２つの接触する領域（例えばエミッタとベース
領域）を有し、これらは（ドーピングの相違以外に）組
成が異なるものである。またエミッタ“ストライブ幅“
とはエミッタ構造の電気的活性部の最小横方向寸法をい
う。
さらに、゜外囚性”ベース領域とはエミッタストライプ
の下にないベース部分をいう。本明細書においては“外
因性０はドーピングによりキャリャ濃度が変わる半導体
材料をいうのではなく、その代わりに純粋に幾何学的状
態をいうものである。
の下にないベース部分をいう。本明細書においては“外
因性０はドーピングによりキャリャ濃度が変わる半導体
材料をいうのではなく、その代わりに純粋に幾何学的状
態をいうものである。
ここで、“縮小化”とはバイポーラトランジスタの横方
向と縦方向の寸法変化の適当な組合わせの結果より小さ
いデバイスが、重要な点は、対応するより大きいデバイ
スと同じ電流利得を有する場合を理想的にはいう。
向と縦方向の寸法変化の適当な組合わせの結果より小さ
いデバイスが、重要な点は、対応するより大きいデバイ
スと同じ電流利得を有する場合を理想的にはいう。
また単結晶半導体材料の“バンドギャップ”とは材料の
伝導帯と価電子帯との間の最小エネルギー差をいう。
伝導帯と価電子帯との間の最小エネルギー差をいう。
［発明の概要］
本発明の主要目的は、請求範囲に示すＨＢＴの構或を提
供するものである。本発明のＨＢＴは先行技術のＨＢＴ
が有する問題点、例えば縮小化の欠如、を解決できるも
のであり、かつ一般的には先行技術のＨＢＴよりさらに
容易に製造できるＨＢＴを提供するものである。別の特
徴として本発明は先行技術の方法と比較して製造環境に
おいてより容易に実施できる製造法を提供する。本発明
による好ましいＨＢＴの特に重要な特徴はベースの主要
表面を実質上完全に覆いかつ外因性ベース領域を不動態
化する薄いエミッタ層があることでありその薄いエミッ
タ層上にベース接触があることである。
供するものである。本発明のＨＢＴは先行技術のＨＢＴ
が有する問題点、例えば縮小化の欠如、を解決できるも
のであり、かつ一般的には先行技術のＨＢＴよりさらに
容易に製造できるＨＢＴを提供するものである。別の特
徴として本発明は先行技術の方法と比較して製造環境に
おいてより容易に実施できる製造法を提供する。本発明
による好ましいＨＢＴの特に重要な特徴はベースの主要
表面を実質上完全に覆いかつ外因性ベース領域を不動態
化する薄いエミッタ層があることでありその薄いエミッ
タ層上にベース接触があることである。
本発明の２好ましいＨＢＴはエミッタ領域、コレクタ領
域、及びエミッタとコレクタの領域の間のベース領域か
らなる半導体本体からなり、並びにさらにエミッタ、ベ
ース及びコレクタの領域をそれぞれ電気的に接触するた
めの手段からなる。エミッタ領域はベース領域材料より
大きいバンドギャップを有しかつベース領域材料と逆の
導電形である第１の半導体材料からなる。またエミッタ
領域はエミッタストライプ幅Ｗを有し、ベース領域は“
外因性”ベース領域からなるものである。
域、及びエミッタとコレクタの領域の間のベース領域か
らなる半導体本体からなり、並びにさらにエミッタ、ベ
ース及びコレクタの領域をそれぞれ電気的に接触するた
めの手段からなる。エミッタ領域はベース領域材料より
大きいバンドギャップを有しかつベース領域材料と逆の
導電形である第１の半導体材料からなる。またエミッタ
領域はエミッタストライプ幅Ｗを有し、ベース領域は“
外因性”ベース領域からなるものである。
さらに、好ましいＨＢＴのエミッタ領域は第１の半導体
材料層からなり、これは事実上全てのベース領域の上に
ある。（即ち、これはベース領域の主要表面の事実上全
てと接続する）ものであり、この層の厚さは外因性ベー
ス領域の上にある層の１部がトランジスタの正常動作範
囲内で全てのバイアス電圧において伝導電子が事実上完
全に空乏であるように選択される。さらにまた、ベース
領域を電気的に接触するため手段はベース領域とオーム
接触を形成する第１の半導体材料層上の領域（例えばメ
タライズ領域）を含むもの・である。本発明によるＨＢ
Ｔはかなり縮小しうるちのであり、その結果ＩＣチップ
上比較的高いデバイス密度を与えるものである。
材料層からなり、これは事実上全てのベース領域の上に
ある。（即ち、これはベース領域の主要表面の事実上全
てと接続する）ものであり、この層の厚さは外因性ベー
ス領域の上にある層の１部がトランジスタの正常動作範
囲内で全てのバイアス電圧において伝導電子が事実上完
全に空乏であるように選択される。さらにまた、ベース
領域を電気的に接触するため手段はベース領域とオーム
接触を形成する第１の半導体材料層上の領域（例えばメ
タライズ領域）を含むもの・である。本発明によるＨＢ
Ｔはかなり縮小しうるちのであり、その結果ＩＣチップ
上比較的高いデバイス密度を与えるものである。
本発明はまたＨＢＴからなる半導体装置の製造法におい
て実施されるものである。このＨＢＴは順次エミッタ領
域、コレクタ領域、及びエミッタとコレクタの領域の間
のベース領域とからなる半導体本体からなり、並びにさ
らにエミッタ、ベース及びコレクタの領域をそれぞれ電
気的に接続するための手段からなる。好ましい実施例に
おいて本発明の方法はその上に複数の半導体層を有する
半導体基板を形威することからなる。この複数とは順次
第１の導電形のコレクタ層、第２の導電形のベース層、
第１の導電形のエミッタ層及びエミッタ層上の少なくと
もＩＭのさらなる層からなるものであって、エミッタ層
の材料はベース層の材料よりバンドギャップが大きいよ
うに選択される。
て実施されるものである。このＨＢＴは順次エミッタ領
域、コレクタ領域、及びエミッタとコレクタの領域の間
のベース領域とからなる半導体本体からなり、並びにさ
らにエミッタ、ベース及びコレクタの領域をそれぞれ電
気的に接続するための手段からなる。好ましい実施例に
おいて本発明の方法はその上に複数の半導体層を有する
半導体基板を形威することからなる。この複数とは順次
第１の導電形のコレクタ層、第２の導電形のベース層、
第１の導電形のエミッタ層及びエミッタ層上の少なくと
もＩＭのさらなる層からなるものであって、エミッタ層
の材料はベース層の材料よりバンドギャップが大きいよ
うに選択される。
好ましい本発明の方法はさらに選択した領域における少
なくとも１種のさらなる層を除去することからなり、こ
れによって半導体本体におけるエミッタ層の選択した部
分を暴露させ、エミッタ、ベース及びコレクタの領域と
電気的に接続するための手段を形或する。
なくとも１種のさらなる層を除去することからなり、こ
れによって半導体本体におけるエミッタ層の選択した部
分を暴露させ、エミッタ、ベース及びコレクタの領域と
電気的に接続するための手段を形或する。
さらにまた、好ましい本発明の方法はエミッタ層及びベ
ース層の選択した部分を除去することを含み、この除去
はエミッタ層が半導体本体におけるベース層の実質上全
てにわたるように行われる。
ース層の選択した部分を除去することを含み、この除去
はエミッタ層が半導体本体におけるベース層の実質上全
てにわたるように行われる。
さらにまた好ましい本発明の方法はベース層とエミッタ
層上の領域との間にオーム接触を形成させることからな
る方法、例えばエミッタ層上にメタライズ領域を形成す
ることからなる方法、にょりベースと電気的に接続する
ための手段を形成することを含むものである。
層上の領域との間にオーム接触を形成させることからな
る方法、例えばエミッタ層上にメタライズ領域を形成す
ることからなる方法、にょりベースと電気的に接続する
ための手段を形成することを含むものである。
現時点において本発明の幾つかの好ましい実施例はＧａ
Ａｓ系トランジスタであるとしても、本発明はそれに限
定するものではない。事実、本発明によるＨＢＴは、単
結晶ベース層上の単結晶エミッタ層のエビタキシャル成
長できるいずれの材料系においても実施可能であり、こ
こでエミッタ層がベース層より大きいバンドギャップを
有するようにエミッタ層の材料はベース層のそれと組或
が異なるものである。このような材料系の例として、Ａ
ＩＧａＡｓ／ＧａＡｓＳＡＩＧａＡｓ／１ｎＧａＡｓＳ
ＡＩＧａＳｂ／ＧａＳｂＳ ＩｎＰ／ＩｎＧａＡｓ．Ｉ
ｎＡＩＡｓ／ＩｎＧａＡｓ％ＧａＡｓＰ／ＧａＡｓ，Ｓ
ｉ／Ｓ ｉｃｅ，ＧａＰ／Ｓ ｔ，ＧａＡｓ／Ｇｅ，
及びＣｄＴｅ／ＨｇＴｅをあげることができる。上記の
材料の組合わせで第１記載の材料はエミッタ層材料で第
２に記載の材料はベース材料を示すものである。また上
記は従来技術的に通常使われているように各種材料系構
成原子のみを示したものである。つまり例えばＡＩＧａ
ＡｓとはＡｌｌ−，Ｇａ，Ａｓ，但しＯくｘ＜１、の組
成の材料を示すものと認識される。
Ａｓ系トランジスタであるとしても、本発明はそれに限
定するものではない。事実、本発明によるＨＢＴは、単
結晶ベース層上の単結晶エミッタ層のエビタキシャル成
長できるいずれの材料系においても実施可能であり、こ
こでエミッタ層がベース層より大きいバンドギャップを
有するようにエミッタ層の材料はベース層のそれと組或
が異なるものである。このような材料系の例として、Ａ
ＩＧａＡｓ／ＧａＡｓＳＡＩＧａＡｓ／１ｎＧａＡｓＳ
ＡＩＧａＳｂ／ＧａＳｂＳ ＩｎＰ／ＩｎＧａＡｓ．Ｉ
ｎＡＩＡｓ／ＩｎＧａＡｓ％ＧａＡｓＰ／ＧａＡｓ，Ｓ
ｉ／Ｓ ｉｃｅ，ＧａＰ／Ｓ ｔ，ＧａＡｓ／Ｇｅ，
及びＣｄＴｅ／ＨｇＴｅをあげることができる。上記の
材料の組合わせで第１記載の材料はエミッタ層材料で第
２に記載の材料はベース材料を示すものである。また上
記は従来技術的に通常使われているように各種材料系構
成原子のみを示したものである。つまり例えばＡＩＧａ
ＡｓとはＡｌｌ−，Ｇａ，Ａｓ，但しＯくｘ＜１、の組
成の材料を示すものと認識される。
本発明による方法は従来当業者に周知の多数の工程から
なり、従ってそれらについてはさらに詳細な説明は不要
である。このような工程の例として、基板ウエハの調整
：その上に例えばＭＢＥ，ＣＶＤ，またはＭＯＣＶＤの
ような適当な方法による各種組成、導電形及び／または
ドーピングレベルの複数の単結晶半導体層の威長；メタ
ライズ層のデポジション：フォトリソグラフィ；及びウ
エットエッチングまたは例えば、ＲＩＥのようなドライ
エッチングによるパターン付けをあげることができる。
なり、従ってそれらについてはさらに詳細な説明は不要
である。このような工程の例として、基板ウエハの調整
：その上に例えばＭＢＥ，ＣＶＤ，またはＭＯＣＶＤの
ような適当な方法による各種組成、導電形及び／または
ドーピングレベルの複数の単結晶半導体層の威長；メタ
ライズ層のデポジション：フォトリソグラフィ；及びウ
エットエッチングまたは例えば、ＲＩＥのようなドライ
エッチングによるパターン付けをあげることができる。
［実施例の説明］
以下図面を参照しながら本発明をさらに詳細に説明する
。
。
第１図は本発明によるＨＢＴの１例の１０の模式的断面
図である。例として、トランジスタ１０は半絶縁性（１
００）ＧａＡｓ基板１１上に形威されたヒ化ガリウム系
ＨＢＴである。基板上にあるサブコレクタ１２、例えば
ｎ ＧａＡｓ層は、その上にエビタキシャル成長した
ものである。サブコレクタ層１２上には順次エッチング
停止層２０、コレクタ１３、ベースｌ４、及びエミッタ
１５がある。これら全ては当業者には容易に察知される
ように、基板上にエビタキシャル成長としたものである
。エミッタｌ５上には接触層ｌ９があり、その上にキャ
ップ層１８がある。パターン付けされたメタライズ領域
２３、１６及び１７はエミッタ１５、ベース１４、及び
コレクタ１３をそれぞれ電気的に接続を形或するのに使
用され、その最後の接続があるのはホール２１を経由し
ている。イオン注入領域２２は同一基板上に形成される
他のテバイスから電気的にトランジスタ１０を分離する
のに使用される。このような分離及びそれを形成するた
めの手段は当業者にとって周知のことである。
図である。例として、トランジスタ１０は半絶縁性（１
００）ＧａＡｓ基板１１上に形威されたヒ化ガリウム系
ＨＢＴである。基板上にあるサブコレクタ１２、例えば
ｎ ＧａＡｓ層は、その上にエビタキシャル成長した
ものである。サブコレクタ層１２上には順次エッチング
停止層２０、コレクタ１３、ベースｌ４、及びエミッタ
１５がある。これら全ては当業者には容易に察知される
ように、基板上にエビタキシャル成長としたものである
。エミッタｌ５上には接触層ｌ９があり、その上にキャ
ップ層１８がある。パターン付けされたメタライズ領域
２３、１６及び１７はエミッタ１５、ベース１４、及び
コレクタ１３をそれぞれ電気的に接続を形或するのに使
用され、その最後の接続があるのはホール２１を経由し
ている。イオン注入領域２２は同一基板上に形成される
他のテバイスから電気的にトランジスタ１０を分離する
のに使用される。このような分離及びそれを形成するた
めの手段は当業者にとって周知のことである。
エミッタ層１５は好都合には非常に薄く例えば約５乃至
２５ｎｍである。さらに一般的には、許容できる厚さの
下限は正常動作条件下で逆トンネル電流（即ち、ベース
１４から接触層１９への正孔のトンネリング）が無視で
きるような場合である。エミッタ層１５の許容できる厚
さの最高レベルはエミッタ層１５の材料がトランジスタ
の正常動作範囲内で全てのバイアスレベルにおける伝導
電子が実質上完全に空乏にある条件により求められ、例
えばｖｂｅは０．５−２．ＯＶの範囲にある。
２５ｎｍである。さらに一般的には、許容できる厚さの
下限は正常動作条件下で逆トンネル電流（即ち、ベース
１４から接触層１９への正孔のトンネリング）が無視で
きるような場合である。エミッタ層１５の許容できる厚
さの最高レベルはエミッタ層１５の材料がトランジスタ
の正常動作範囲内で全てのバイアスレベルにおける伝導
電子が実質上完全に空乏にある条件により求められ、例
えばｖｂｅは０．５−２．ＯＶの範囲にある。
重要なことは、第１図に見ることができるように、ベー
ス接触１６はエミッタ［１５上に置かれている。さらに
、エミッタ層１５は外因性ベース領域においては真性ベ
ース領域の場合、即ち接触層１つの下にある部分、と殆
ど同じ厚さのものである。
ス接触１６はエミッタ［１５上に置かれている。さらに
、エミッタ層１５は外因性ベース領域においては真性ベ
ース領域の場合、即ち接触層１つの下にある部分、と殆
ど同じ厚さのものである。
第１図に例示の種類のＩ｛ＢＴは、先行技術のデバイス
にまさる重要な利点を有する。例えば、工ミッタ層１５
はエッチング停止層としてかつパッシベーシジン層とし
て役立つ。この構造体は自己整合的に製造することがで
き、これにより重要な整合工程をなくすことができる。
にまさる重要な利点を有する。例えば、工ミッタ層１５
はエッチング停止層としてかつパッシベーシジン層とし
て役立つ。この構造体は自己整合的に製造することがで
き、これにより重要な整合工程をなくすことができる。
エミッタ層１５の厚さからエミッタｌ５を介してベース
層１４にオーム接触を形成することは容易にできる。上
記の全てから本発明のＨＢＴは比較的容易にかつ信頼性
をもって製造することができる。さらに、ベース接触１
６はエミッタ層１５を介して形成されるので事実上いか
なる厚さのベース層１４とも信頼性をもって接触するこ
とができ、これは例えば米国特許第４，８２５．２６５
号明細書に開示のようなドーパント原子のサブモノレイ
ヤからなるベースを含むものである。 表１に本発明に
よるＨＢＴの特定例のエビタキシャル或長層構造体の詳
細を示すが、表中の第１の欄の符号は第１図のそれを表
わし、記号ｎとｐは通常通りの層材料の導電形を表わし
及び“ｌ゜は″真性゜を表わす。
層１４にオーム接触を形成することは容易にできる。上
記の全てから本発明のＨＢＴは比較的容易にかつ信頼性
をもって製造することができる。さらに、ベース接触１
６はエミッタ層１５を介して形成されるので事実上いか
なる厚さのベース層１４とも信頼性をもって接触するこ
とができ、これは例えば米国特許第４，８２５．２６５
号明細書に開示のようなドーパント原子のサブモノレイ
ヤからなるベースを含むものである。 表１に本発明に
よるＨＢＴの特定例のエビタキシャル或長層構造体の詳
細を示すが、表中の第１の欄の符号は第１図のそれを表
わし、記号ｎとｐは通常通りの層材料の導電形を表わし
及び“ｌ゜は″真性゜を表わす。
表１・ＧａＡｓ系へテロ接合バイポーラトランジスタの
エビタキシャル或長層構造体 キャップ層・・・１８ エミッタ・・・・・・１５ コレクタ・・・・・・１３ サブコレクタ・・・１２ 接触層・・・１９ ベース・・・１４ エツチ停止・・・２０ 表１に見ることができるように、ベース層はＡｌが線形
傾斜で混入され準電場を形或してこの領域における移動
を増加する。このことは任意に選択できる特徴である。
エビタキシャル或長層構造体 キャップ層・・・１８ エミッタ・・・・・・１５ コレクタ・・・・・・１３ サブコレクタ・・・１２ 接触層・・・１９ ベース・・・１４ エツチ停止・・・２０ 表１に見ることができるように、ベース層はＡｌが線形
傾斜で混入され準電場を形或してこの領域における移動
を増加する。このことは任意に選択できる特徴である。
ＨＢＴの１例のエミッタ層１５のドーピングと厚さはエ
ミッタ層１５の材料層がＡＩＧａＡｓ表面のフェルミ準
位ピン止めのための外因性ベース領域上完全１；空乏に
なるように設計されたものである。表１に示す１例の層
シーケンスはベースの電子の熱イオン放出を用いるＨＢ
Ｔに対応するが、本発明はこれに限定するものではない
。特に、本発明は当業者に認識されるように、トンネル
放出のＨＢＴにおいて実施できるものである。
ミッタ層１５の材料層がＡＩＧａＡｓ表面のフェルミ準
位ピン止めのための外因性ベース領域上完全１；空乏に
なるように設計されたものである。表１に示す１例の層
シーケンスはベースの電子の熱イオン放出を用いるＨＢ
Ｔに対応するが、本発明はこれに限定するものではない
。特に、本発明は当業者に認識されるように、トンネル
放出のＨＢＴにおいて実施できるものである。
本発明によるデバイスは広い範囲の横方向の寸法を有す
ることができる。しかしながら、本発明は横方向寸法が
比較的小さいデバイス、一般的には５μｍ未満エミック
ストライブ幅、しばしば１μｍ未満の場合に非常に好都
合に実施される。
ることができる。しかしながら、本発明は横方向寸法が
比較的小さいデバイス、一般的には５μｍ未満エミック
ストライブ幅、しばしば１μｍ未満の場合に非常に好都
合に実施される。
第２図は本発明によるエミッタの大きさの異なる２種類
のＨＢＴについて電流利得のコレクタ電流への依存性を
示し、曲線２５は０．３Ｘ４μｄのエミッタを有するデ
バイス及び曲線２６は２．３×１０μ一のエミッタを有
するデバイスを表わす。これらの曲線はほぼ平行で両ト
ランジスタは共に約２５の最高電流利得を示す。事実上
、電流利得は同一コレクタ電流密度で両トランジスタに
ついて同一であり、電流利得を事実上悪化することなく
本発明のＩ｛ＢＴは縮小化できることを表わしている。
のＨＢＴについて電流利得のコレクタ電流への依存性を
示し、曲線２５は０．３Ｘ４μｄのエミッタを有するデ
バイス及び曲線２６は２．３×１０μ一のエミッタを有
するデバイスを表わす。これらの曲線はほぼ平行で両ト
ランジスタは共に約２５の最高電流利得を示す。事実上
、電流利得は同一コレクタ電流密度で両トランジスタに
ついて同一であり、電流利得を事実上悪化することなく
本発明のＩ｛ＢＴは縮小化できることを表わしている。
本発明によるＨＢＴを例えば次のように製造する。（１
００）面方位半絶縁性ヒ化ガリウム基板上にに所望の層
、例えば表１に示す層をＭＢＨにより或長させる。当業
者に周知のように、活性デバイス領域はフォトレジスタ
により決められ残りの領域を、ｎｔｍとエネルギーのシ
ーケンスを用い、イオンの注入法により半絶縁性にする
。次に薄いタングステン層を全ウエハ上に付着する。エ
ミッタ層の選択した領域をＴｉ ／ Ａ ｕ ／ Ｎ
ｉの金属デポジションとリフトオフと次にＳＦ６をエッ
チングガスとして使用する露出タングステンのＲＩＥと
からなる方法により露出する。さらにこの方法はＩｎＧ
ａＡｓキャップ層の露出領域のウエット化学エッチング
とＣＣｌ２Ｆ２を用いるＲＩＥにより下部ＧａＡｓの選
択除去を含む。最後の工程におけるアンダカット量をＲ
ＩＥ条件の調節により制御する。これらのうちの各工程
は個別には従来からの当業者１壬は周知のものである。
００）面方位半絶縁性ヒ化ガリウム基板上にに所望の層
、例えば表１に示す層をＭＢＨにより或長させる。当業
者に周知のように、活性デバイス領域はフォトレジスタ
により決められ残りの領域を、ｎｔｍとエネルギーのシ
ーケンスを用い、イオンの注入法により半絶縁性にする
。次に薄いタングステン層を全ウエハ上に付着する。エ
ミッタ層の選択した領域をＴｉ ／ Ａ ｕ ／ Ｎ
ｉの金属デポジションとリフトオフと次にＳＦ６をエッ
チングガスとして使用する露出タングステンのＲＩＥと
からなる方法により露出する。さらにこの方法はＩｎＧ
ａＡｓキャップ層の露出領域のウエット化学エッチング
とＣＣｌ２Ｆ２を用いるＲＩＥにより下部ＧａＡｓの選
択除去を含む。最後の工程におけるアンダカット量をＲ
ＩＥ条件の調節により制御する。これらのうちの各工程
は個別には従来からの当業者１壬は周知のものである。
ベース接触はエミッタフィンガ上に直接ＡｕＢｅの蒸着
とりフトオフにより生成され自己整合性エミッターベー
ス接触を形成する。次にＡ ｕ Ｇ ｅ Ｎ ｉ ／
Ａ ｕは蒸着されコレクタ接触に対しリフトオフされる
。
とりフトオフにより生成され自己整合性エミッターベー
ス接触を形成する。次にＡ ｕ Ｇ ｅ Ｎ ｉ ／
Ａ ｕは蒸着されコレクタ接触に対しリフトオフされる
。
ベースとコレクタの接触は急速加熱アニール炉により１
０秒間４２０℃でウエハを加熱することにより同時に形
成される。この加熱処理はベース層に低抵抗オーム接触
が形成されるように薄いエミッタ層ヲ介してベースメタ
ライゼーションの拡散を起こす。最終的に、Ｔｉ／Ａｕ
の蒸着により接触パッドが形成される。
０秒間４２０℃でウエハを加熱することにより同時に形
成される。この加熱処理はベース層に低抵抗オーム接触
が形成されるように薄いエミッタ層ヲ介してベースメタ
ライゼーションの拡散を起こす。最終的に、Ｔｉ／Ａｕ
の蒸着により接触パッドが形成される。
幾つかの現時点で好ましい実施例においては、Ｐ形ドー
バントはＣであるが、その理由はこの原子はＢｅのよう
な先行技術のドーパントよりＧａＡｓ（及び他の■−ｖ
半導体）においてかなり小さい拡散係数を有するためで
ある。Ｃドーピングを行うための特に好都合な技術はＭ
ＢＥ或長チャンバ中の加熱した炭素フィラメントからの
Ｃの昇華からなるものである。例えばこのフィラメント
はグラファイトシ一トから加工されサーペンタイン形に
なるように切断され、フィラメントの両末端には電流接
触パッドを有するようにされる。このフィラメントは好
都合な抵抗値、例えば約１オームになるように寸法が決
められる。高いドーパント濃度を得るためにフィラメン
トは一般的に約２０００℃以上にに加熱される。
バントはＣであるが、その理由はこの原子はＢｅのよう
な先行技術のドーパントよりＧａＡｓ（及び他の■−ｖ
半導体）においてかなり小さい拡散係数を有するためで
ある。Ｃドーピングを行うための特に好都合な技術はＭ
ＢＥ或長チャンバ中の加熱した炭素フィラメントからの
Ｃの昇華からなるものである。例えばこのフィラメント
はグラファイトシ一トから加工されサーペンタイン形に
なるように切断され、フィラメントの両末端には電流接
触パッドを有するようにされる。このフィラメントは好
都合な抵抗値、例えば約１オームになるように寸法が決
められる。高いドーパント濃度を得るためにフィラメン
トは一般的に約２０００℃以上にに加熱される。
第３図はＣをドーピングした（；ａＡｓ （速度１μｍ
／ｈｒで威長じた）におけるグラファイトフィラメント
電流の関数としての正孔濃度のデータの１例を示す。第
４図はＣをドーピングしたＧａＡｓにお１ナる層表面か
らの距離の関数として牛ヤリャ濃度のデータの１例を示
すが、但しここで成長させたまま（曲線４０）の場合と
８００℃５秒間急熱アニール後（曲線４１）の場合との
両者を示し、炭素の拡散の不存在の比較を表わす。
／ｈｒで威長じた）におけるグラファイトフィラメント
電流の関数としての正孔濃度のデータの１例を示す。第
４図はＣをドーピングしたＧａＡｓにお１ナる層表面か
らの距離の関数として牛ヤリャ濃度のデータの１例を示
すが、但しここで成長させたまま（曲線４０）の場合と
８００℃５秒間急熱アニール後（曲線４１）の場合との
両者を示し、炭素の拡散の不存在の比較を表わす。
上記の説明したＣをドーピングした■一■半導体を使用
してベースを接続するためのＢｅ注入法からなる新規加
工技術が可能となり、Ｃドーピングベースと注入Ｂｅベ
ース接触手段とを有するＨＢＴを企画したものである。
してベースを接続するためのＢｅ注入法からなる新規加
工技術が可能となり、Ｃドーピングベースと注入Ｂｅベ
ース接触手段とを有するＨＢＴを企画したものである。
［発明の効果］
以上説明したように、本発明の方法による薄いエミッタ
層とその上のベース接触により、電流利得が大きくエミ
ッタストライプ幅の小さいデバイスを容易に製造できる
。
層とその上のベース接触により、電流利得が大きくエミ
ッタストライプ幅の小さいデバイスを容易に製造できる
。
第１図は、本発明によるＨＢＴの１例の模式的断面を示
す図、 第２図は、本発明による２種類のＨＢＴの電流利得対コ
レクタ電流のデータの１例を示す図、第３図は、グラフ
ァイトフィラメントを通る電流の関数として正孔濃度の
データの１例を示す図、及び 第４図は、炭素をドーピングしたＧａＡｓの深さの関数
としての正孔濃度のデータの１例を示す図である。 １０・・・トランジスタ １１・・・基板 １２・・・サブコレクタ（層） １３・・・コレクタ（層、領域） １４・・・ベース（層、領域） １５・・・エミッタ（層、領域） １６・・・メタライズ領域（ベース接触）１７・・・メ
タライズ領域 １８・・・キャップ層 １９・・・接触層 ２０・・・エッチング停止層 ２１・・・ホール ２２・・・イオン注入領域 ２３・・・メタライズ領域 ＦＩＧ． １ ＦＩＧ． ２ コレク９ｔ）丸（Ａノ ＦＩＧ． ３
す図、 第２図は、本発明による２種類のＨＢＴの電流利得対コ
レクタ電流のデータの１例を示す図、第３図は、グラフ
ァイトフィラメントを通る電流の関数として正孔濃度の
データの１例を示す図、及び 第４図は、炭素をドーピングしたＧａＡｓの深さの関数
としての正孔濃度のデータの１例を示す図である。 １０・・・トランジスタ １１・・・基板 １２・・・サブコレクタ（層） １３・・・コレクタ（層、領域） １４・・・ベース（層、領域） １５・・・エミッタ（層、領域） １６・・・メタライズ領域（ベース接触）１７・・・メ
タライズ領域 １８・・・キャップ層 １９・・・接触層 ２０・・・エッチング停止層 ２１・・・ホール ２２・・・イオン注入領域 ２３・・・メタライズ領域 ＦＩＧ． １ ＦＩＧ． ２ コレク９ｔ）丸（Ａノ ＦＩＧ． ３
Claims (8)
- （１）エミッタ領域、コレクタ領域、及びエミッタとコ
レクタの領域の間のベース領域を有する半導体本体から
なり、並びにさらにエミッタ、ベース、及びコレクタの
領域をそれぞれ電気的に接続するための手段からなるヘ
テロ接合バイポーラトランジスタからなる半導体装置で
あって、エミッタ領域はベース領域材料より大きいバン
ドギャップを有しかつベース領域材料と逆の導電形であ
る第１の半導体材料からなり、エミッタ領域とベース領
域は互いの上に並びにコレクタ領域の上にエピタキシャ
ル成長され、トランジスタに付随するバイアス電圧はト
ランジスタの正常動作範囲内にあり、エミッタ領域はエ
ミッタストライプ幅Ｗを有し、ベース領域は外因性ベー
ス領域を有するヘテロ接合バイポーラトランジスタから
なる前記半導体装置において、該半導体装置は、 （ａ）エミッタ領域はベース領域の実質上全ての上にあ
る第１の半導体材料の層からなり、その層の厚さは外因
性ベース領域の上にある層の部分がトランジスタの正常
動作範囲内で全てのバイアス電圧において伝導電子が実
質上完全に空乏にあるように選択され；及び （ｂ）ベース領域を電気的に接続するための手段はベー
ス領域とオーム接触を形成する第１の半導体材料の層の
上にある領域からなることを特徴とするヘテロ接合バイ
ポーラトランジスタからなる半導体装置。 - （２）第１の材料の層の厚さが５乃至２５ｎｍ範囲内に
あり及びＷ≦１μｍであることを特徴とする請求項１記
載の半導体装置。 - （３）第１の材料の層がベース表面パッシベーション層
として使用され及びベース領域の実質上全てを接触的に
覆うことを特徴とする請求項１記載の半導体装置。 - （４）第１の層の材料がドーピングされたＡｌＧａＡｓ
、ＡｌＧａＳｂ、ＩｎＰ、ＩｎＡｌＡｓ、ＧａＡｓＰ、
Ｓｉ、ＧａＰ、ＧａＡｓ、及びＣｄＴｅからなる群から
選択され、かつベース領域材料がドーピングされたＧａ
Ａｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＧａＳｂ、ＳｉＧ
ｅ、Ｓｉ、Ｇｅ、及びＨｇＴｅからなる群から選択され
ることを特徴とする請求項１記載の半導体装置。 - （５）第１の半導体材料の層の上にある領域がメタライ
ズ領域であることを特徴とする請求項１記載の半導体装
置。 - （６）ベース領域は炭素がドーピングされ及び第１の半
導体材料の層の上の領域がＢｅ注入材料からなることを
特徴とする請求項１記載の半導体装置。 - （７）エミッタ領域、コレクタ領域、及びエミッタとコ
レクタの領域の間のベース領域を有する半導体本体から
なり、並びにさらにエミッタ、ベース、及びコレクタの
領域をそれぞれ電気的に接続するための手段からなるヘ
テロ接合バイポーラトランジスタからなる半導体装置の
製造方法であって；該方法は、 （ａ）半導体基板上に複数の半導体層を形成し、この複
数とは順次第１の導電形のコレクタ層、第２の導電形の
ベース層、第１の導電形のエミッタ層、及びエミッタ層
上の少なくとも１種のさらなる層からなり、エミッタ層
の材料はベース層の材料より大きいバンドギャップを有
するように選択され； （ｂ）選択された領域における少なくとも１種のさらな
る層を除去し、それにより半導体本体におけるエミッタ
層の選択された部分を露出し；及び（ｃ）エミッタ、ベ
ース及びコレクタの領域を電気的に接続する手段を形成
することからなり；前記方法はさらに、 （ｄ）エミッタ層の及びベース層の選択された部分をエ
ミッタ層が半導体本体におけるベース層の実質上全てを
覆うように除去し；及び （ｅ）前記（ｃ）工程がエミッタ層上の領域とベース領
域との間にオーム接触を形成するようにさせることを特
徴とするヘテロ接合バイポーラトランジスタからなる半
導体装置の製造方法。 - （８）前記（ａ）工程が炭素の１部分が昇華するように
炭素部材を加熱することを含み、昇華炭素の若干が複数
の半導体層の少なくとも１つに組み込まれることを特徴
とする請求項７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/378,534 US5001534A (en) | 1989-07-11 | 1989-07-11 | Heterojunction bipolar transistor |
| US378534 | 1989-07-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0353563A true JPH0353563A (ja) | 1991-03-07 |
| JPH0642492B2 JPH0642492B2 (ja) | 1994-06-01 |
Family
ID=23493499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2177657A Expired - Lifetime JPH0642492B2 (ja) | 1989-07-11 | 1990-07-06 | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5001534A (ja) |
| EP (1) | EP0408252A3 (ja) |
| JP (1) | JPH0642492B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303244A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5266818A (en) * | 1989-11-27 | 1993-11-30 | Kabushiki Kaisha Toshiba | Compound semiconductor device having an emitter contact structure including an Inx Ga1 -x As graded-composition layer |
| JPH03229426A (ja) * | 1989-11-29 | 1991-10-11 | Texas Instr Inc <Ti> | 集積回路及びその製造方法 |
| DE4102888A1 (de) * | 1990-01-31 | 1991-08-01 | Toshiba Kawasaki Kk | Verfahren zur herstellung eines miniaturisierten heterouebergang-bipolartransistors |
| US5066926A (en) * | 1990-06-26 | 1991-11-19 | Pacific Monolithics | Segmented cascode HBT for microwave-frequency power amplifiers |
| US5321302A (en) * | 1990-07-25 | 1994-06-14 | Nec Corporation | Heterojunction bipolar transistor having base structure for improving both cut-off frequency and maximum oscillation frequency |
| US5105250A (en) * | 1990-10-09 | 1992-04-14 | Motorola, Inc. | Heterojunction bipolar transistor with a thin silicon emitter |
| JP3130545B2 (ja) * | 1991-03-06 | 2001-01-31 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| US5208184A (en) * | 1991-04-30 | 1993-05-04 | Texas Instruments Incorporated | P-n junction diffusion barrier employing mixed dopants |
| US5262335A (en) * | 1991-10-08 | 1993-11-16 | Trw Inc. | Method to produce complementary heterojunction bipolar transistors |
| US5508535A (en) * | 1992-01-09 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Compound semiconductor devices |
| US5231037A (en) * | 1992-04-30 | 1993-07-27 | Texas Instruments Incorporated | Method of making a power VFET device using a p+ carbon doped gate layer |
| US5468661A (en) * | 1993-06-17 | 1995-11-21 | Texas Instruments Incorporated | Method of making power VFET device |
| FR2692721B1 (fr) * | 1992-06-17 | 1995-06-30 | France Telecom | Procede de realisation de transistor bipolaire a heterojonction et transistor obtenu. |
| US5378922A (en) * | 1992-09-30 | 1995-01-03 | Rockwell International Corporation | HBT with semiconductor ballasting |
| US5278083A (en) * | 1992-10-16 | 1994-01-11 | Texas Instruments Incorporated | Method for making reliable connections to small features of integrated circuits |
| FR2697945B1 (fr) * | 1992-11-06 | 1995-01-06 | Thomson Csf | Procédé de gravure d'une hétérostructure de matériaux du groupe III-V. |
| US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
| US5329151A (en) * | 1993-04-09 | 1994-07-12 | At&T Bell Laboratories | Semiconductor diode |
| JPH08162471A (ja) * | 1994-12-01 | 1996-06-21 | Furukawa Electric Co Ltd:The | ヘテロ接合バイポーラトランジスタ |
| US5665614A (en) * | 1995-06-06 | 1997-09-09 | Hughes Electronics | Method for making fully self-aligned submicron heterojunction bipolar transistor |
| EP0810646A3 (en) * | 1996-05-13 | 1998-01-14 | Trw Inc. | Method of fabricating very high gain heterojunction bipolar transistors |
| US5907165A (en) * | 1998-05-01 | 1999-05-25 | Lucent Technologies Inc. | INP heterostructure devices |
| JP2001093913A (ja) * | 1999-09-20 | 2001-04-06 | Matsushita Electric Ind Co Ltd | 電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法 |
| US6368929B1 (en) * | 2000-08-17 | 2002-04-09 | Motorola, Inc. | Method of manufacturing a semiconductor component and semiconductor component thereof |
| US6531722B2 (en) | 2001-02-26 | 2003-03-11 | Sumitomo Electric Industries, Ltd. | Bipolar transistor |
| US6541346B2 (en) | 2001-03-20 | 2003-04-01 | Roger J. Malik | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process |
| JP3945303B2 (ja) * | 2002-04-19 | 2007-07-18 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
| JP3885658B2 (ja) * | 2002-05-13 | 2007-02-21 | 住友電気工業株式会社 | ヘテロ接合バイポーラトランジスタ |
| KR100440253B1 (ko) * | 2002-05-31 | 2004-07-15 | 한국전자통신연구원 | 광수신기 및 그 제조 방법 |
| US7148557B2 (en) * | 2002-08-29 | 2006-12-12 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor and method for fabricating the same |
| US7651919B2 (en) * | 2005-11-04 | 2010-01-26 | Atmel Corporation | Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization |
| US7300849B2 (en) * | 2005-11-04 | 2007-11-27 | Atmel Corporation | Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement |
| US20070102729A1 (en) * | 2005-11-04 | 2007-05-10 | Enicks Darwin G | Method and system for providing a heterojunction bipolar transistor having SiGe extensions |
| US7439558B2 (en) * | 2005-11-04 | 2008-10-21 | Atmel Corporation | Method and system for controlled oxygen incorporation in compound semiconductor films for device performance enhancement |
| US9306042B2 (en) | 2014-02-18 | 2016-04-05 | International Business Machines Corporation | Bipolar transistor with carbon alloyed contacts |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627159A (ja) * | 1985-07-03 | 1987-01-14 | Agency Of Ind Science & Technol | 半導体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4179308A (en) * | 1978-06-23 | 1979-12-18 | Rca Corporation | Low cost high efficiency gallium arsenide homojunction solar cell incorporating a layer of indium gallium phosphide |
| US4794440A (en) * | 1983-05-25 | 1988-12-27 | American Telephone And Telegraph Company, At&T Bell Laboratories | Heterojunction bipolar transistor |
| US4829343A (en) * | 1987-07-17 | 1989-05-09 | American Telephone & Telegraph Company, At&T Bell Laboratories | Hot electron transistor |
| US4825265A (en) * | 1987-09-04 | 1989-04-25 | American Telephone And Telegraph Company At&T Bell Laboratories | Transistor |
-
1989
- 1989-07-11 US US07/378,534 patent/US5001534A/en not_active Expired - Lifetime
-
1990
- 1990-07-05 EP EP19900307351 patent/EP0408252A3/en not_active Withdrawn
- 1990-07-06 JP JP2177657A patent/JPH0642492B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS627159A (ja) * | 1985-07-03 | 1987-01-14 | Agency Of Ind Science & Technol | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006303244A (ja) * | 2005-04-21 | 2006-11-02 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0642492B2 (ja) | 1994-06-01 |
| EP0408252A3 (en) | 1991-06-12 |
| US5001534A (en) | 1991-03-19 |
| EP0408252A2 (en) | 1991-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| EP0184016A1 (en) | Heterojunction bipolar transistor | |
| US6765242B1 (en) | Npn double heterostructure bipolar transistor with ingaasn base region | |
| US4996166A (en) | Process for fabricating a heterojunction bipolar transistor | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| US5106766A (en) | Method of making a semiconductor device that comprises p-type III-V semiconductor material | |
| JP3294461B2 (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| JPH0622243B2 (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| US5098853A (en) | Self-aligned, planar heterojunction bipolar transistor and method of forming the same | |
| US5272095A (en) | Method of manufacturing heterojunction transistors with self-aligned metal contacts | |
| US5939738A (en) | Low base-resistance bipolar transistor | |
| US20060284282A1 (en) | Heterjunction bipolar transistor with tunnelling mis emitter junction | |
| US5159423A (en) | Self-aligned, planar heterojunction bipolar transistor | |
| JPH04275433A (ja) | 半導体装置の製造方法 | |
| Enquist et al. | Self-aligned AlGaAs/GaAs HBT with selectively regrown OMVPE emitter | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| US4745085A (en) | Method of making I2 L heterostructure bipolar transistors | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09246281A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP4092597B2 (ja) | 半導体装置及びその製造方法 | |
| US5640025A (en) | High frequency semiconductor transistor | |
| JP2001298031A (ja) | 接合型バイポーラトランジスタおよびその製造方法、半導体集積回路装置 | |
| JPH055170B2 (ja) | ||
| JP2841380B2 (ja) | ヘテロ接合バイポーラトランジスタ |