JPS6236861A - 高速半導体装置 - Google Patents
高速半導体装置Info
- Publication number
- JPS6236861A JPS6236861A JP17499485A JP17499485A JPS6236861A JP S6236861 A JPS6236861 A JP S6236861A JP 17499485 A JP17499485 A JP 17499485A JP 17499485 A JP17499485 A JP 17499485A JP S6236861 A JPS6236861 A JP S6236861A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- electrons
- base layer
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 150000001875 compounds Chemical class 0.000 claims abstract description 33
- 238000005036 potential barrier Methods 0.000 claims abstract description 11
- 125000005842 heteroatom Chemical group 0.000 claims description 3
- 230000007704 transition Effects 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 12
- 239000002784 hot electron Substances 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000370 acceptor Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005381 potential energy Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、高速半導体装置に於いて、化合物半導体エミ
ッタ層からの電子或いは正孔でガス層が生成される化合
物半導体ベース層と、該化合物半導体ベース層とのへテ
ロ界面近傍にポテンシャル・バリヤが生成されバイアス
電圧印加時に伝導帯或いは価電子帯を上昇或いは下降さ
せて電子或いは正孔を前記化合物半導体ベース層に注入
する化合物半導体エミッタ層とを備えてなる構成とする
ことに依り、確実に動作して高性能を発揮することがで
き、しかも、現今のMBE技術で容易に製造することが
できるようにしたものである。
ッタ層からの電子或いは正孔でガス層が生成される化合
物半導体ベース層と、該化合物半導体ベース層とのへテ
ロ界面近傍にポテンシャル・バリヤが生成されバイアス
電圧印加時に伝導帯或いは価電子帯を上昇或いは下降さ
せて電子或いは正孔を前記化合物半導体ベース層に注入
する化合物半導体エミッタ層とを備えてなる構成とする
ことに依り、確実に動作して高性能を発揮することがで
き、しかも、現今のMBE技術で容易に製造することが
できるようにしたものである。
本発明は、ホット・エレクトロン・トランジスタ(ho
t electron transistor:H
ET)と呼ばれる高速半導体装置の改良に関する。
t electron transistor:H
ET)と呼ばれる高速半導体装置の改良に関する。
第4図は従来のA、 (l G a A s / G
a A s系ヘテ口接合HETの動作を説明する為のエ
ネルギ・ノ〈ノド・ダイヤグラムを表している。
a A s系ヘテ口接合HETの動作を説明する為のエ
ネルギ・ノ〈ノド・ダイヤグラムを表している。
図に於いて、1はn型GaAsエミ・ツタ層、2はノン
・ドープのAj!GaAsエミッタ側ポテンシャル・バ
リヤ層、3はn型GaAsベース層、4はノン・ドープ
のAl1GaAsコレクタ側ポテンシャル・バリヤ層、
5はn型GaAsコレクタ層、E□はエミッタに於ける
擬似フェルミ・レベル、EFllはベースに於ける擬似
フェルミ・レベル、El−9はコレクタに於ける擬似フ
ェルミ・レベル、eはAl1GaAsエミッタ側ポテン
シャル・ツマリヤ層2をトンネリングしたホ・ノド・エ
レクトロン、ΔEcはAI!GaAsとGaAsの伝導
帯エネルギ差をそれぞれ示している。
・ドープのAj!GaAsエミッタ側ポテンシャル・バ
リヤ層、3はn型GaAsベース層、4はノン・ドープ
のAl1GaAsコレクタ側ポテンシャル・バリヤ層、
5はn型GaAsコレクタ層、E□はエミッタに於ける
擬似フェルミ・レベル、EFllはベースに於ける擬似
フェルミ・レベル、El−9はコレクタに於ける擬似フ
ェルミ・レベル、eはAl1GaAsエミッタ側ポテン
シャル・ツマリヤ層2をトンネリングしたホ・ノド・エ
レクトロン、ΔEcはAI!GaAsとGaAsの伝導
帯エネルギ差をそれぞれ示している。
このようなHETでは、コレクタ層5とエミ・ツタ層1
間にバイアス電圧を印加した状態で、図示の極性、即ち
、ベース層3に(→−)の、また、エミッタ層1に(−
)の電圧が印加されるとエミッタ側ポテンシャル・バリ
ヤ層2の傾斜が大きくなり、その結果、バリヤに薄い部
分が発生し、エミッタ層lから注入されるエレクトロン
は記号eで示しであるようにエミッタ側ポテンシャル・
バリヤ層2をトンネリングしてベース層3に注入され、
そこでエレクトロンeが持つポテンシャル・エネルギが
運動エネルギに変換され、高速のホット・エレクトロン
になって散乱を受けることなくコレクタ側ポテンシャル
・バリヤ層4を越えてコレクタ層5に注入されるもので
ある。
間にバイアス電圧を印加した状態で、図示の極性、即ち
、ベース層3に(→−)の、また、エミッタ層1に(−
)の電圧が印加されるとエミッタ側ポテンシャル・バリ
ヤ層2の傾斜が大きくなり、その結果、バリヤに薄い部
分が発生し、エミッタ層lから注入されるエレクトロン
は記号eで示しであるようにエミッタ側ポテンシャル・
バリヤ層2をトンネリングしてベース層3に注入され、
そこでエレクトロンeが持つポテンシャル・エネルギが
運動エネルギに変換され、高速のホット・エレクトロン
になって散乱を受けることなくコレクタ側ポテンシャル
・バリヤ層4を越えてコレクタ層5に注入されるもので
ある。
第4図に関して説明した従来例に於いては、トンネル・
バリヤであるエミッタ側ポテンシャル・バリヤ層2をエ
レクトロンがトンネリングする確率はバリヤの厚さと高
さに大きく依存し、且つ、微妙である為、トンネル電流
の制御は然程簡単ではない。
バリヤであるエミッタ側ポテンシャル・バリヤ層2をエ
レクトロンがトンネリングする確率はバリヤの厚さと高
さに大きく依存し、且つ、微妙である為、トンネル電流
の制御は然程簡単ではない。
また、トンネル電流密度を上昇させるには、ベースに高
い電圧を印加しなければならないが、そのようにすると
、注入されたエレクトロンの運動エネルギが増大し、イ
ンター・バレー(inter valley)散乱を
受は易くなり、コレクタへの到達率が低下してしまう。
い電圧を印加しなければならないが、そのようにすると
、注入されたエレクトロンの運動エネルギが増大し、イ
ンター・バレー(inter valley)散乱を
受は易くなり、コレクタへの到達率が低下してしまう。
本゛発明は、現在のMBE技術を適用することで容易に
製造することが可能な高速半導体装置を提供する。
製造することが可能な高速半導体装置を提供する。
エネルギ・バンド・ギャップが化合物半導体エミッタ層
(例えばn型AA!o、s Gao、s Asエミッタ
層14)に比較して狭く且つ電子或いは正孔親和力が該
化合物半導体エミッタ層に比較して大きいことに起因し
て該化合物半導体エミッタ層から遷移した電子或いは正
孔でガス層(例えば電子ガス層20)が生成される化合
物半導体ベース層(例えばn型GaAsベース層13)
と、該化合物半導体ベース層に接して形成され電子或い
は正札を該化合物半導体ベース層に遷移させたことに依
って残留する正電荷或いは負電荷の作用でヘテロ界面近
傍にポテンシャル・バリヤが生成されバイアス電圧印加
時に伝導帯の底(例えばEC)或いは価電子帯の頂く例
えばEV)を上昇或いは下降させて電子或いは正孔を前
記化合物半導体ベース層に注入する化合物半導体エミ・
ツタ層とを備えてなる構成になっている。
(例えばn型AA!o、s Gao、s Asエミッタ
層14)に比較して狭く且つ電子或いは正孔親和力が該
化合物半導体エミッタ層に比較して大きいことに起因し
て該化合物半導体エミッタ層から遷移した電子或いは正
孔でガス層(例えば電子ガス層20)が生成される化合
物半導体ベース層(例えばn型GaAsベース層13)
と、該化合物半導体ベース層に接して形成され電子或い
は正札を該化合物半導体ベース層に遷移させたことに依
って残留する正電荷或いは負電荷の作用でヘテロ界面近
傍にポテンシャル・バリヤが生成されバイアス電圧印加
時に伝導帯の底(例えばEC)或いは価電子帯の頂く例
えばEV)を上昇或いは下降させて電子或いは正孔を前
記化合物半導体ベース層に注入する化合物半導体エミ・
ツタ層とを備えてなる構成になっている。
前記構成に依ると、高性能を引き出す為の一要因である
半導体装置内の電位分布の生成は、ヘテロ接合の急峻性
とドナー或いはアクセプタのドーピング量に依存するこ
ととなり、これ等は現在のMBB技術に依って充分に制
御された状態で実現することができる。
半導体装置内の電位分布の生成は、ヘテロ接合の急峻性
とドナー或いはアクセプタのドーピング量に依存するこ
ととなり、これ等は現在のMBB技術に依って充分に制
御された状態で実現することができる。
第1図は本発明一実施例の要部切断側面図を表している
。
。
図に於いて、11はn型QaAs基板、12はノン・ド
ープA It o、s G 86.7 A 3アイソレ
一シヨン層、13はn型GaAsベース層、14はn型
Aj!o、s Ga6,5 Asエミッタ層、15はエ
ミッタ電極、16はベース電極、17はコレクタ電極を
それぞれ表している。
ープA It o、s G 86.7 A 3アイソレ
一シヨン層、13はn型GaAsベース層、14はn型
Aj!o、s Ga6,5 Asエミッタ層、15はエ
ミッタ電極、16はベース電極、17はコレクタ電極を
それぞれ表している。
本実施例に於いて、アイソレーシヨン層12は基板11
とベースN13とを分離する役目を果たし、その厚さは
約1500 C人〕程度である。また、ベース層13
の厚さは約500 c人〕程度である。更にまた、エミ
ッタ層14は厚さ約1500 〔人〕程度である。各電
極は、金(Au) ・ゲルマニウム(Ge)/Auを
材料とし、ベース電極16の厚さは約2006人)/2
000(人〕程度である。
とベースN13とを分離する役目を果たし、その厚さは
約1500 C人〕程度である。また、ベース層13
の厚さは約500 c人〕程度である。更にまた、エミ
ッタ層14は厚さ約1500 〔人〕程度である。各電
極は、金(Au) ・ゲルマニウム(Ge)/Auを
材料とし、ベース電極16の厚さは約2006人)/2
000(人〕程度である。
第2図は第1図について説明した半導体装置の熱平衡状
態に於けるエネルギ・バンド・ダイヤグラムを表し、第
1図に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。
態に於けるエネルギ・バンド・ダイヤグラムを表し、第
1図に於いて用いた記号と同記号は同部分を表すか或い
は同じ意味を持つものとする。
図に於いて、20は電子ガス層、ECは伝導帯の底、E
Vは価電子帯の頂、EBI、EB2.EB3ばエネルギ
・バンド・ギヤ・ノブをそれぞれ示している。尚、本実
施例に於いては、 EBl、=2(eV) EB2=1.45 (eV) EB3−1.8 (eV) になっている。
Vは価電子帯の頂、EBI、EB2.EB3ばエネルギ
・バンド・ギヤ・ノブをそれぞれ示している。尚、本実
施例に於いては、 EBl、=2(eV) EB2=1.45 (eV) EB3−1.8 (eV) になっている。
第3図は第1図について説明した半導体装置の動作状態
に於けるエネルギ・バンド・ダイヤグラムを表し、第1
図及び第2図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
に於けるエネルギ・バンド・ダイヤグラムを表し、第1
図及び第2図に於いて用いた記号と同記号は同部分を表
すか或いは同じ意味を持つものとする。
第2図及び第3図を参照しつつ第1図に見られる半導体
装置の動作を説明する。
装置の動作を説明する。
第1図に見られるようにn型Affio、5 Ga0.
5AS工ミツタ層14とn型GaAsベース層13とを
積層すると、ベース層13に於ける電子親和力はエミッ
タ層に於けるそれと比較して大である為、第2図に見ら
れるように、エミッタ層14に於ける電子はベース層1
3に遷移して電子ガス層20を生成し、そして、エミッ
タ層14とベース層13との界面にはエミッタ層14に
残っている正電荷の作用でポテンシャル・バリヤが生成
される。そこで、第3図に見られるように、ベース層1
3を(+)、エミッタ層14を(−)の極性にしてバイ
アス電圧を印加して動作状態にすると、エミッタ層14
に於ける伝導帯の底ECが高くなり、エミッタ層14か
らの電子はエミッタ層14とベース113との界面に於
いてエミッタ層14側に生成されたポテンシャル・バリ
ヤを容易に越え、或いは、トンネリングしてベース層1
3に注入され、そこでホン1〜・エレクトロンとなって
ベース層13及びアイソレーション層12を通過してコ
レクタ層11に到達する。
5AS工ミツタ層14とn型GaAsベース層13とを
積層すると、ベース層13に於ける電子親和力はエミッ
タ層に於けるそれと比較して大である為、第2図に見ら
れるように、エミッタ層14に於ける電子はベース層1
3に遷移して電子ガス層20を生成し、そして、エミッ
タ層14とベース層13との界面にはエミッタ層14に
残っている正電荷の作用でポテンシャル・バリヤが生成
される。そこで、第3図に見られるように、ベース層1
3を(+)、エミッタ層14を(−)の極性にしてバイ
アス電圧を印加して動作状態にすると、エミッタ層14
に於ける伝導帯の底ECが高くなり、エミッタ層14か
らの電子はエミッタ層14とベース113との界面に於
いてエミッタ層14側に生成されたポテンシャル・バリ
ヤを容易に越え、或いは、トンネリングしてベース層1
3に注入され、そこでホン1〜・エレクトロンとなって
ベース層13及びアイソレーション層12を通過してコ
レクタ層11に到達する。
以上説明した半導体装置内に於ける電位分布はヘテロ接
合に於ける急峻性とドナーのドーピング量にのみ依存す
るので、現今のMBE技術の適用で充分な制御性をもっ
て対処することができる。
合に於ける急峻性とドナーのドーピング量にのみ依存す
るので、現今のMBE技術の適用で充分な制御性をもっ
て対処することができる。
ところで、前記実施例に於いては、不純物をドナーとし
、電子の動きを利用する半導体装置について説明したが
、不純物をアクセプタとし、正孔の動きを利用する半導
体装置にも本発明を実施することができる。その場合は
、n型の半導体層はすべてp型の半導体層となり、第2
図及び第3図に見られるエネルギ・ハンド・ダイヤグラ
ムは全て逆転したものとなることは勿論である。
、電子の動きを利用する半導体装置について説明したが
、不純物をアクセプタとし、正孔の動きを利用する半導
体装置にも本発明を実施することができる。その場合は
、n型の半導体層はすべてp型の半導体層となり、第2
図及び第3図に見られるエネルギ・ハンド・ダイヤグラ
ムは全て逆転したものとなることは勿論である。
本発明に依る高速半導体装置では、エネルギ・バンド・
ギャップが化合物半導体エミッタ層に比較して狭く且つ
電子或いは正札親和力が該化合物半導体エミッタ層に比
較して大きいことに起因して該化合物半導体エミッタ層
から遷移した電子或いは正孔でガス層が生成される化合
物半導体ベース層と、該化合物半導体ベース層に接して
形成され電子或いは正孔を該化合物半導体ベース層に遷
移させたことに依って残留する正電荷或いは負電荷の作
用でヘテロ界面近傍にポテンシャル・バリヤが生成され
バイアス電圧印加時に伝導帯の底或いは価電子帯の頂を
上昇或いは下降させて電子或いは正孔を前記化合物半導
体ベース層に注入する化合物半導体エミッタ層とを備え
てなる構成を採っている。
ギャップが化合物半導体エミッタ層に比較して狭く且つ
電子或いは正札親和力が該化合物半導体エミッタ層に比
較して大きいことに起因して該化合物半導体エミッタ層
から遷移した電子或いは正孔でガス層が生成される化合
物半導体ベース層と、該化合物半導体ベース層に接して
形成され電子或いは正孔を該化合物半導体ベース層に遷
移させたことに依って残留する正電荷或いは負電荷の作
用でヘテロ界面近傍にポテンシャル・バリヤが生成され
バイアス電圧印加時に伝導帯の底或いは価電子帯の頂を
上昇或いは下降させて電子或いは正孔を前記化合物半導
体ベース層に注入する化合物半導体エミッタ層とを備え
てなる構成を採っている。
この構成に依ると、例えば第2図及び第3図に見られる
ような電位分布を生成する為に必要とされるのは、ヘテ
ロ接合の急峻性とドナーのドーピング量の如何のみであ
って、そのようなことは、現在のMBE技術に依り、充
分に制御された状態で実現することが可能である。従っ
て、本発明の半導体装置を製造するには何等の困難もな
く、そして、得られた半導体装置はHETとして本来の
高速性をもって確実に動作する。
ような電位分布を生成する為に必要とされるのは、ヘテ
ロ接合の急峻性とドナーのドーピング量の如何のみであ
って、そのようなことは、現在のMBE技術に依り、充
分に制御された状態で実現することが可能である。従っ
て、本発明の半導体装置を製造するには何等の困難もな
く、そして、得られた半導体装置はHETとして本来の
高速性をもって確実に動作する。
第1図は本発明一実施例の要部切断側面図、第2図は第
1図について説明される実施例の熱平衡状態に於けるエ
ネルギ・バンド・ダイヤグラム、第3図は同じく動作状
態に於けるエネルギ・バンド・ダイヤグラム、第4図は
従来のHETに於けるエネルギ・バンド・ダイヤグラム
をそれぞれ表している。 図に於いて、11はn型GaAs基板、12はノン・ド
ープANo、s Ga(、、Asアイソレーション層、
13はn型GaAsベース層、14はn型Aj!o、s
Gao、s AsIミッタ層、15はエミッタ電極、
16はベース電極、17はコレクタ電極、20は電子ガ
ス層をそれぞれ示している。 一実施例の要部切断側面図 第1図 熱平衡状態に於けるエネルギ・バンド・り゛イヤグラム
第2図 動作状態に於けるエネルギ・ハント・ダイヤグラム第3
図
1図について説明される実施例の熱平衡状態に於けるエ
ネルギ・バンド・ダイヤグラム、第3図は同じく動作状
態に於けるエネルギ・バンド・ダイヤグラム、第4図は
従来のHETに於けるエネルギ・バンド・ダイヤグラム
をそれぞれ表している。 図に於いて、11はn型GaAs基板、12はノン・ド
ープANo、s Ga(、、Asアイソレーション層、
13はn型GaAsベース層、14はn型Aj!o、s
Gao、s AsIミッタ層、15はエミッタ電極、
16はベース電極、17はコレクタ電極、20は電子ガ
ス層をそれぞれ示している。 一実施例の要部切断側面図 第1図 熱平衡状態に於けるエネルギ・バンド・り゛イヤグラム
第2図 動作状態に於けるエネルギ・ハント・ダイヤグラム第3
図
Claims (1)
- 【特許請求の範囲】 エネルギ・バンド・ギャップが化合物半導体エミッタ層
に比較して狭く且つ電子或いは正孔親和力が該化合物半
導体エミッタ層に比較して大きいことに起因して該化合
物半導体エミッタ層から遷移した電子或いは正孔でガス
層が生成される化合物半導体ベース層と、 該化合物半導体ベース層に接して形成され電子或いは正
孔を該化合物半導体ベース層に遷移させたことに依って
残留する正電荷或いは負電荷の作用でヘテロ界面近傍に
ポテンシャル・バリヤが生成されバイアス電圧印加時に
伝導帯の底或いは価電子帯の頂を上昇或いは下降させて
電子或いは正孔を前記化合物半導体ベース層に注入する
化合物半導体エミッタ層と を備えてなることを特徴とする高速半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17499485A JPS6236861A (ja) | 1985-08-10 | 1985-08-10 | 高速半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17499485A JPS6236861A (ja) | 1985-08-10 | 1985-08-10 | 高速半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6236861A true JPS6236861A (ja) | 1987-02-17 |
Family
ID=15988359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17499485A Pending JPS6236861A (ja) | 1985-08-10 | 1985-08-10 | 高速半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6236861A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6025615A (en) * | 1992-03-23 | 2000-02-15 | Texas Instruments Incorporated | Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same |
-
1985
- 1985-08-10 JP JP17499485A patent/JPS6236861A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6025615A (en) * | 1992-03-23 | 2000-02-15 | Texas Instruments Incorporated | Microwave heterojunction bipolar transistors with emitters designed for high power applications and method for fabricating same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0421336B2 (ja) | ||
JPS6236861A (ja) | 高速半導体装置 | |
JPS61121358A (ja) | 高速半導体装置 | |
JPH0666318B2 (ja) | ヘテロ接合バイポ−ラ半導体装置 | |
JPH0355978B2 (ja) | ||
JPH0276262A (ja) | 半導体装置 | |
JPH0656853B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
JPH012360A (ja) | ヘテロ接合バイポ−ラトランジスタ | |
JPH01214164A (ja) | 共鳴トンネリングトランジスタ | |
JPH02364A (ja) | 半導体装置及びその製造方法 | |
JPS639149A (ja) | メタルベ−ストランジスタ | |
JPH0770706B2 (ja) | 高速半導体装置 | |
JPS58197770A (ja) | 半導体装置 | |
JP2623698B2 (ja) | ヘテロ接合トランジスタ | |
JP2569616B2 (ja) | 半導体装置 | |
JPS61154071A (ja) | 高速半導体装置 | |
JP2925566B2 (ja) | 超電導トランジスタ | |
JPS63229752A (ja) | 超高速半導体装置 | |
JPS62141769A (ja) | バイポ−ラトランジスタ | |
JPS61158184A (ja) | 半導体装置 | |
JPS636878A (ja) | ヘテロ接合化合物バイポ−ラ・トランジスタ | |
JPS61272969A (ja) | ホツトエレクトロントランジスタの構造 | |
JPS62128562A (ja) | 半導体装置 | |
JPH0810762B2 (ja) | 半導体装置 | |
JPH0431192B2 (ja) |