JPH0764505A - Method of driving pdp - Google Patents
Method of driving pdpInfo
- Publication number
- JPH0764505A JPH0764505A JP5234227A JP23422793A JPH0764505A JP H0764505 A JPH0764505 A JP H0764505A JP 5234227 A JP5234227 A JP 5234227A JP 23422793 A JP23422793 A JP 23422793A JP H0764505 A JPH0764505 A JP H0764505A
- Authority
- JP
- Japan
- Prior art keywords
- bits
- signal
- error
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、駆動信号のビット数を
低減して発光輝度を増加し、しかも、画質の低下を招く
ことのないようにしたＰＤＰ駆動方法に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PDP driving method in which the number of bits of a driving signal is reduced to increase the light emission luminance and the image quality is not deteriorated.
【０００２】[0002]
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。2. Description of the Related Art Recently, as a thin and lightweight display device, P
Attention has been paid to DP (plasma display panel). This PDP driving method is completely different from the conventional CRT driving method and is a direct driving method using a digitized video input signal. Therefore, the brightness gradation emitted from the panel surface is determined by the number of bits of the signal to be handled. PDPs can be divided into two types, AC type and DC type, which have different basic characteristics. In DC type PDPs, there have been reports of improvement methods for brightness and life, which have already been issues, and progress toward practical application is being made. is there.
【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図１０に示さ
れ、駆動シーケンスと駆動波形が図１１（ａ）（ｂ）に
示される。However, in the AC type PDP, although sufficient characteristics have been obtained in terms of brightness and service life, with regard to gradation display, only a maximum of 64 gradation display has been reported at the prototype level. A future 256-gradation method based on the die driving method (ADS subfield method) has been proposed. A panel structure of a PDP (plasma display panel) 10 used in this method is shown in FIG. 10, and a driving sequence and a driving waveform are shown in FIGS. 11 (a) and 11 (b).
【０００４】図１０において、表示面側の表面ガラス基
板１１の下面に、対になるＸサスティン電極１２、Ｙサ
スティン電極１３を透明電極と補助電極で形成する。補
助電極は、透明電極の抵抗による電圧降下を防ぐため、
バス電極２３を透明電極の一部に形成する。これらＸサ
スティン電極１２、Ｙサスティン電極１３の上に誘電体
層１４を設け、その上に各セル間の結合を分離するため
にストライブ状リブ１８を形成する。さらに、ＭｇＯ膜
からなる保護層１５を蒸着する。対向する裏面ガラス基
板１６上には、アドレス電極１７を形成する。アドレス
電極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。In FIG. 10, a pair of an X sustain electrode 12 and a Y sustain electrode 13 are formed by a transparent electrode and an auxiliary electrode on the lower surface of the surface glass substrate 11 on the display surface side. The auxiliary electrode prevents voltage drop due to the resistance of the transparent electrode,
The bus electrode 23 is formed on a part of the transparent electrode. A dielectric layer 14 is provided on the X sustain electrode 12 and the Y sustain electrode 13, and a stripe rib 18 is formed on the dielectric layer 14 to separate the coupling between the cells. Further, a protective layer 15 made of a MgO film is deposited. Address electrodes 17 are formed on the back glass substrate 16 facing each other. The stripe-shaped ribs 18 on the stripes are provided between the address electrodes 17, and the address electrodes 17 are covered with R.
The (red) phosphor 19, the G (green) phosphor 20, and the B (blue) phosphor 21 are separately formed. In the discharge space 22, Ne +
Xe mixed gas is enclosed.
【０００５】図１１（ａ）において、１フレームは、輝
度の相対比が１、２、４、８、１６、３２、６４、１２
８の８個のサブフィールドで構成され、８画面の輝度の
組み合わせで２５６階調の表示を行う。図１１（ｂ）に
おいて、それぞれのサブフィールドは、リフレッシュし
た１画面分のデータの書込みを行うアドレス期間とその
サブフィールドの輝度レベルを決めるサスティン期間で
構成される。アドレス期間では、最初全画面同時に各ピ
クセルに初期的に壁電荷が形成され、その後サスティン
パルスが全画面に与えられ表示を行う。サブフィールド
の明るさはサスティンパルスの数に比例し、所定の輝度
に設定される。このようにして２５６階調表示が実現さ
れる。In FIG. 11A, one frame has a relative luminance ratio of 1, 2, 4, 8, 16, 32, 64, 12.
It is composed of 8 sub-fields of 8, and 256 gradations are displayed by combining the brightness of 8 screens. In FIG. 11B, each subfield is composed of an address period for writing refreshed data for one screen and a sustain period for determining the brightness level of the subfield. In the address period, wall charges are initially formed in each pixel at the same time on the entire screen, and then sustain pulses are applied to the entire screen for display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. In this way, 256 gradation display is realized.
【０００６】[0006]
【発明が解決しようとする課題】以上のようなＡＣ駆動
方式では、階調数を増やせば増やすほど、１フレーム期
間内でパネルを点灯発光させる準備期間としてのアドレ
ス期間のビット数が増加するため、発光期間としてのサ
スティン期間が相対的に短くなり、最大輝度が低下す
る。このように、パネル面から発光される輝度階調は、
扱う信号のビット数によって定まるため、扱う信号のビ
ット数を増やせば、画質は向上するが、発光輝度が低下
し、逆に扱う信号のビット数を減らせば、発光輝度が増
加するが、階調表示が少なくなり、画質の低下を招く。In the AC driving method as described above, as the number of gradations increases, the number of bits in the address period as the preparation period for lighting and emitting the panel within one frame period increases. The sustain period as a light emitting period becomes relatively short, and the maximum brightness decreases. In this way, the brightness gradation emitted from the panel surface is
Since it depends on the number of bits of the signal to be handled, if the number of bits of the signal to be handled is increased, the image quality is improved, but the light emission brightness is reduced. Conversely, if the number of bits of the signal to be handled is reduced, the light emission brightness is increased. The number of displays is reduced and the image quality is deteriorated.
【０００７】本発明は、入力信号のビット数よりも出力
駆動信号のビット数を低減しながら、入力信号と発光輝
度との濃淡誤差を最小にするとともに、回路構成を低減
するためのＰＤＰ駆動方法を提供することを目的とす
る。According to the present invention, the number of bits of the output drive signal is made smaller than the number of bits of the input signal, while minimizing the shading error between the input signal and the emission brightness and reducing the circuit configuration. The purpose is to provide.
【０００８】[0008]
【課題を解決するための手段】本発明は、映像信号入力
端子３０にｎビットで量子化されて入力した原画素映像
信号またはＲ、Ｇ、Ｂの各映像信号入力端子３０Ｒ、３
０Ｇ、３０Ｂにそれぞれｎビットで量子化されて入力し
た各カラー信号に、原画素より過去に生じた再現誤差を
その周辺画素の多値化誤差を荷重して加えた誤差拡散法
により加算して拡散出力信号を得、ｎビットより少ない
ｍビットに変換した駆動信号で駆動するようにしたこと
を特徴とするＰＤＰ駆動方法ＰＤＰ駆動方法である。According to the present invention, an original pixel video signal which is quantized by n bits and input to a video signal input terminal 30 or each of R, G and B video signal input terminals 30R and 3R is provided.
To each color signal that is quantized and input to 0G and 30B by n bits, a reproduction error generated in the past from the original pixel is added by the error diffusion method in which the multi-valued error of the peripheral pixels is added. A PDP driving method is characterized in that a spread output signal is obtained and driven by a driving signal converted into m bits less than n bits.
【０００９】[0009]
【作用】原画素より過去に生じた周辺画素の再現誤差を
原画素に組み入れる。誤差を組み入れて拡散させた拡散
出力信号をビット変換回路３３に送り、ｎビットで量子
化されていた拡散出力信号を、ｍ（ｎ−１ビット以下）
ビットに変換して映像出力端子３４より出力する。この
ようにして、原映像入力信号よりも少ないビット数の信
号により、発光輝度が低下することなく、しかも、滑ら
かな応答が得られる。カラー信号の場合には、カラー３
原色の各色に対して同様の処理を行う。また、出力画素
に、垂直と水平においてそれぞれ多値化誤差を加重して
加えて、より一層の濃淡再現性、解像度、滑らかさを向
上させる。Function: The reproduction error of the peripheral pixels generated in the past from the original pixel is incorporated into the original pixel. The diffused output signal in which the error is incorporated and diffused is sent to the bit conversion circuit 33, and the diffused output signal quantized by n bits is m (n-1 bit or less).
It is converted into bits and output from the video output terminal 34. In this way, a signal having a smaller number of bits than the original image input signal can obtain a smooth response without lowering the emission brightness. Color 3 for color signals
The same process is performed for each primary color. Further, the multi-value quantization error is weighted and added to the output pixel in each of the vertical and horizontal directions to further improve the grayscale reproducibility, resolution, and smoothness.
【００１０】[0010]
【実施例】以下、本発明の実施例を図面に基づき説明す
る。図１は、第１実施例の誤差拡散回路で、この回路に
おいて、３０は、ｎビットの原画素Ａｉ，ｊの映像信号
入力端子で、この映像信号入力端子３０は、垂直方向加
算回路３１、水平方向加算回路３２を経て、さらにビッ
ト変換回路３３でビット数を減らす処理をして映像出力
端子３４に接続される。また、前記水平方向加算回路３
２の出力側には、誤差検出回路３５が接続されている。
この誤差検出回路３５は、予め設定された補正誤差レベ
ルのデータを記憶するメモリ３８、このメモリ３８の出
力と水平方向加算回路３２からの拡散出力信号との差を
とって誤差信号を出力する減算回路３９、この誤差信号
に所定の重み付けをするための誤差荷重を出力する荷重
回路４０、４１からなる。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an error diffusion circuit of the first embodiment. In this circuit, 30 is a video signal input terminal of an n-bit original pixel Ai, j, and this video signal input terminal 30 is a vertical direction addition circuit 31, After passing through the horizontal addition circuit 32, the bit conversion circuit 33 further reduces the number of bits, and is connected to the video output terminal 34. Also, the horizontal direction addition circuit 3
An error detection circuit 35 is connected to the output side of 2.
The error detection circuit 35 is a memory 38 that stores data of a preset correction error level, and a subtraction that outputs an error signal by taking the difference between the output of this memory 38 and the diffusion output signal from the horizontal direction addition circuit 32. The circuit 39 includes weight circuits 40 and 41 for outputting an error weight for weighting the error signal with a predetermined weight.
【００１１】この誤差検出回路３５の荷重回路４０、４
１の出力側には、原画素Ａｉ，ｊよりｈライン前の画
素、例えば１ラインだけ過去に生じた再現誤差Ｅｊ−１
を出力するｈライン遅延回路３６を介して前記垂直方向
加算回路３１に接続されるとともに、原画素Ａｉ，ｊよ
りｄドット前の画素、例えば１ドットだけ過去に生じた
再現誤差Ｅｉ−１を出力するｄドット遅延回路３７を介
して前記水平方向加算回路３２に接続されている。The load circuits 40, 4 of the error detection circuit 35
On the output side of 1, the reproduction error Ej−1 that occurs in the pixel h line before the original pixel Ai, j, for example, in the past by one line
Is connected to the vertical direction adder circuit 31 via an h line delay circuit 36 for outputting a reproduction error Ei-1 which is a pixel d dots before the original pixel Ai, j, for example, one dot in the past. It is connected to the horizontal addition circuit 32 via a d-dot delay circuit 37.
【００１２】以上のような構成による回路の作用を説明
する。 （１）補正輝度線が直線の場合 ＰＤＰ１０への駆動信号に対する発光輝度レベルを実測
し、この発光輝度レベルをその最大値で正規化したもの
が図３に示す階段状の実測線であったものとする。な
お、この例では、映像入力信号が８ビットであるもの
を、駆動信号を４ビットにした例を示している。前記実
測線に基づいて、ｙ＝ａｘ＋ｂで表わされる補正輝度線
を求める。この補正輝度線は、ｙ＝ｘという理想線にや
やずれているので、補正をすることが必要となる。これ
を補正した輝度線は、図４に示され、拡散出力信号レベ
ルに対し｛（補正輝度線勾配ａ−１）−補正輝度線接片
ｂ｝の補正を施したものである。この図４のように、補
正輝度線をｙ＝ｘとなるように補正したときの階段状の
データがメモリ３８に記憶される。The operation of the circuit configured as above will be described. (1) When the correction luminance line is a straight line The light emission luminance level for the drive signal to the PDP 10 is actually measured, and the light emission luminance level is normalized by its maximum value to obtain the stepwise measurement line shown in FIG. And In this example, the video input signal is 8 bits, and the drive signal is 4 bits. A corrected luminance line represented by y = ax + b is obtained based on the measured line. Since this corrected luminance line is slightly deviated from the ideal line of y = x, it is necessary to correct it. The luminance line corrected for this is shown in FIG. 4, and the diffusion output signal level is corrected by {(corrected luminance line gradient a-1) -corrected luminance line contact b}. As shown in FIG. 4, stepwise data when the correction luminance line is corrected to be y = x is stored in the memory 38.
【００１３】補正輝度線が、ｙ＝ｘの場合、補正輝度レ
ベルは発光輝度レベルと同一になる。したがって、駆動
出力ビット数をｍとすれば２のｍ乗、具体的にはｍ＝４
とすれば、２の４乗＝１６ワードの輝度レベルのデータ
をメモリ３８に記憶させればよい。なお、図３におい
て、補正輝度線ｙ＝ａｘ＋ｂが、ｙ＝ｘとほとんど一致
している場合には、図４に示すような処理をすることな
く、図３に示した実測値のデータをメモリ３８に記憶し
てもよい。When the corrected luminance line is y = x, the corrected luminance level becomes the same as the emission luminance level. Therefore, if the number of drive output bits is m, 2 to the m-th power, specifically, m = 4
Then, the data of the brightness level of 2 4 = 16 words may be stored in the memory 38. In FIG. 3, when the corrected luminance line y = ax + b almost coincides with y = x, the actual measurement value data shown in FIG. 3 is stored in the memory without performing the processing shown in FIG. 38 may be stored.
【００１４】以上のような構成における誤差拡散方式の
原理は、２つの輝度階調で密度変調を行い、ある広がり
を持った小領域内で視覚上擬似的な階調を作り出し、多
階調を得るようにしたものである。図３によりさらに詳
しく説明する。 Ａｉ，ｊ ：現処理対象の入力画素値 Ａｉ，ｊ−１：１ライン前の入力画素値 Ａｉ−１，ｊ：１ドット前の入力画素値 δｖ：１ライン前からの拡散出力画素の誤差荷重値 δｈ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号
と、メモリ３８からのデータとが、減算回路３９でその
差がとられて誤差出力信号が得られる。この誤差出力信
号は、荷重回路４０と４１でそれぞれＫｖ、Ｋｈの重み
付けされた誤差荷重出力信号δｖ、δｈとなり、１ライ
ン遅延回路３６と１ドット遅延回路３７に入力し、垂直
方向加算回路３１と水平方向加算回路３２で原画素Ａ
ｉ，ｊに組み入れられ、 Ｃｉ，ｊ＝Ａｉ，ｊ＋δｖ＋δｈ となる。 なお、Ｃｉ，ｊ：現処理対象の拡散出力画素値 δｖ＝Ｋｖ×｛ｆ（Ｃｉ，ｊ−１）−Ｂｒ｝ δｈ＝Ｋｈ×｛ｆ（Ｃｉ−１，ｊ）−Ｂｒ｝ ｆ（Ｃｉ，ｊ）：Ｃｉ，ｊに対する補正輝度 Ｂｒ：発光輝度レベル である。The principle of the error diffusion method in the above configuration is that density modulation is performed with two brightness gradations, and a pseudo pseudo gradation is created in a small area having a certain spread, and multi-gradation is performed. It's something I got to get. This will be described in more detail with reference to FIG. Ai, j: Input pixel value of current processing target Ai, j-1: Input pixel value one line before Ai-1, j: Input pixel value one dot before δv: Error weight of diffused output pixel from one line before Value δh: If the error weight value of the diffused output pixel from one dot before is taken, the difference between the diffused output signal input to the error detection circuit 35 and the data from the memory 38 is obtained by the subtraction circuit 39, and the error output is obtained. The signal is obtained. This error output signal becomes error weighted output signals δv and δh weighted by Kv and Kh in the weighting circuits 40 and 41, respectively, and is input to the 1-line delay circuit 36 and the 1-dot delay circuit 37, and the vertical direction addition circuit 31 Original pixel A in horizontal direction adder circuit 32
Incorporated into i, j, Ci, j = Ai, j + δv + δh. Ci, j: Diffusion output pixel value of current processing target δv = Kv × {f (Ci, j−1) −Br} δh = Kh × {f (Ci−1, j) −Br} f (Ci, j): correction luminance for Ci, j Br: emission luminance level.
【００１５】誤差を組み入れて拡散させた拡散出力信号
をビット変換回路３３に送り、このビット変換回路３３
にてｎビットで量子化された拡散出力信号を、ｍ（≦ｎ
−１）ビットに変換して映像出力端子３４より出力す
る。このようにして、原映像入力信号を誤差を組み入れ
て拡散させ、かつ、原映像入力信号よりも少ないビット
数の信号により、発光輝度が低下することなく、しか
も、滑らかな応答が得られる。The diffused output signal in which the error is incorporated and diffused is sent to the bit conversion circuit 33, and this bit conversion circuit 33 is transmitted.
The spread output signal quantized with n bits at m (≤n
-1) Converted to bits and output from the video output terminal 34. In this way, the original video input signal is diffused by incorporating an error, and a signal having a bit number smaller than that of the original video input signal allows a smooth response to be obtained without lowering the emission brightness.
【００１６】図５は、前述のように、誤差検出出力＝補
正輝度線−発光輝度レベルであり、図１に示す誤差検出
回路３５では、これらの演算を減算回路３９で行った
が、この演算データをメモリ３８に記憶させることもで
きる。この場合には、２のｎ乗、具体的にはｎ＝８の場
合、２の８乗＝２５６ワードのメモリ３８を必要とす
る。ただし、減算回路３９は省略できる。また、このメ
モリ３８のデータに、予め重み付けしたデータをメモリ
３８に記憶させれば、荷重回路４０と４１は省略でき
る。As described above, FIG. 5 shows the error detection output = corrected luminance line-light emission luminance level. In the error detection circuit 35 shown in FIG. 1, these calculations are performed by the subtraction circuit 39. The data can also be stored in the memory 38. In this case, the memory 38 of 2 8 = 256 words is needed when 2 n, specifically, n = 8. However, the subtraction circuit 39 can be omitted. If weighted data is stored in the memory 38, the weight circuits 40 and 41 can be omitted.
【００１７】（２）補正輝度線が直線でない場合 図６に示すような輝度を曲線状に補正したい場合（ガン
マ補正など）には、補正輝度線を希望する曲線に設定
し、発光輝度レベルとの誤差値を求め、前記同様にして
メモリ３８に記憶する。その他の作用は前記同様であ
る。(2) When the corrected luminance line is not a straight line When it is desired to correct the luminance as shown in FIG. 6 in a curved shape (gamma correction, etc.), the corrected luminance line is set to a desired curve and the emission luminance level and Error value is obtained and stored in the memory 38 in the same manner as described above. Other functions are the same as above.
【００１８】なお、映像信号処理ＬＳＩ回路では、処理
速度の限界近くで動作させる場合、加算回路などの遅延
時間を吸収するため、システム・クロックで同期を取り
ながら演算を行っている。水平方向の演算は、処理単位
が最小のｄ＝１ドットでは、１クロック前の画素との加
算であり、１クロックですべての演算が終了しなければ
ならない。この演算ループの中に余分な回路を挿入する
と、その遅延増加によって回路構築が不能になる。When the video signal processing LSI circuit is operated near the processing speed limit, the calculation is performed while synchronizing with the system clock in order to absorb the delay time of the adder circuit and the like. The calculation in the horizontal direction is addition with the pixel one clock before in the case of d = 1 dot, which is the minimum processing unit, and all calculations must be completed in one clock. If an extra circuit is inserted in this operation loop, the increase in the delay makes the circuit construction impossible.
【００１９】そこで、本発明では、図１に示すように、
ｈライン遅延回路３６での処理が原画素Ａｉ，ｊの入力
から十分時間的な余裕があるため、映像信号入力端子３
０のすぐ後に垂直方向加算回路３１を挿入し、ついでｄ
ドット遅延回路３７での処理が原画素Ａｉ，ｊの入力か
ら時間的な余裕がないため、水平方向加算回路３２を挿
入したものである。具体的には、ｈライン遅延回路３６
におけるｈライン遅延は、１〜３ライン前、ｄドット遅
延回路３７におけるｄドット遅延は、１〜３ドット前で
あり、好ましくは、ｈ＝１、ｄ＝１のときである。Therefore, in the present invention, as shown in FIG.
Since the processing in the h-line delay circuit 36 has a sufficient time margin from the input of the original pixel Ai, j, the video signal input terminal 3
Insert the vertical adder circuit 31 immediately after 0, and then d
Since the processing in the dot delay circuit 37 has no time margin from the input of the original pixel Ai, j, the horizontal direction addition circuit 32 is inserted. Specifically, the h line delay circuit 36
The h-line delay is 1 to 3 lines before, and the d-dot delay in the d-dot delay circuit 37 is 1 to 3 dots before. Preferably, h = 1 and d = 1.
【００２０】つぎに本発明の第２実施例を図７により説
明する。第１実施例により、概ね好ましい結果が得られ
ているが、擬似中間調表示は規則的なパターンが繰返し
発生し、擬似紋様を作ってしまうという若干の問題があ
る。擬似紋様を作ってしまう現象を図８により説明す
る。この図８は、図３の一部を抽出し拡大したものであ
り、また、図３は、ＰＤＰ１０への駆動信号に対する発
光輝度レベルを実測し、この発光輝度レベルをその最大
値で正規化したものである。なお、この例では、映像入
力信号が８ビットであるものを、駆動信号を４ビットに
した例を示している。Next, a second embodiment of the present invention will be described with reference to FIG. Although the first embodiment generally obtains a preferable result, the pseudo halftone display has some problems that a regular pattern is repeatedly generated and a pseudo pattern is formed. The phenomenon of creating a pseudo pattern will be described with reference to FIG. FIG. 8 is an enlarged view of a part of FIG. 3. Further, in FIG. 3, the emission luminance level for the drive signal to the PDP 10 is actually measured, and the emission luminance level is normalized by the maximum value. It is a thing. In this example, the video input signal is 8 bits, and the drive signal is 4 bits.
【００２１】前記実測線に基づいて、図８の補正輝度線
が求められる。この図８において、 ａ：映像入力画素値（一定値の場合） ｂ：入力ａに対する擬似中間調レベル ｅ１、ｅ２、ｅ３：誤差出力 ｄ１、ｄ２、ｄ３：誤差荷重出力 とし、また、図示のように、発光輝度レベルＢｒを黒、
黒、黒、Ｂｒ＋１を白、白、白とすると、 （１）ｂ−Ｂｒ＝ｅ１、ｅ１×Ｋｈ＝ｄ１、ａ＋ｄ１＝
ｅ２であるから、ａ＋ｄ２＝黒となる。 （２）ａ＋ｄ２＝ｅ３であるから、ａ＋ｄ２＝白とな
る。 （３）ｄ３＝０であるから、ａ＋ｄ３＝ａとなり、黒で
ある。 （４）以上を繰り返すから、黒、白、黒、黒、白、黒、
黒、白、黒、…と黒、白、黒が一定の周期で出現する。 以上は、水平方向のみで考えたが、垂直方向でも同様で
ある。したがって、水平と垂直の両方向について考える
と、２次元的に繰返しの紋様が現われる。Based on the measured line, the corrected luminance line of FIG. 8 is obtained. In FIG. 8, a: image input pixel value (when the value is constant) b: pseudo-halftone level for input a e1, e2, e3: error output d1, d2, d3: error weight output, and as shown in the figure The emission brightness level Br to black,
If black, black, and Br + 1 are white, white, and white, (1) b-Br = e1, e1 * Kh = d1, a + d1 =
Since it is e2, a + d2 = black. (2) Since a + d2 = e3, a + d2 = white. (3) Since d3 = 0, a + d3 = a, which is black. (4) Because the above is repeated, black, white, black, black, white, black,
Black, white, black, ... and black, white, black appear at regular intervals. The above is considered only in the horizontal direction, but the same applies to the vertical direction. Therefore, considering both horizontal and vertical directions, a repeating pattern appears two-dimensionally.
【００２２】このような紋様を解消するのが図７に示し
た回路である。この図７は、図１に示した誤差拡散回路
において、原画質を劣化させない程度のランダムな補正
値を加算および／または減算する手段として、補正量制
御部４２、補正量出力部４３、補正加算回路４４を付加
したものである。すなわち、補正加算回路４４を回路中
の適宜な位置に挿入し、この補正加算回路４４には、原
画質を劣化させない、誤差荷重出力値以下の補正値を出
力する補正量出力部４３を接続する。この補正量出力部
４３は、一定の補正値であれば、再び規則的パターンが
繰返し発生して擬似紋様となるので、補正量制御部４２
によって、補正量出力部４３の補正値が、大、小、正、
負、正負混合などランダムな値になるように制御する。The circuit shown in FIG. 7 eliminates such a pattern. FIG. 7 shows a correction amount control unit 42, a correction amount output unit 43, a correction addition unit as means for adding and / or subtracting a random correction value that does not deteriorate the original image quality in the error diffusion circuit shown in FIG. The circuit 44 is added. That is, the correction addition circuit 44 is inserted at an appropriate position in the circuit, and the correction addition circuit 44 is connected to the correction amount output unit 43 that outputs a correction value equal to or less than the error weight output value without deteriorating the original image quality. . If the correction amount output unit 43 has a constant correction value, a regular pattern is repeatedly generated again to form a pseudo pattern, so the correction amount control unit 42.
The correction value of the correction amount output unit 43 is large, small, positive,
It controls to have random values such as negative and positive / negative mixture.
【００２３】補正加算回路４４の挿入位置は、つぎのい
ずれであってもよい。 （１）図１のように、垂直方向加算回路３１と水平方向
加算回路３２の間に挿入する場合 （２）映像入力端子３０と垂直方向加算回路３１の間に
挿入する場合 （３）水平方向加算回路３２の出力側に挿入する場合 （４）減算回路３９と荷重回路４０、荷重回路４１の間
に挿入する場合 以上のように補正加算回路４４を挿入することによっ
て、擬似中間調表示は規則的なパターンが発生しなくな
り、擬似紋様を解消する。The insertion position of the correction addition circuit 44 may be any of the following. (1) As shown in FIG. 1, when inserted between the vertical direction addition circuit 31 and the horizontal direction addition circuit 32 (2) When inserted between the video input terminal 30 and the vertical direction addition circuit 31 (3) Horizontal direction When inserting on the output side of the adding circuit 32 (4) When inserting between the subtracting circuit 39 and the weighting circuit 40 and the weighting circuit 41 By inserting the correction adding circuit 44 as described above, the pseudo halftone display is ruled. Pattern disappears and the pseudo pattern is eliminated.
【００２４】つぎに、本発明の第３実施例を図９により
説明する。前記実施例では、映像入力信号が１つだけで
あったが、この例では、カラー３原色信号の各色に対し
てカラーバランスを崩すことなく擬似中間調表示を可能
とするものである。図９は、赤色（Ｒ）、緑色（Ｇ）、
青色（Ｂ）のカラー３原色信号の各色に対してそれぞれ
誤差拡散する回路で、２９Ｒは、Ｒ誤差拡散回路、２９
Ｇは、Ｇ誤差拡散回路、２９Ｂは、Ｂ誤差拡散回路であ
る。内部構成は、それぞれ図７と同一である。それぞれ
のＲ映像出力端子３４Ｒ、Ｇ映像出力端子３４Ｇ、Ｂ映
像出力端子３４Ｂは、ＰＤＰ１０に接続される。Next, a third embodiment of the present invention will be described with reference to FIG. In the above embodiment, there is only one video input signal, but in this example, pseudo halftone display is possible for each color of the three color primary color signals without disturbing the color balance. FIG. 9 shows red (R), green (G),
A circuit for performing error diffusion for each color of the blue (B) color three primary color signals, and 29R is an R error diffusion circuit, 29R
G is a G error diffusion circuit, and 29B is a B error diffusion circuit. The internal configuration is the same as in FIG. 7, respectively. The respective R video output terminal 34R, G video output terminal 34G, and B video output terminal 34B are connected to the PDP 10.
【００２５】また、以上のＲ、Ｇ、Ｂの各誤差拡散回路
２９Ｒ、２９Ｇ、２９Ｂの補正加算回路４４には、図７
と同様、擬似中間調表示によって得られた画像に発生し
た擬似紋様を解消することを目的として、原画質を劣化
させない程度のランダムな補正値を加算および／または
減算する手段として、補正量制御部４２、補正量出力部
４３、補正加算回路４４を付加する。Further, the correction addition circuit 44 of each of the R, G, and B error diffusion circuits 29R, 29G, and 29B described above has a configuration shown in FIG.
Similarly to the above, the correction amount control unit is used as a means for adding and / or subtracting a random correction value that does not deteriorate the original image quality for the purpose of eliminating the pseudo pattern generated in the image obtained by the pseudo halftone display. 42, a correction amount output unit 43, and a correction addition circuit 44 are added.
【００２６】以上のような擬似中間調表示において、Ｒ
映像信号入力または再現誤差値に、原画質を劣化させな
い程度のランダムな補正値を加算および／または減算す
ることにより、擬似中間調表示は規則的なパターンが発
生しなくなり、擬似紋様が解消される。In the pseudo halftone display as described above, R
By adding and / or subtracting a random correction value that does not deteriorate the original image quality to the video signal input or reproduction error value, the pseudo halftone display does not generate a regular pattern and the pseudo pattern is eliminated. .
【００２７】誤差と補正値を組み入れて拡散させた拡散
出力信号をビット変換回路３３に送り、このビット変換
回路３３にてｎビットで量子化された拡散出力信号を、
ｍ（≦ｎ−１）ビットに変換してＲ映像出力端子Ｒ映像
出力端子３４Ｒより出力する。同様にして、Ｇ映像出力
端子３４Ｇ、Ｂ映像出力端子３４Ｂの各出力も、Ｇ、Ｂ
の各原映像入力信号に誤差と補正値を組み入れて拡散さ
せ、かつ、原映像入力信号よりも少ないビット数に変換
されてＰＤＰ１０に送られ、ＰＤＰ１０に発光輝度が低
下することなく、しかも、紋様のない状態で表示され
る。The diffused output signal in which the error and the correction value are incorporated and diffused is sent to the bit conversion circuit 33, and the diffused output signal quantized by n bits in the bit conversion circuit 33 is
It is converted into m (≦ n−1) bits and output from the R video output terminal R video output terminal 34R. Similarly, the outputs of the G video output terminals 34G and B video output terminals 34B are
The error and the correction value are incorporated into each original image input signal to be diffused, and the number of bits is converted into a smaller number of bits than the original image input signal and is sent to the PDP 10. Is displayed without.
【００２８】[0028]
（１）本発明は、以上のような方法を採用したので、入
力信号のビット数よりも出力駆動信号のビット数を低減
しながら、入力信号と発光輝度との濃淡誤差を最小にす
るとともに、回路構成を低減するためのＰＤＰ駆動方法
を提供できる。(1) Since the present invention adopts the method as described above, while reducing the number of bits of the output drive signal as compared with the number of bits of the input signal, the grayscale error between the input signal and the emission brightness is minimized, and A PDP driving method for reducing the circuit configuration can be provided.
【００２９】（２）カラー信号の場合にも、カラー３原
色の各色に対して同様の処理を行い、また、出力画素
に、垂直と水平においてそれぞれ多値化誤差を加重して
加えて、より一層の濃淡再現性、解像度、滑らかさを向
上させることができる。(2) In the case of a color signal, the same processing is performed for each of the three primary colors of color, and the output pixel is weighted with a multi-valued error in each of the vertical and horizontal directions. The grayscale reproducibility, resolution, and smoothness can be further improved.
【図１】本発明によるＰＤＰ駆動方法の第１実施例を示
すブロック図である。FIG. 1 is a block diagram showing a first embodiment of a PDP driving method according to the present invention.
【図２】画素の座標位置の説明図である。FIG. 2 is an explanatory diagram of coordinate positions of pixels.
【図３】駆動信号対発光輝度レベルの実測線図である。FIG. 3 is an actual measurement diagram of drive signal vs. emission luminance level.
【図４】補正された輝度レベルの特性線図である。FIG. 4 is a characteristic diagram of a corrected brightness level.
【図５】誤差出力の特性線図である。FIG. 5 is a characteristic diagram of error output.
【図６】補正輝度線が曲線の場合の特性線図である。FIG. 6 is a characteristic diagram when the corrected luminance line is a curve.
【図７】本発明によるＰＤＰ駆動方法の第２実施例を示
すブロック図である。FIG. 7 is a block diagram showing a second embodiment of the PDP driving method according to the present invention.
【図８】図３に示す駆動信号対発光輝度レベルの実測線
を一部抽出した拡大図である。FIG. 8 is an enlarged view in which a part of the actual measurement line of the drive signal vs. emission luminance level shown in FIG. 3 is extracted.
【図９】本発明によるＰＤＰ駆動方法の第３実施例を示
すブロック図である。FIG. 9 is a block diagram showing a third embodiment of the PDP driving method according to the present invention.
【図１０】２５６階調の手法に使用されるＰＤＰの斜視
図である。FIG. 10 is a perspective view of a PDP used in a 256 gradation method.
【図１１】２５６階調の手法における駆動シーケンスと
駆動波形図である。FIG. 11 is a drive sequence diagram and a drive waveform diagram in the 256 gradation method.
１０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、２９Ｒ…Ｒ誤差拡散回路、２９Ｇ…Ｇ誤差
拡散回路、２９Ｂ…Ｂ誤差拡散回路、３０Ｒ…Ｒ映像信
号入力端子、３０Ｇ…Ｇ映像信号入力端子、３０Ｂ…Ｂ
映像信号入力端子、３１…垂直方向加算回路、３２…水
平方向加算回路、３３…ビット変換回路、３４Ｒ…Ｒ映
像出力端子、３４Ｇ…Ｇ映像出力端子、３４Ｂ…Ｂ映像
出力端子、３５…誤差検出回路、３６…ｈライン遅延回
路、３７…ｄドット遅延回路、３８…メモリ、３９…減
算回路、４０…荷重回路、４１…荷重回路、４２…補正
量制御部、４３…補正量出力部、４４…補正加算回路。10 ... PDP (plasma display panel), 1
1 ... Surface glass substrate, 12 ... X sustain electrode, 13 ...
Y sustain electrode, 14 ... Dielectric layer, 15 ... Protective layer, 1
6 ... Back glass substrate, 17 ... Address electrode, 18 ... Strip-shaped rib, 19 ... R (red) phosphor, 20 ... G (green)
Fluorescent material, 21 ... B (blue) fluorescent material, 22 ... Discharge space, 23
... bus electrode, 29R ... R error diffusion circuit, 29G ... G error diffusion circuit, 29B ... B error diffusion circuit, 30R ... R video signal input terminal, 30G ... G video signal input terminal, 30B ... B
Video signal input terminal, 31 ... Vertical direction addition circuit, 32 ... Horizontal direction addition circuit, 33 ... Bit conversion circuit, 34R ... R video output terminal, 34G ... G video output terminal, 34B ... B video output terminal, 35 ... Error detection Circuit, 36 ... h line delay circuit, 37 ... d dot delay circuit, 38 ... memory, 39 ... subtraction circuit, 40 ... weight circuit, 41 ... weight circuit, 42 ... correction amount control unit, 43 ... correction amount output unit, 44 ... correction addition circuit.
Claims (4)
化されて入力した原画素映像信号に、原画素より過去に
生じた再現誤差を加算して拡散出力信号を得、ｎビット
より少ないｍビットに変換した駆動信号で駆動するよう
にしたことを特徴とするＰＤＰ駆動方法。1. A diffused output signal is obtained by adding a reproduction error generated in the past from the original pixel to the original pixel video signal quantized and input to the video signal input terminal 30 with n bits, and m is less than n bits. A PDP driving method characterized in that driving is performed by a driving signal converted into bits.
化されて入力した原画素映像信号に、原画素より過去に
生じたその周辺画素の多値化誤差を荷重して加えた誤差
拡散法により入力信号と発光輝度との濃淡誤差を最小に
するようにしたことを特徴とするＰＤＰ駆動方法。2. An error diffusion method in which an original pixel video signal quantized by n bits and input to a video signal input terminal 30 is added with a multi-valued error of its peripheral pixels generated in the past from the original pixel. The PDP driving method is characterized by minimizing the shading error between the input signal and the emission luminance.
Ｒ、３０Ｇ、３０Ｂにそれぞれｎビットで量子化されて
入力した各カラー信号に、原画素より過去に生じた再現
誤差を加算して拡散出力信号を得、ｎビットより少ない
ｍビットに変換した駆動信号で駆動するようにしたこと
を特徴とするＰＤＰ駆動方法。3. R, G, B video signal input terminals 30
Driving in which a diffused output signal is obtained by adding a reproduction error generated in the past from the original pixel to each color signal that is quantized and input into R, 30G, and 30B with n bits, and converted into m bits less than n bits A PDP driving method characterized by being driven by a signal.
Ｒ、３０Ｇ、３０Ｂにそれぞれｎビットで量子化されて
入力した各カラー信号に、原画素より過去に生じたその
周辺画素の多値化誤差を荷重して加えた誤差拡散法によ
り入力信号と発光輝度との濃淡誤差を最小にするように
したことを特徴とするＰＤＰ駆動方法。4. An R, G, B video signal input terminal 30.
An input signal and light emission by an error diffusion method in which each color signal quantized and input to R, 30G, and 30B by n bits is weighted with a multi-valued error of its peripheral pixels generated in the past from the original pixel. A PDP driving method characterized in that a grayscale error with respect to luminance is minimized.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234227A JP3006363B2 (en) | 1993-08-26 | 1993-08-26 | PDP drive method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234227A JP3006363B2 (en) | 1993-08-26 | 1993-08-26 | PDP drive method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0764505A true JPH0764505A (en) | 1995-03-10 |
| JP3006363B2 JP3006363B2 (en) | 2000-02-07 |
Family
ID=16967693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5234227A Expired - Fee Related JP3006363B2 (en) | 1993-08-26 | 1993-08-26 | PDP drive method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006363B2 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069609A (en) * | 1995-04-17 | 2000-05-30 | Fujitsu Limited | Image processor using both dither and error diffusion to produce halftone images with less flicker and patterns |
| KR20010062310A (en) * | 1999-12-10 | 2001-07-07 | 사토 히로시 | Color Image Display System |
| EP0989537A3 (en) * | 1998-09-22 | 2002-02-13 | Matsushita Electric Industrial Co., Ltd. | Improved multilevel image display method |
| EP1324305A1 (en) * | 2000-10-03 | 2003-07-02 | Seiko Epson Corporation | Image processing method, image processing apparatus, electronic device, image processing program, and recorded medium on which the program is recorded |
| JP2004294898A (en) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | Apparatus, program and method for image processing, and display device |
| US6965389B1 (en) | 1999-09-08 | 2005-11-15 | Victor Company Of Japan, Ltd. | Image displaying with multi-gradation processing |
| KR100517367B1 (en) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | Error Diffusion Processing Circuit of Plasma Display Panel |
| KR100517366B1 (en) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | Error Diffusion Processing Circuit of Plasma Display Panel |
| KR100517365B1 (en) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | Error Diffusion Processing Circuit of Plasma Display Panel |
| JP2005536924A (en) * | 2002-08-19 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Video circuit |
| JP2006011027A (en) * | 2004-06-25 | 2006-01-12 | Victor Co Of Japan Ltd | Image signal processor |
| EP2105912A2 (en) * | 1995-07-21 | 2009-09-30 | Canon Kabushiki Kaisha | Drive circuit for display device with uniform luminance characteristics |
-
1993
- 1993-08-26 JP JP5234227A patent/JP3006363B2/en not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069609A (en) * | 1995-04-17 | 2000-05-30 | Fujitsu Limited | Image processor using both dither and error diffusion to produce halftone images with less flicker and patterns |
| EP2105912A2 (en) * | 1995-07-21 | 2009-09-30 | Canon Kabushiki Kaisha | Drive circuit for display device with uniform luminance characteristics |
| EP0989537A3 (en) * | 1998-09-22 | 2002-02-13 | Matsushita Electric Industrial Co., Ltd. | Improved multilevel image display method |
| US6556214B1 (en) | 1998-09-22 | 2003-04-29 | Matsushita Electric Industrial Co., Ltd. | Multilevel image display method |
| KR100517365B1 (en) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | Error Diffusion Processing Circuit of Plasma Display Panel |
| KR100517367B1 (en) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | Error Diffusion Processing Circuit of Plasma Display Panel |
| KR100517366B1 (en) * | 1998-12-01 | 2005-11-25 | 엘지전자 주식회사 | Error Diffusion Processing Circuit of Plasma Display Panel |
| US6965389B1 (en) | 1999-09-08 | 2005-11-15 | Victor Company Of Japan, Ltd. | Image displaying with multi-gradation processing |
| KR20010062310A (en) * | 1999-12-10 | 2001-07-07 | 사토 히로시 | Color Image Display System |
| EP1324305A1 (en) * | 2000-10-03 | 2003-07-02 | Seiko Epson Corporation | Image processing method, image processing apparatus, electronic device, image processing program, and recorded medium on which the program is recorded |
| EP1324305A4 (en) * | 2000-10-03 | 2006-10-11 | Seiko Epson Corp | Image processing method, image processing apparatus, electronic device, image processing program, and recorded medium on which the program is recorded |
| US7202879B2 (en) | 2000-10-03 | 2007-04-10 | Seiko Epson Corporation | Image processing method, image processing apparatus, electronic device, image processing program, and recording medium on which the same program is recorded |
| JP2005536924A (en) * | 2002-08-19 | 2005-12-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Video circuit |
| US8537076B2 (en) | 2002-08-19 | 2013-09-17 | Entropic Communications, Inc. | Video circuit |
| JP2004294898A (en) * | 2003-03-27 | 2004-10-21 | Seiko Epson Corp | Apparatus, program and method for image processing, and display device |
| JP4506092B2 (en) * | 2003-03-27 | 2010-07-21 | セイコーエプソン株式会社 | Image processing method, image processing apparatus, and display device |
| JP2006011027A (en) * | 2004-06-25 | 2006-01-12 | Victor Co Of Japan Ltd | Image signal processor |
| JP4572599B2 (en) * | 2004-06-25 | 2010-11-04 | 日本ビクター株式会社 | Image signal processing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3006363B2 (en) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100499102B1 (en) | Apparatus and Method of Driving Plasma Display Panel | |
| EP1536400B1 (en) | Method for processing a gray level in a plasma display panel and apparatus using the same | |
| JPH07175439A (en) | Driving method for display device | |
| JPH08152863A (en) | Method and device for driving display | |
| JP3430593B2 (en) | Display device driving method | |
| JP3006363B2 (en) | PDP drive method | |
| US7256794B2 (en) | Method and apparatus for processing video data of display device | |
| JP4160575B2 (en) | Plasma display device and driving method thereof | |
| US7453422B2 (en) | Plasma display panel having an apparatus and method for displaying pictures | |
| US20020175922A1 (en) | Method and apparatus for eliminating flicker in plasma display panel | |
| US20050088373A1 (en) | Gray scale expression method in plasma display panel and driving apparatus for plasma display panel | |
| JP2817597B2 (en) | Display device drive circuit | |
| KR20050076442A (en) | Image processing method for plasma display panel | |
| JP3508184B2 (en) | Error diffusion processing circuit of display device | |
| JP2982575B2 (en) | PDP drive circuit | |
| JP2970336B2 (en) | PDP drive circuit | |
| JP2970332B2 (en) | PDP drive circuit | |
| JPH07105363A (en) | Error spread processing method for display device | |
| JP3381339B2 (en) | Error diffusion circuit for pseudo halftone display | |
| JPH08146908A (en) | Display driving method and device therefor | |
| KR20050030761A (en) | A reverse gamma correction lut generation method of the plasma display panel | |
| KR100738816B1 (en) | Image Processing Device and Method for Plasma Display Panel | |
| KR20060091208A (en) | Image processing device and method for plasma display panel | |
| JPH07121134A (en) | Error diffusion circuit of pseudo medium contrast display device | |
| JPH07121135A (en) | Error diffusion circuit of pseudo medium contrast display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |