JPH07121135A - Error diffusion circuit of pseudo medium contrast display device - Google Patents

Abstract

PURPOSE:To prevent the generation of pseudo patterns by minimizing various density errors with a small number of gradations. CONSTITUTION:This error diffusion circuit includes adder circuits 31, 32 which acid the reproduction errors generated in the past in input video signals of n-bit, a bit conversion circuit 33 which converts the diffusion output signals to signals of m(<=n-1) bit outputted therefrom, an error detecting circuit 35 which detects the difference between a set correction luminance level and the diffusion output signals, weights the error and outputs the weighted error and delay circuits 36, 37 which delay the error load output signals outputted therefrom and output the delayed signals as a reproduction error to the adder circuits 31, 32. Smooth response is obtd. with the signals of the bit number smaller than the bit number of the original video input signals without degradation in light emission luminance. Further, a correction adder circuit 50 adds the signals obtd. by multiplying the pseudo random pulse signals of a source polynominal circuit 52 by the factor of + or -k times in a correction factor circuit 56 to the input signals. Even if the input levels are the same continuous value, a fluctuation is made in the video output signals outputted to the display panel and the signals do not attain the same continuous value.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、駆動信号のビット数を
低減して発光輝度を増加し、しかも、画質の低下を招く
ことのないようにした擬似中間調表示装置（例えば、プ
ラズマディスプレイパネル（以下単にＰＤＰと記述す
る）表示装置）の誤差拡散回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pseudo-halftone display device (for example, a plasma display panel) in which the number of bits of a drive signal is reduced to increase the light emission brightness and the image quality is not deteriorated. The present invention relates to an error diffusion circuit of a display device (hereinafter simply referred to as PDP).

【０００２】[0002]

【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。ＰＤＰは基
本的特性の異なるＡＣ型とＤＣ型の２方式に分けられる
が、ＤＣ型ＰＤＰでは、すでに課題とされていた輝度と
寿命について改善手法の報告があり、実用化へ向けて進
展しつつある。2. Description of the Related Art Recently, as a thin and lightweight display device, P
Attention is paid to DP display devices. The drive system of this PDP display device is completely different from the conventional CRT drive system, and is a direct drive system by a digitized video input signal. Therefore, the brightness gradation emitted from the panel surface is determined by the number of bits of the signal to be handled. PDPs can be divided into two types, AC type and DC type, which have different basic characteristics. In DC type PDPs, there have been reports of improvement methods for brightness and life, which have already been issues, and progress toward practical application is being made. is there.

【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ１０の構造は図４
に示すように構成され、その駆動シーケンスと駆動波形
は図５の（ａ）、（ｂ）に示すようになる。However, in the AC type PDP, although sufficient characteristics have been obtained in terms of brightness and service life, with regard to gradation display, only a maximum of 64 gradation display has been reported at the prototype level. A future 256-gradation method based on the die driving method (ADS subfield method) has been proposed. The structure of the PDP 10 used in this method is shown in FIG.
The drive sequence and drive waveform are as shown in FIGS. 5A and 5B.

【０００４】図４において、表示面側の表面ガラス基板
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。In FIG. 4, a pair of X sustain electrode 12 and Y sustain electrode 13 are formed on the lower surface of the surface glass substrate 11 on the display surface side by a transparent electrode and an auxiliary electrode. The auxiliary electrode forms the bus electrode 23 on a part of the transparent electrode in order to prevent a voltage drop due to the resistance of the transparent electrode. A dielectric layer 14 is provided on the X sustain electrode 12 and the Y sustain electrode 13, and a stripe rib 18 is formed on the dielectric layer 14 to separate the coupling between the cells. Further, a protective layer 15 made of a MgO film is deposited. Address electrodes 17 are formed on the back glass substrate 16 facing each other. The stripe-shaped ribs 18 on the stripes are provided between the address electrodes 17, and the address electrodes 17 are covered with R.
The (red) phosphor 19, the G (green) phosphor 20, and the B (blue) phosphor 21 are separately formed. In the discharge space 22, Ne +
Xe mixed gas is enclosed.

【０００５】図５の（ａ）において、１フレームは、輝
度の相対比が１、２、４、８、１６、３２、６４、１２
８の８個のサブフィールドで構成され、８画面の輝度の
組み合わせで２５６階調の表示を行う。図５の（ｂ）に
おいて、それぞれのサブフィールドは、リフレッシュし
た１画面分のデータの書込みを行うアドレス期間とその
サブフィールドの輝度レベルを決めるサスティン期間で
構成される。アドレス期間では、最初全画面同時に各ピ
クセルに初期的に壁電荷が形成され、その後サスティン
パルスが全画面に与えられ表示を行う。サブフィールド
の明るさはサスティンパルスの数に比例し、所定の輝度
に設定される。このようにして２５６階調表示が実現さ
れる。In FIG. 5A, one frame has a relative luminance ratio of 1, 2, 4, 8, 16, 32, 64, 12.
It is composed of 8 sub-fields of 8, and 256 gradations are displayed by combining the brightness of 8 screens. In FIG. 5B, each subfield is composed of an address period for writing refreshed data for one screen and a sustain period for determining the brightness level of the subfield. In the address period, wall charges are initially formed in each pixel at the same time on the entire screen, and then sustain pulses are applied to the entire screen for display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. In this way, 256 gradation display is realized.

【０００６】[0006]

【発明が解決しようとする課題】以上のようなＡＣ駆動
方式では、階調数を増やせば増やすほど、１フレーム期
間内でパネルを点灯発光させる準備期間としてのアドレ
ス期間のビット数が増加するため、発光期間としてのサ
スティン期間が相対的に短くなり、最大輝度が低下す
る。このように、パネル面から発光される輝度階調は、
扱う信号のビット数によって定まるため、扱う信号のビ
ット数を増やせば、画質は向上するが、発光輝度が低下
し、逆に扱う信号のビット数を減らせば、発光輝度が増
加するが、階調表示が少なくなり、画質の低下を招く。In the AC driving method as described above, as the number of gradations increases, the number of bits in the address period as the preparation period for lighting and emitting the panel within one frame period increases. The sustain period as a light emitting period becomes relatively short, and the maximum brightness decreases. In this way, the brightness gradation emitted from the panel surface is
Since it depends on the number of bits of the signal to be handled, if the number of bits of the signal to be handled is increased, the image quality is improved, but the light emission brightness is reduced. Conversely, if the number of bits of the signal to be handled is reduced, the light emission brightness is increased. The number of displays is reduced and the image quality is deteriorated.

【０００７】本出願人は、上述のような問題点を解決す
るために、図６に示すような擬似中間調表示装置の誤差
拡散回路２８を提案した（特願平５−２２９５４２
号）。この図６に示す誤差拡散回路２８は、映像信号入
力端子３０に垂直方向加算回路３１、水平方向加算回路
３２およびビット変換回路３３を介して映像出力端子３
４を結合し、水平方向加算回路３２の出力側に誤差検出
回路３５を結合する。The present applicant has proposed an error diffusion circuit 28 of a pseudo halftone display device as shown in FIG. 6 in order to solve the above-mentioned problems (Japanese Patent Application No. 5-229542).
issue). In the error diffusion circuit 28 shown in FIG. 6, the video output terminal 3 is connected to the video signal input terminal 30 via the vertical addition circuit 31, the horizontal addition circuit 32 and the bit conversion circuit 33.
4 is connected, and the error detection circuit 35 is connected to the output side of the horizontal direction addition circuit 32.

【０００８】そして、誤差検出回路３５は、ＰＤＰ１０
の輝度階調補正用に予め設定された補正輝度レベルのデ
ータを記憶するＲＯＭ（リード・オンリ・メモリ）３
８、このＲＯＭ３８の設定デ−タと水平方向加算回路３
２からの拡散出力信号との差をとって誤差信号を出力す
る減算回路３９、この誤差信号に所定の重み付けをして
誤差荷重信号を出力する荷重回路４０、４１からなる。Then, the error detection circuit 35 is connected to the PDP 10
(Read-only memory) 3 that stores the data of the correction brightness level preset for the brightness gradation correction of
8. Setting data of this ROM 38 and horizontal direction addition circuit 3
The subtraction circuit 39 outputs a difference signal from the diffused output signal from 2 and outputs an error signal, and the weight circuits 40 and 41 output a difference weight signal by weighting the difference signal with a predetermined weight.

【０００９】誤差検出回路３５の荷重回路４０、４１の
出力側は、原画素Ａ（ｉ，ｊ）よりｈライン前の画素、
例えば１ラインだけ過去に生じた再現誤差Ｅ（ｉ，ｊ−
１）を出力するｈライン遅延回路３６を介して垂直方向
加算回路３１に接続されるとともに、原画素Ａ（ｉ，
ｊ）よりｄドット前の画素、例えば１ドットだけ過去に
生じた再現誤差Ｅ（ｉ−１，ｊ）を出力するｄドット遅
延回路３７を介して水平方向加算回路３２に接続されて
いる。The output sides of the weighting circuits 40 and 41 of the error detection circuit 35 are the pixels h lines before the original pixel A (i, j),
For example, a reproduction error E (i, j-
1) is connected to the vertical direction addition circuit 31 via the h line delay circuit 36, and the original pixel A (i,
It is connected to the horizontal addition circuit 32 via a d-dot delay circuit 37 that outputs a reproduction error E (i−1, j) that occurs d dots earlier than j), for example, one dot in the past.

【００１０】そして、垂直方向加算回路３１、水平方向
加算回路３２によって誤差を組み入れて拡散させた拡散
出力信号をビット変換回路３３に送り、このビット変換
回路３３でｎビットで量子化された拡散出力信号を、ｍ
（≦ｎ−１）ビットに変換して映像出力端子３４からＰ
ＤＰ１０へ駆動信号として出力する。このようにして、
原映像入力信号を再現誤差の組み入れで拡散させ、か
つ、原映像入力信号よりも少ないビット数の信号によ
り、発光輝度が低下することなく、しかも、滑らかな応
答が得られる。Then, the diffusion output signal in which the error is incorporated and diffused by the vertical direction addition circuit 31 and the horizontal direction addition circuit 32 is sent to the bit conversion circuit 33, and the diffusion output quantized by n bits by the bit conversion circuit 33. Signal to m
(≦ n−1) bits and converted from the video output terminal 34 to P
It is output to DP10 as a drive signal. In this way
The original image input signal is diffused by incorporating a reproduction error, and a signal having a bit number smaller than that of the original image input signal makes it possible to obtain a smooth response without lowering the emission brightness.

【００１１】しかしながら、図６に示した誤差拡散回路
２８では、映像信号入力端子３０に同一レベルの映像信
号が連続して入力した場合、例えば、８ビットの原画素
映像信号がＦＦ、ＦＦ、…、ＦＦと同一のレベルで連続
して入力したような場合、荷重回路４０、４１からｈラ
イン遅延回路３６、ｄドット遅延回路３７へ出力する誤
差荷重出力値が、それぞれ連続した同一値となるため、
ＰＤＰ１０が規則的な繰り返しパターンである擬似紋様
を表示するという若干の問題点があった。However, in the error diffusion circuit 28 shown in FIG. 6, when video signals of the same level are continuously input to the video signal input terminal 30, for example, an 8-bit original pixel video signal is FF, FF, ... , FF, the error weight output values output from the weight circuits 40 and 41 to the h-line delay circuit 36 and the d-dot delay circuit 37 are the same and continuous. ,
There is a slight problem that the PDP 10 displays a pseudo pattern which is a regular repeating pattern.

【００１２】つぎに、この擬似紋様を作る現象を図７〜
図９を用いて説明する。ＰＤＰ１０への駆動信号に対す
る発光輝度レベルを実測し、この発光輝度レベルをその
最大値で正規化したものが、図７に示す階段状の実測線
であったものとする。なお、この例では、映像入力信号
が８ビットであるものを、駆動信号を４ビットにした例
を示している。前記実測線に基づいて、ｙ＝ａｘ＋ｂで
表わされる補正輝度線を求める。この補正輝度線は、ｙ
＝ｘという理想線からややずれているので、補正をする
ことが必要となる。これを補正した輝度線は、図８に示
され、拡散補正信号レベルに対し｛（補正輝度線勾配ａ
−１）−補正輝度線接片ｂ｝の補正を施したものであ
る。この図８のように、補正輝度線をｙ＝ｘとなるよう
に補正したときの階段状のデ−タがＲＯＭ（リード・オ
ンリ・メモリ）３８に記憶される。Next, the phenomenon of creating this pseudo pattern will be described with reference to FIGS.
This will be described with reference to FIG. It is assumed that the light emission luminance level with respect to the drive signal to the PDP 10 is actually measured and the light emission luminance level is normalized by its maximum value to obtain the stepwise measurement line shown in FIG. 7. In this example, the video input signal is 8 bits, and the drive signal is 4 bits. A corrected luminance line represented by y = ax + b is obtained based on the measured line. This corrected luminance line is y
Since it is slightly deviated from the ideal line of = x, it is necessary to correct it. The luminance line corrected for this is shown in FIG. 8, and {(corrected luminance line gradient a
-1) -Corrected luminance line contact piece b} is corrected. As shown in FIG. 8, stepwise data when the correction luminance line is corrected to be y = x is stored in the ROM (read only memory) 38.

【００１３】また、図９は、図７の一部を抽出し拡大し
たものである。この図９において、 ａ：映像入力画素値（一定値の場合） ｂ：入力ａに対する擬似中間調レベル ｅ１、ｅ２、ｅ３：誤差出力 ｄ１、ｄ２、ｄ３：誤差荷重出力 とし、FIG. 9 is an enlarged view of a part of FIG. In this FIG. 9, a: video input pixel value (in the case of a constant value) b: pseudo halftone level for input a e1, e2, e3: error output d1, d2, d3: error weight output,

【００１４】また、図示のように、発光輝度レベルＢｒ
を黒、黒、黒、Ｂｒ＋１を白、白、白とすると、 （１）ｂ−Ｂｒ＝ｅ１、ｅ１×Ｋｈ＝ｄ１、ａ＋ｄ１＝
ｅ２であるから、ａ＋ｄ２＝黒となる。 （２）ａ＋ｄ２＝ｅ３であるから、ａ＋ｄ２＝白とな
る。 （３）ｄ３＝０であるから、ａ＋ｄ３＝ａとなり、黒で
ある。 （４）以上を繰り返すから、黒、白、黒、黒、白、黒、
黒、白、黒、…と黒、白、黒が一定の周期で出現する。
すなわち、擬似紋様が出現する。 以上は、水平方向のみで考えたが、垂直方向でも同様で
ある。したがって、水平と垂直の両方向について考える
と、２次元的に繰返しの紋様が現われる。Further, as shown in the figure, the emission brightness level Br
Is black, black, black, and Br + 1 is white, white, and white. (1) b-Br = e1, e1 × Kh = d1, a + d1 =
Since it is e2, a + d2 = black. (2) Since a + d2 = e3, a + d2 = white. (3) Since d3 = 0, a + d3 = a, which is black. (4) Because the above is repeated, black, white, black, black, white, black,
Black, white, black, ... and black, white, black appear at regular intervals.
That is, a pseudo pattern appears. The above is considered only in the horizontal direction, but the same applies to the vertical direction. Therefore, considering both horizontal and vertical directions, a repeating pattern appears two-dimensionally.

【００１５】本発明は、上述の問題点に鑑みなされたも
ので、入力信号のビット数よりも出力駆動信号のビット
数を低減しながら、入力信号と発光輝度との濃淡誤差を
最小にするとともに、同一レベルの映像信号が連続して
入力した場合にも擬似紋様が発生するのを防止できる擬
似中間調表示装置の誤差拡散回路を提供することを目的
とするものである。The present invention has been made in view of the above-mentioned problems, and minimizes the shading error between the input signal and the light emission luminance while reducing the bit number of the output drive signal more than the bit number of the input signal. An object of the present invention is to provide an error diffusion circuit of a pseudo halftone display device which can prevent the generation of a pseudo pattern even when video signals of the same level are continuously input.

【００１６】[0016]

【課題を解決するための手段】本発明による擬似中間調
表示装置の誤差拡散回路は、入力したｎビットの原画素
の映像信号に、前記原画素より過去に生じた再現誤差を
加算する再現誤差加算回路と、この再現誤差加算回路か
ら出力する拡散出力信号をｍ（≦ｎ−１）ビットの信号
に変換して表示パネルへ出力するビット変換回路と、前
記表示パネルの輝度階調補正用に予め設定された補正輝
度レベルと前記再現誤差加算回路から出力する拡散出力
信号との差を検出し、重み付けをして出力する誤差検出
回路と、この誤差検出回路から出力する誤差荷重出力信
号を所定画素分遅延させ再現誤差として前記再現誤差加
算回路に出力する遅延回路とを具備した誤差拡散回路で
あって、ドットまたはライン単位のタイミングで擬似ラ
ンダムパルス信号を発生する擬似ランダムパルス発生回
路と、この擬似ランダムパルス発生回路の擬似ランダム
パルス信号に±ｋ（｜ｋ｜＜１）倍の係数を掛けて出力
する補正係数回路と、この補正係数回路から出力する信
号を前記誤差拡散回路中の信号に加算する補正加算回路
とを具備してなることを特徴とするものである。An error diffusion circuit of a pseudo halftone display device according to the present invention adds a reproduction error generated in the past from the original pixel to a video signal of an input n-bit original pixel. An addition circuit, a bit conversion circuit for converting the diffusion output signal output from the reproduction error addition circuit into an m (≦ n−1) -bit signal and outputting the signal to the display panel, and for correcting the brightness gradation of the display panel. An error detection circuit that detects a difference between a preset correction luminance level and a diffusion output signal output from the reproduction error addition circuit, weights and outputs the difference, and an error weight output signal output from the error detection circuit are predetermined. An error diffusion circuit including a delay circuit for delaying by a pixel and outputting as a reproduction error to the reproduction error addition circuit, wherein the pseudo random pulse signal is generated at a dot or line unit timing. A pseudo-random pulse generating circuit that generates the signal, a correction coefficient circuit that outputs the pseudo-random pulse signal of the pseudo-random pulse generating circuit by multiplying the coefficient by ± k (| k | <1) times, and outputs from this correction coefficient circuit. A correction addition circuit for adding a signal to the signal in the error diffusion circuit is provided.

【００１７】[0017]

【作用】誤差検出回路は、再現誤差加算回路から出力す
る拡散出力信号と予め設定された補正輝度レベルとの差
を検出し重み付けをして出力する。遅延回路は、誤差検
出回路から出力する誤差荷重出力信号を所定画素分遅延
させ再現誤差として再現誤差加算回路に出力する。この
再現誤差加算回路は、入力したｎビットの原画素の映像
信号に、遅延回路からの再現誤差を加算する。The error detection circuit detects and weights the difference between the diffused output signal output from the reproduction error addition circuit and the preset correction luminance level, and outputs the weighted signal. The delay circuit delays the error weight output signal output from the error detection circuit by a predetermined number of pixels and outputs it as a reproduction error to the reproduction error addition circuit. The reproduction error adding circuit adds the reproduction error from the delay circuit to the input n-bit video signal of the original pixel.

【００１８】上述のように再現誤差加算回路で原画素映
像信号に原画素より過去に生じた周辺画素の再現誤差を
組み入れて拡散させたｎビットの拡散出力信号は、ビッ
ト変換回路でｍ（ｎ−１ビット以下）ビットに変換さ
れ、映像出力端子から表示パネル（例えばＰＤＰ）へ出
力する。このため、原映像入力信号よりも少ないビット
数の信号により、発光輝度が低下することなく、しか
も、滑らかな応答が得られる。As described above, the n-bit diffused output signal obtained by incorporating the reproduction error of the peripheral pixels generated in the past from the original pixel into the original pixel video signal by the reproduction error addition circuit and diffusing it is m (n -1 bit or less) and is output to the display panel (for example, PDP) from the video output terminal. Therefore, a signal having a smaller number of bits than the original image input signal can provide a smooth response without lowering the emission brightness.

【００１９】さらに、補正加算回路は、擬似ランダムパ
ルス発生回路で発生し補正係数回路で±ｋ倍した擬似ラ
ンダムパルス信号を、誤差拡散回路中の信号に加算して
いるので、入力する原画素映像信号のレベルが連続した
同一値であっても、映像出力端子から表示パネル（例え
ばＰＤＰ）へ出力する映像出力信号（駆動信号）に揺ら
ぎでき、連続した同一値とならない。したがって、表示
パネルにおける擬似紋様の発生を防止（抑制）すること
ができる。Further, since the correction addition circuit adds the pseudo random pulse signal generated in the pseudo random pulse generation circuit and multiplied by ± k in the correction coefficient circuit to the signal in the error diffusion circuit, the original pixel image to be input. Even if the signal levels have the same continuous value, they can fluctuate in the video output signal (driving signal) output from the video output terminal to the display panel (for example, PDP) and do not have the same continuous value. Therefore, it is possible to prevent (suppress) the generation of the pseudo pattern on the display panel.

【００２０】[0020]

【実施例】以下、本発明による擬似中間調表示装置の誤
差拡散回路の一実施例を図１を用いて説明する。図１に
おいて図６と同一部分は同一符号とする。図１におい
て、３０は、ｎビットの原画素Ａ（ｉ，ｊ）の映像信号
入力端子で、この映像信号入力端子３０は、垂直方向加
算回路３１、補正加算回路５０及び水平方向加算回路３
２を経、さらにビット変換回路３３でビット数を減らす
処理をして映像出力端子３４に接続される。前記垂直方
向加算回路３１と水平方向加算回路３２は再現誤差加算
回路を構成している。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an error diffusion circuit of a pseudo halftone display device according to the present invention will be described below with reference to FIG. In FIG. 1, the same parts as those in FIG. 6 are designated by the same reference numerals. In FIG. 1, reference numeral 30 denotes a video signal input terminal of an n-bit original pixel A (i, j). The video signal input terminal 30 includes a vertical direction addition circuit 31, a correction addition circuit 50, and a horizontal direction addition circuit 3.
2, the bit conversion circuit 33 further reduces the number of bits, and the bit conversion circuit 33 is connected to the video output terminal 34. The vertical direction addition circuit 31 and the horizontal direction addition circuit 32 constitute a reproduction error addition circuit.

【００２１】５２は擬似ランダムパルス信号を発生する
擬似ランダムパルス発生回路の一例としての１９次の原
始多項式回路である。この擬似ランダムパルス信号は、
ある周期の繰り返しはもっているが、その周期が十分長
いのでランダムパルス信号と見做せるような信号をい
う。Reference numeral 52 is a 19th-order primitive polynomial circuit as an example of a pseudorandom pulse generating circuit for generating a pseudorandom pulse signal. This pseudo-random pulse signal is
Although it has a certain period of repetition, it is a signal that can be regarded as a random pulse signal because its period is sufficiently long.

【００２２】前記原始多項式回路５２は、直列接続され
た１９個のＤ₀、Ｄ₁、Ｄ₂、…、Ｄ₁₈と、３個の加算回
路５４₁、５４₂、５４₃を主体に構成され、周期（２¹⁹
−１）（即ち周期５２４，２８７）でＨ（例えば１）、
Ｌ（例えば０）のランダムパルス信号をドットまたはラ
イン単位のタイミングで出力するように構成されてい
る。前記Ｄ₀、Ｄ₁、Ｄ₂、…、Ｄ₁₈は、それぞれフリッ
プフロップ回路（例えばＤ−ＦＦ）で形成されている。
ここで、周期５２４，２８７は、１周期の長さが単位パ
ルス期間の５２４，２８７倍の長さ（期間）であること
を表わす。The primitive polynomial circuit 52 mainly comprises 19 D ₀ , D ₁ , D ₂ , ..., D ₁₈ connected in series and three adder circuits 54 ₁ , 54 ₂ , 54 _3. , Cycle (2 ¹⁹
-1) (i.e., period 524, 287) with H (e.g., 1),
It is configured to output a random pulse signal of L (for example, 0) at a timing of dot or line unit. The D ₀ , D ₁ , D ₂ , ..., D ₁₈ are each formed by a flip-flop circuit (for example, D-FF).
Here, the cycles 524 and 287 represent that the length of one cycle is 524 and 287 times the unit pulse period.

【００２３】前記原始多項式回路５２の出力側は、±ｋ
（｜ｋ｜＜１）倍の係数を掛けて出力する補正係数回路
５６を介して前記補正加算回路５０に結合されている。
前記水平方向加算回路３２の出力側には誤差検出回路３
５が接続されている。この誤差検出回路３５は、予め輝
度階調補正用の補正輝度レベルのデータが設定記憶され
たＲＯＭ３８と、このＲＯＭ３８で設定された補正輝度
レベルと前記水平方向加算回路３２から出力する拡散出
力信号との差を演算して誤差検出信号を出力する減算回
路３９と、この減算回路３９から出力する誤差検出信号
に所定の重み付けをした誤差荷重信号を出力する荷重回
路４０、４１とからなっている。The output side of the primitive polynomial circuit 52 is ± k
It is coupled to the correction adder circuit 50 through a correction coefficient circuit 56 which multiplies the coefficient by (| k | <1) times and outputs it.
An error detection circuit 3 is provided on the output side of the horizontal addition circuit 32.
5 is connected. The error detection circuit 35 has a ROM 38 in which data of a correction brightness level for brightness gradation correction is set and stored in advance, a correction brightness level set in the ROM 38, and a diffusion output signal output from the horizontal addition circuit 32. The subtraction circuit 39 calculates the difference between the error detection signals and outputs the error detection signal, and the weighting circuits 40 and 41 which output the error weighting signal obtained by weighting the error detection signal output from the subtraction circuit 39 with a predetermined weight.

【００２４】前記誤差検出回路３５の荷重回路４０と４
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。前記ｈライン
遅延回路３６は、前記荷重回路４０から出力する誤差荷
重出力信号をｈライン遅延するもので、原画素Ａ（ｉ，
ｊ）よりｈライン前の画素についての再現誤差（例え
ば、ｈ＝１のときは１ラインだけ過去に生じた再現誤差
Ｅ（ｉ，ｊ−１））を出力し、前記ｄドット遅延回路３
７は、前記荷重回路４１から出力する誤差荷重出力信号
をｄドット遅延するもので、原画素Ａ（ｉ，ｊ）よりｄ
ドット前の画素についての再現誤差（例えば、ｄ＝１の
ときは１ドットだけ過去に生じた再現誤差Ｅ（ｉ−１，
ｊ））を出力する。Weighting circuits 40 and 4 of the error detecting circuit 35
The vertical direction adder circuit 31 and the horizontal direction adder circuit 32 are connected to the output side of 1 via an h line delay circuit 36 and a d dot delay circuit 37, respectively. The h-line delay circuit 36 delays the error-weighted output signal output from the weighting circuit 40 by h-line, and the original pixel A (i,
j), a reproduction error (for example, when h = 1, a reproduction error E (i, j-1) that occurred in the past by one line when h = 1) is output, and the d dot delay circuit 3 is output.
Reference numeral 7 delays the error weight output signal output from the weight circuit 41 by d dots, and is d from the original pixel A (i, j).
Reproduction error for the pixel before the dot (for example, when d = 1, the reproduction error E (i-1,
j)) is output.

【００２５】つぎに、図１に示した実施例の作用を図
２、図７、図８を併用して説明する。 （１）補正輝度線が直線の場合 図７に示すように、ＰＤＰ１０への駆動信号に対する発
光輝度レベルを実測し、この発光輝度レベルをその最大
値で正規化した実測線に基づいて、ｙ＝ａｘ＋ｂで表わ
される補正輝度線を求める。この補正輝度線は、ｙ＝ｘ
という理想線からややずれているので、補正をすること
が必要となる。これを補正した輝度線は、図８に示さ
れ、拡散出力信号レベルに対し｛（補正輝度線勾配ａ−
１）−補正輝度線接片ｂ｝の補正を施したものである。
この図８のような、補正輝度線をｙ＝ｘとなるように補
正したときの階段状のデータがＲＯＭ３８に記憶され
る。Next, the operation of the embodiment shown in FIG. 1 will be described with reference to FIGS. 2, 7 and 8. (1) When the corrected luminance line is a straight line As shown in FIG. 7, the light emission luminance level for the drive signal to the PDP 10 is actually measured, and based on the measurement line obtained by normalizing the light emission luminance level with its maximum value, y = A corrected luminance line represented by ax + b is obtained. This corrected luminance line is y = x
Since it is slightly deviated from the ideal line, it is necessary to correct it. A luminance line corrected for this is shown in FIG. 8, and {(corrected luminance line gradient a−
1) -Corrected luminance line contact piece b} is corrected.
The stepwise data when the correction luminance line is corrected so that y = x as shown in FIG. 8 is stored in the ROM 38.

【００２６】補正輝度線がｙ＝ｘの場合、補正輝度レベ
ルは発光輝度レベルと同一になる。したがって、駆動出
力ビット数をｍとすれば、２のｍ乗ワード（ｍ＝４のと
きは２の４乗の１６ワード）の輝度レベルのデ−タをＲ
ＯＭ３８に記憶させればよい。 なお、図７において、
補正輝度線ｙ＝ａｘ＋ｂがｙ＝ｘとほとんど一致してい
る場合には、図８に示すような処理をすることなく、図
７に示した実測値のデ−タをＲＯＭ３８に記憶してもよ
い。When the corrected luminance line is y = x, the corrected luminance level becomes the same as the emission luminance level. Therefore, assuming that the number of drive output bits is m, the brightness level data of 2 m power words (2 4 power 16 words when m = 4) is R.
It may be stored in the OM 38. In addition, in FIG.
When the corrected luminance line y = ax + b almost agrees with y = x, even if the data of the actual measurement value shown in FIG. 7 is stored in the ROM 38 without performing the processing shown in FIG. Good.

【００２７】以上のような構成における誤差拡散方式の
原理は、既提案の図６の回路と同様にして、２つの輝度
階調で密度変調を行い、ある広がりを持った小領域内で
視覚上擬似的な階調を作り出し、多階調を得るようにし
たものである。図２によりさらに詳しく説明する。 Ａ（ｉ，ｊ） ：現処理対象の入力画素値 Ａ（ｉ，ｊ−１）：１ライン前の入力画素値（ｈ＝１の
場合） Ａ（ｉ−１，ｊ）：１ドット前の入力画素値（ｄ＝１の
場合） δｖ：１ライン前からの拡散出力画素の誤差荷重値 δｈ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号と
ＲＯＭ３８からのデータとが、減算回路３９でその差が
とられて誤差出力信号が得られる。The principle of the error diffusion method in the above configuration is similar to that of the previously proposed circuit shown in FIG. 6, where density modulation is performed with two luminance gradations, and a visual effect is given within a small area having a certain spread. This is to create pseudo gradation and obtain multiple gradations. This will be described in more detail with reference to FIG. A (i, j): Input pixel value of current processing target A (i, j-1): Input pixel value of one line before (when h = 1) A (i-1, j): One dot before Input pixel value (when d = 1) δv: Error weight value of diffusion output pixel from one line before δh: Error weight value of diffusion output pixel from one dot before, diffusion output input to error detection circuit 35 The subtraction circuit 39 takes the difference between the signal and the data from the ROM 38 to obtain an error output signal.

【００２８】この誤差出力信号は、荷重回路４０、４１
でそれぞれＫｖ（＜１）、Ｋｈ（＝１−Ｋｖ）の重み付
けされた誤差荷重出力信号δｖ、δｈとなり、１ライン
遅延回路３６（ｈ＝１の場合）と１ドット遅延回路３７
（ｄ＝１の場合）に入力し、垂直方向加算回路３１と水
平方向加算回路３２で原画素Ａ（ｉ，ｊ）に組み入れら
れ、 Ｃ（ｉ，ｊ）＝Ａ（ｉ，ｊ）＋δｖ＋δｈ となる。This error output signal is applied to the weight circuits 40 and 41.
Then, Kv (<1) and Kh (= 1−Kv) are weighted error weight output signals δv and δh, respectively, and the 1-line delay circuit 36 (in the case of h = 1) and the 1-dot delay circuit 37.
(In the case of d = 1), it is incorporated into the original pixel A (i, j) by the vertical direction addition circuit 31 and the horizontal direction addition circuit 32, and C (i, j) = A (i, j) + δv + δh Become.

【００２９】なお、Ｃ（ｉ，ｊ）：現処理対象の拡散出
力画素値 δｖ＝Ｋｖ×〔ｆ｛Ｃ（ｉ，ｊ−１）｝−Ｂｒ〕 δｈ＝Ｋｈ×〔ｆ｛Ｃ（ｉ−１，ｊ）｝−Ｂｒ〕 ｆ｛Ｃ（ｉ，ｊ）｝：Ｃ（ｉ，ｊ）に対する補正輝度 Ｂｒ：発光輝度レベルである。C (i, j): Diffusion output pixel value of current processing target δv = Kv × [f {C (i, j-1)}-Br] δh = Kh × [f {C (i- 1, j)}-Br] f {C (i, j)}: correction luminance for C (i, j) Br: emission luminance level.

【００３０】再現誤差を組み入れて拡散させた拡散出力
信号をビット変換回路３３に送り、このビット変換回路
３３にてｎビットで量子化された拡散出力信号を、ｍ
（≦ｎ−１）ビットに変換して映像出力端子３４より出
力する。このようにして、原映像入力信号を誤差を組み
入れて拡散させ、かつ、原映像入力信号よりも少ないビ
ット数の信号により、発光輝度が低下することなく、し
かも、滑らかな応答が得られる。The diffused output signal diffused by incorporating the reproduction error is sent to the bit conversion circuit 33, and the diffused output signal quantized by n bits in the bit conversion circuit 33 is expressed by m.
It is converted into (≦ n−1) bits and output from the video output terminal 34. In this way, the original video input signal is diffused by incorporating an error, and a signal having a bit number smaller than that of the original video input signal allows a smooth response to be obtained without lowering the emission brightness.

【００３１】さらに、補正加算回路５０は、原始多項式
回路５２から出力し補正係数回路５６で±ｋ倍された擬
似ランダムパルス信号を、ドットまたはライン毎に垂直
方向加算回路３１の出力側で入力信号に加算しているの
で、映像信号入力端子３０に入力する原画素映像信号の
レベルが連続した同一値であっても、その連続したデ−
タに揺らぎができ、拡散出力に規則的な繰り返しパター
ンが発生するのを防止する。したがって、ＰＤＰ１０に
おける擬似紋様の発生を防止（抑制）することができ
る。Further, the correction adder circuit 50 inputs the pseudo random pulse signal output from the primitive polynomial circuit 52 and multiplied by ± k in the correction coefficient circuit 56 at the output side of the vertical direction addition circuit 31 for each dot or line. Therefore, even if the levels of the original pixel video signal input to the video signal input terminal 30 have the same continuous values, the continuous data
This prevents fluctuations in the data and prevents the occurrence of a regular repeating pattern in the diffused output. Therefore, it is possible to prevent (suppress) the generation of the pseudo pattern on the PDP 10.

【００３２】このとき、原始多項式回路５２は周期５２
４，２８７でランダムパルスを発生し、この周期内のＨ
（例えば１）とＬ（例えば０）の出現回数は等しいの
で、５２４，２８７期間で補正加算を行なったときのデ
−タの総和と、補正加算を行なわないときのデ−タの総
和とは等しくなり、画像デ−タの補正加算量は±０であ
る。At this time, the primitive polynomial circuit 52 has the cycle 52.
A random pulse is generated at 4,287, and H within this cycle is generated.
Since (for example, 1) and L (for example, 0) appear the same number of times, the sum of the data when the correction addition is performed in the 524 and 287 periods and the sum of the data when the correction addition is not performed are They are equal, and the correction addition amount of image data is ± 0.

【００３３】（２）補正輝度線が直線でない場合 ＰＤＰ１０の輝度を曲線状に補正したい場合（ガンマ補
正など）には、補正輝度線を希望する曲線に設定し、発
光輝度レベルとの誤差値を求め、前記（１）の場合と同
様にして補正輝度レベル設定回路に設定記憶される。そ
の他の作用は前記（１）の場合と同様である。(2) When the corrected luminance line is not a straight line When it is desired to correct the luminance of the PDP 10 in a curved shape (gamma correction, etc.), the corrected luminance line is set to a desired curve and the error value from the emission luminance level is set. It is obtained and set and stored in the corrected luminance level setting circuit in the same manner as in the case of (1) above. Other actions are the same as in the case of the above (1).

【００３４】前記実施例では、再現誤差加算回路を垂直
方向加算回路と水平方向加算回路とで構成し、補正加算
回路を垂直方向加算回路と水平方向加算回路の間に挿入
するようにしたが、本発明はこれに限るものではない。
例えば、再現誤差加算回路は垂直方向加算回路と水平方
向加算回路の一方のみで構成してもよい。また、補正加
算回路は誤差拡散回路中の信号に擬似ランダムパルス信
号を加算できる適宜の個所に設けるものであればよい。
例えば、図１において、映像信号入力端子３０と垂直方
向加算回路３１との間、水平方向加算回路３２の出力
側、または減算回路３９と荷重回路４０、４１の間に、
補正加算回路５０を挿入するようにしてもよい。In the above embodiment, the reproduction error addition circuit is composed of the vertical direction addition circuit and the horizontal direction addition circuit, and the correction addition circuit is inserted between the vertical direction addition circuit and the horizontal direction addition circuit. The present invention is not limited to this.
For example, the reproduction error addition circuit may be configured by only one of the vertical direction addition circuit and the horizontal direction addition circuit. Further, the correction addition circuit may be provided at an appropriate position where the pseudo random pulse signal can be added to the signal in the error diffusion circuit.
For example, in FIG. 1, between the video signal input terminal 30 and the vertical direction addition circuit 31, the output side of the horizontal direction addition circuit 32, or between the subtraction circuit 39 and the weight circuits 40 and 41,
The correction addition circuit 50 may be inserted.

【００３５】前記実施例では、表示パネルがＰＤＰの場
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。In the above embodiment, the case where the display panel is a PDP has been described, but the present invention is not limited to this, and the present invention can be applied to the case of a display panel other than the PDP (for example, a liquid crystal display panel).

【００３６】前記実施例では、擬似ランダムパルス発生
回路としての原始多項式回路を、周期（２¹⁹−１）（す
なわち周期５２４，２８７）でランダムパルスを発生す
る１９次の原始多項式回路で構成するようにしたが、本
発明はこれに限るものでなく、１９次以外（例えば１８
次や２０次）の原始多項式回路で構成するようにしても
よい。この次数をｕとすると、次数ｕは、これに限るも
のではないが、（２のｕ乗−１）が一画面の画素数（例
えば６４０×４８０）より多くなるように（最も好まし
い）、または一ラインのドット数（例えば６４０）より
多くなるように、選択するのが望ましい。In the above embodiment, the primitive polynomial circuit as the pseudo-random pulse generating circuit is constituted by a 19th-order primitive polynomial circuit which generates a random pulse at a period (2 ¹⁹ -1) (that is, a period 524, 287). However, the present invention is not limited to this.
Second or twentieth order) primitive polynomial circuits may be used. If this order is u, the order u is not limited to this, but (2 to the power u -1) is larger than the number of pixels of one screen (for example, 640 × 480) (most preferable), or It is desirable to select it so as to be larger than the number of dots in one line (for example, 640).

【００３７】前記実施例では、擬似ランダムパルス発生
回路は原始多項式回路で構成するようにしたが、本発明
はこれに限るものでなく、ドットまたはライン単位のタ
イミングで擬似ランダムパルス信号を発生するものであ
ればよい。例えば、図３に示すような、周期（２¹⁰−
１）（すなわち周期１０２３）でランダムパルスを発生
する１０次のＭ系列符号発生回路６０で擬似ランダムパ
ルス発生回路を構成するようにしてもよい。In the above embodiment, the pseudo random pulse generating circuit is composed of a primitive polynomial circuit, but the present invention is not limited to this, and a pseudo random pulse signal is generated at dot or line unit timing. If For example, as shown in FIG. 3, the cycle (2 ¹⁰ −
The pseudo random pulse generation circuit may be configured by the 10th-order M-sequence code generation circuit 60 that generates a random pulse in 1) (that is, the cycle 1023).

【００３８】前記Ｍ系列符号発生回路６０は、例えばス
ペクトル拡散のために用いるノイズ発生回路などに利用
されているもので、１０個のＤ₀、Ｄ₁、…、Ｄ₉と１個
の加算回路６２とからなり、周期１０２３でランダムパ
ルス信号が発生し、この周期内のＨ（例えば１）とＬ
（例えば０）の出現回数は等しい。このため、１０２３
期間で補正加算を行なったときのデ−タの総和と、補正
加算を行なわないときのデ−タの総和とは等しくなり、
画像デ−タの補正加算量は±０である。前記Ｄ₀、Ｄ₁、
…、Ｄ₉はそれぞれフリップフロップ回路（例えばＤ−
ＦＦ）で構成されている。なお、前記Ｍ系列符号発生回
路６０は１０次に限るものでなく、９次（周期５１１）
でも１１次（周期２０４７）でもよい。The M-sequence code generation circuit 60 is used in, for example, a noise generation circuit used for spread spectrum, and includes ten D ₀ , D ₁ , ..., D ₉ and one adder circuit. 62, a random pulse signal is generated in a cycle 1023, and H (for example, 1) and L in this cycle are generated.
The number of appearances of (for example, 0) is the same. Therefore, 1023
The total sum of data when correction addition is performed during the period is equal to the total sum of data when correction addition is not performed,
The correction addition amount of the image data is ± 0. The above D ₀ , D ₁ ,
, D ₉ are flip-flop circuits (for example, D-
FF). The M-sequence code generation circuit 60 is not limited to the 10th order, but the 9th order (cycle 511).
Alternatively, the 11th order (cycle 2047) may be used.

【００３９】[0039]

【発明の効果】本発明による擬似中間調表示装置の誤差
拡散回路は、上記のように、再現誤差加算回路（例えば
垂直方向加算回路や水平方向加算回路）とビット変換回
路と誤差検出回路と遅延回路とを具備し、この誤差検出
回路は、補正輝度レベルと拡散出力信号との差を検出し
重み付けをして遅延回路に出力しているので、既提案の
回路と同様に、原映像入力信号よりも少ないビット数の
信号により、発光輝度が低下することなく、しかも、滑
らかな応答が得られる。As described above, the error diffusion circuit of the pseudo halftone display device according to the present invention has a reproduction error addition circuit (for example, a vertical direction addition circuit or a horizontal direction addition circuit), a bit conversion circuit, an error detection circuit, and a delay. This error detection circuit detects the difference between the corrected luminance level and the diffused output signal, weights it, and outputs it to the delay circuit. With a signal having a smaller number of bits, a smooth response can be obtained without lowering the emission brightness.

【００４０】さらに、補正加算回路は、擬似ランダムパ
ルス発生回路で発生し補正係数回路で±ｋ倍した擬似ラ
ンダムパルス信号を、誤差拡散回路中の信号に加算して
いるので、入力する原画素映像信号のレベルが連続した
同一値であっても、映像出力端子から表示パネル（例え
ばＰＤＰ）へ出力する映像出力信号（駆動信号）に揺ら
ぎでき、連続した同一値とならない。したがって、表示
パネルにおける擬似紋様の発生を防止（抑制）すること
ができる。Further, since the correction addition circuit adds the pseudo random pulse signal generated by the pseudo random pulse generation circuit and multiplied by ± k by the correction coefficient circuit to the signal in the error diffusion circuit, the original pixel image to be input. Even if the signal levels have the same continuous value, they can fluctuate in the video output signal (driving signal) output from the video output terminal to the display panel (for example, PDP) and do not have the same continuous value. Therefore, it is possible to prevent (suppress) the generation of the pseudo pattern on the display panel.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明による擬似中間調表示装置の誤差拡散回
路の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an error diffusion circuit of a pseudo halftone display device according to the present invention.

【図２】画素の座標位置の説明図である。FIG. 2 is an explanatory diagram of coordinate positions of pixels.

【図３】図１の回路中の擬似ランダムパルス発生回路の
他の実施例を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the pseudo random pulse generation circuit in the circuit of FIG.

【図４】２５６階調の手法に使用されるＰＤＰ（表示パ
ネルの一例）の斜視図である。FIG. 4 is a perspective view of a PDP (an example of a display panel) used in a 256 gradation method.

【図５】２５６階調の手法における駆動シーケンスと駆
動波形図である。5A and 5B are a drive sequence and a drive waveform diagram in the method of 256 gradations.

【図６】本出願人が既に提案した擬似中間調表示装置の
誤差拡散回路のブロック図である。FIG. 6 is a block diagram of an error diffusion circuit of the pseudo halftone display device that the applicant has already proposed.

【図７】駆動信号対発光輝度レベルの実測線図である。FIG. 7 is an actual measurement diagram of drive signal vs. emission luminance level.

【図８】補正された輝度レベルの特性線図である。FIG. 8 is a characteristic diagram of a corrected brightness level.

【図９】図７に示す駆動信号対発光輝度レベルの実測線
を一部抽出した拡大図である。9 is an enlarged view in which a part of the actual measurement line of the drive signal vs. emission luminance level shown in FIG. 7 is extracted.

【符号の説明】[Explanation of symbols]

１０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、 １２…Ｘサスティン電極、１３
…Ｙサスティン電極、 １４…誘電体層、１５…保護
層、 １６…裏面ガラス基板、 １７…アドレス電極、
１８…ストライブ状リブ、 １９…Ｒ（赤）螢光体、２
０…Ｇ（緑）螢光体、 ２１…Ｂ（青）螢光体、２２…
放電空間、 ２３…バス電極、 ３０…映像信号入力端
子、３１…垂直方向加算回路（再現誤差加算回路の一
例）、３２…水平方向加算回路（再現誤差加算回路の一
例）、３３…ビット変換回路、 ３４…映像出力端子、
３５…誤差検出回路、 ３６…ｈライン遅延回路、３７
…ｄドット遅延回路、 ３８…ＲＯＭ、 ３９…減算回
路、４０、４１…荷重回路、 ５０…補正加算回路、５
２…原始多項式回路（擬似ランダムパルス発生回路の一
例）、５４₁〜５４₃、６２…加算回路、 ５６…補正係
数回路、６０…Ｍ系列符号発生回路（擬似ランダムパル
ス発生回路の一例）、Ｄ₀〜Ｄ₁₈…フリップフロップ回
路。10 ... PDP (plasma display panel), 1
1 ... Surface glass substrate, 12 ... X sustain electrode, 13
... Y sustain electrode, 14 ... Dielectric layer, 15 ... Protective layer, 16 ... Back glass substrate, 17 ... Address electrode,
18 ... Strip-shaped ribs, 19 ... R (red) phosphor, 2
0 ... G (green) phosphor, 21 ... B (blue) phosphor, 22 ...
Discharge space, 23 ... Bus electrode, 30 ... Video signal input terminal, 31 ... Vertical direction addition circuit (one example of reproduction error addition circuit), 32 ... Horizontal direction addition circuit (one example of reproduction error addition circuit), 33 ... Bit conversion circuit , 34 ... video output terminal,
35 ... Error detection circuit, 36 ... h line delay circuit, 37
... d dot delay circuit, 38 ... ROM, 39 ... subtraction circuit, 40, 41 ... weight circuit, 50 ... correction addition circuit, 5
2 ... Primitive polynomial circuit (an example of a pseudo random pulse generating circuit), 54 _{1 to} 54 ₃ , 62 ... Adder circuit, 56 ... Correction coefficient circuit, 60 ... M sequence code generating circuit (an example of pseudo random pulse generating circuit), D _{0 to} D ₁₈ ... Flip-flop circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Junichi Onodera 1116 Suenaga, Takatsu-ku, Kawasaki-shi, Kanagawa Within Fujitsu General Co., Ltd.

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】入力したｎビットの原画素の映像信号に、
前記原画素より過去に生じた再現誤差を加算する再現誤
差加算回路と、この再現誤差加算回路から出力する拡散
出力信号をｍ（≦ｎ−１）ビットの信号に変換して表示
パネルへ出力するビット変換回路と、前記表示パネルの
輝度階調補正用に予め設定された補正輝度レベルと前記
再現誤差加算回路から出力する拡散出力信号との差を検
出し、重み付けをして出力する誤差検出回路と、この誤
差検出回路から出力する誤差荷重出力信号を所定画素分
遅延させ再現誤差として前記再現誤差加算回路に出力す
る遅延回路とを具備した誤差拡散回路であって、ドット
またはライン単位のタイミングで擬似ランダムパルス信
号を発生する擬似ランダムパルス発生回路と、この擬似
ランダムパルス発生回路の擬似ランダムパルス信号に±
ｋ（｜ｋ｜＜１）倍の係数を掛けて出力する補正係数回
路と、この補正係数回路から出力する信号を前記誤差拡
散回路中の信号に加算する補正加算回路とを具備してな
ることを特徴とする擬似中間調表示装置の誤差拡散回
路。1. A video signal of an input n-bit original pixel,
A reproduction error adding circuit that adds a reproduction error generated in the past from the original pixel, and a diffusion output signal output from the reproduction error adding circuit are converted into an m (≦ n−1) bit signal and output to a display panel. A bit conversion circuit, and an error detection circuit for detecting a difference between a correction brightness level preset for brightness gradation correction of the display panel and a diffusion output signal output from the reproduction error addition circuit, weighting and outputting the error. And a delay circuit for delaying the error weight output signal output from the error detection circuit by a predetermined number of pixels and outputting it as a reproduction error to the reproduction error addition circuit, at a timing of dot or line unit. Pseudo-random pulse generating circuit that generates a pseudo-random pulse signal and the pseudo-random pulse signal of this pseudo-random pulse generating circuit
A correction coefficient circuit for multiplying by k (| k | <1) times and outputting the coefficient, and a correction addition circuit for adding the signal output from the correction coefficient circuit to the signal in the error diffusion circuit. An error diffusion circuit of a pseudo halftone display device characterized by. 【請求項２】擬似ランダムパルス発生回路は原始多項式
回路からなる請求項１記載の擬似中間調表示装置の誤差
拡散回路。2. The error diffusion circuit of the pseudo halftone display device according to claim 1, wherein the pseudo random pulse generation circuit comprises a primitive polynomial circuit. 【請求項３】擬似ランダムパルス発生回路はＭ系列符号
発生回路からなる請求項１記載の擬似中間調表示装置の
誤差拡散回路。3. The error diffusion circuit of the pseudo halftone display device according to claim 1, wherein the pseudo random pulse generation circuit comprises an M-sequence code generation circuit. 【請求項４】再現誤差加算回路は、入力側から出力側に
向かって直列に結合された垂直方向加算回路と水平方向
加算回路とからなり、補正加算回路は前記垂直方向加算
回路と水平方向加算回路の間に挿入してなり、遅延回路
は、誤差検出回路から出力する誤差荷重出力信号をｈラ
イン遅延させて前記垂直方向加算回路に出力するｈライ
ン遅延回路と、前記誤差検出回路から出力する誤差荷重
出力信号をｄドット遅延させて前記水平方向加算回路に
出力するｄドット遅延回路とからなる請求項１、２また
は３記載の擬似中間調表示装置の誤差拡散回路。4. The reproduction error adder circuit comprises a vertical direction adder circuit and a horizontal direction adder circuit connected in series from the input side to the output side, and the correction adder circuit is the vertical direction adder circuit and the horizontal direction adder circuit. The delay circuit, which is inserted between the circuits, delays the error weight output signal output from the error detection circuit by h lines and outputs it to the vertical direction addition circuit, and outputs it from the error detection circuit. 4. The error diffusion circuit of the pseudo halftone display device according to claim 1, further comprising a d dot delay circuit that delays the error weight output signal by d dots and outputs the delayed signal to the horizontal direction addition circuit.