JPH07121134A - Error diffusion circuit of pseudo medium contrast display device - Google Patents

Abstract

PURPOSE:To prevent the generation of pseudo patterns by minimizing various density errors with a small number of gradations. CONSTITUTION:This error diffusion circuit includes adder circuits 31, 32 which add the reproduction errors generated in the past in input video signals of n-bit, a bit conversion circuit 33 which converts the diffusion output signals to signals of m(<=n-1) bit outputted therefrom, an error detecting circuit 50 which detects the difference between a set correction luminance level and the diffusion output signals, weights the error and outputs the error and delay circuits 36, 37 which delay the error load output signals outputted therefrom and output the delayed signals as a reproduction error to the adder circuits 31, 32. Smooth response is obtd. with the signals of the bit number smaller than the bit number of the original video input signals without degradation in light emission luminance. A changeover control circuit 54 outputs the different correction luminance levels 1, 2,...k of a correction luminance level setting circuit 52 by changing over these levels and, therefore, even if the input levels are the same continuous value, the levels of the error load output values do not attain the same continuous values and the generation of the pseudo patterns is prevented.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、駆動信号のビット数を
低減して発光輝度を増加し、しかも、画質の低下を招く
ことのないようにした擬似中間調表示装置（例えば、プ
ラズマディスプレイパネル（以下単にＰＤＰと記述す
る）表示装置）の誤差拡散回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a pseudo-halftone display device (for example, a plasma display panel) in which the number of bits of a drive signal is reduced to increase the light emission brightness and the image quality is not deteriorated. The present invention relates to an error diffusion circuit of a display device (hereinafter simply referred to as PDP).

【０００２】[0002]

【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ表示装置が注目されている。このＰＤＰ表示装置の
駆動方式は、従来のＣＲＴ駆動方式とは全く異なってお
り、ディジタル化された映像入力信号による直接駆動方
式である。したがって、パネル面から発光される輝度階
調は、扱う信号のビット数によって定まる。ＰＤＰは基
本的特性の異なるＡＣ型とＤＣ型の２方式に分けられる
が、ＤＣ型ＰＤＰでは、すでに課題とされていた輝度と
寿命について改善手法の報告があり、実用化へ向けて進
展しつつある。2. Description of the Related Art Recently, as a thin and lightweight display device, P
Attention is paid to DP display devices. The drive system of this PDP display device is completely different from the conventional CRT drive system, and is a direct drive system by a digitized video input signal. Therefore, the brightness gradation emitted from the panel surface is determined by the number of bits of the signal to be handled. PDPs can be divided into two types, AC type and DC type, which have different basic characteristics. In DC type PDPs, there have been reports of improvement methods for brightness and life, which have already been issues, and progress toward practical application is being made. is there.

【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ１０の構造は図３
に示すように構成され、その駆動シーケンスと駆動波形
は図４の（ａ）、（ｂ）に示すようになる。However, in the AC type PDP, although sufficient characteristics have been obtained in terms of brightness and service life, with regard to gradation display, only a maximum of 64 gradation display has been reported at the prototype level. A future 256-gradation method based on the die driving method (ADS subfield method) has been proposed. The structure of the PDP 10 used in this method is shown in FIG.
The drive sequence and drive waveform are as shown in FIGS. 4A and 4B.

【０００４】図３において、表示面側の表面ガラス基板
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。In FIG. 3, an X sustain electrode 12 and a Y sustain electrode 13 which form a pair are formed on the lower surface of the surface glass substrate 11 on the display surface side by a transparent electrode and an auxiliary electrode. The auxiliary electrode forms the bus electrode 23 on a part of the transparent electrode in order to prevent a voltage drop due to the resistance of the transparent electrode. A dielectric layer 14 is provided on the X sustain electrode 12 and the Y sustain electrode 13, and a stripe rib 18 is formed on the dielectric layer 14 to separate the coupling between the cells. Further, a protective layer 15 made of a MgO film is deposited. Address electrodes 17 are formed on the back glass substrate 16 facing each other. The stripe-shaped ribs 18 on the stripes are provided between the address electrodes 17, and the address electrodes 17 are covered with R.
The (red) phosphor 19, the G (green) phosphor 20, and the B (blue) phosphor 21 are separately formed. In the discharge space 22, Ne +
Xe mixed gas is enclosed.

【０００５】図４の（ａ）において、１フレームは、輝
度の相対比が１、２、４、８、１６、３２、６４、１２
８の８個のサブフィールドで構成され、８画面の輝度の
組み合わせで２５６階調の表示を行う。図４の（ｂ）に
おいて、それぞれのサブフィールドは、リフレッシュし
た１画面分のデータの書込みを行うアドレス期間とその
サブフィールドの輝度レベルを決めるサスティン期間で
構成される。アドレス期間では、最初全画面同時に各ピ
クセルに初期的に壁電荷が形成され、その後サスティン
パルスが全画面に与えられ表示を行う。サブフィールド
の明るさはサスティンパルスの数に比例し、所定の輝度
に設定される。このようにして２５６階調表示が実現さ
れる。In FIG. 4A, one frame has a relative luminance ratio of 1, 2, 4, 8, 16, 32, 64, 12.
It is composed of 8 sub-fields of 8, and 256 gradations are displayed by combining the brightness of 8 screens. In FIG. 4B, each subfield is composed of an address period for writing refreshed data for one screen and a sustain period for determining the brightness level of the subfield. In the address period, wall charges are initially formed in each pixel at the same time on the entire screen, and then sustain pulses are applied to the entire screen for display. The brightness of the subfield is proportional to the number of sustain pulses and is set to a predetermined brightness. In this way, 256 gradation display is realized.

【０００６】[0006]

【発明が解決しようとする課題】以上のようなＡＣ駆動
方式では、階調数を増やせば増やすほど、１フレーム期
間内でパネルを点灯発光させる準備期間としてのアドレ
ス期間のビット数が増加するため、発光期間としてのサ
スティン期間が相対的に短くなり、最大輝度が低下す
る。このように、パネル面から発光される輝度階調は、
扱う信号のビット数によって定まるため、扱う信号のビ
ット数を増やせば、画質は向上するが、発光輝度が低下
し、逆に扱う信号のビット数を減らせば、発光輝度が増
加するが、階調表示が少なくなり、画質の低下を招く。In the AC driving method as described above, as the number of gradations increases, the number of bits in the address period as the preparation period for lighting and emitting the panel within one frame period increases. The sustain period as a light emitting period becomes relatively short, and the maximum brightness decreases. In this way, the brightness gradation emitted from the panel surface is
Since it depends on the number of bits of the signal to be handled, if the number of bits of the signal to be handled is increased, the image quality is improved, but the light emission brightness is reduced. Conversely, if the number of bits of the signal to be handled is reduced, the light emission brightness is increased. The number of displays is reduced and the image quality is deteriorated.

【０００７】本出願人は、上述のような問題点を解決す
るために、図５に示すような擬似中間調表示装置の誤差
拡散回路２８を提案した（特願平５−２２９５４２
号）。この図５に示す誤差拡散回路２８は、映像信号入
力端子３０に垂直方向加算回路３１、水平方向加算回路
３２およびビット変換回路３３を介して映像出力端子３
４を結合し、水平方向加算回路３２の出力側に誤差検出
回路３５を結合する。The present applicant has proposed an error diffusion circuit 28 of a pseudo halftone display device as shown in FIG. 5 in order to solve the above-mentioned problems (Japanese Patent Application No. 5-229542).
issue). In the error diffusion circuit 28 shown in FIG. 5, the video output terminal 3 is connected to the video signal input terminal 30 via the vertical direction addition circuit 31, the horizontal direction addition circuit 32 and the bit conversion circuit 33.
4 is connected, and the error detection circuit 35 is connected to the output side of the horizontal direction addition circuit 32.

【０００８】そして、誤差検出回路３５は、ＰＤＰ１０
の輝度階調補正用に予め設定された補正輝度レベルのデ
ータを記憶するＲＯＭ（リード・オンリ・メモリ）３
８、このＲＯＭ３８の設定デ−タと水平方向加算回路３
２からの拡散出力信号との差をとって誤差信号を出力す
る減算回路３９、この誤差信号に所定の重み付けをして
誤差荷重信号を出力する荷重回路４０、４１からなる。Then, the error detection circuit 35 is connected to the PDP 10
(Read-only memory) 3 that stores the data of the correction brightness level preset for the brightness gradation correction of
8. Setting data of this ROM 38 and horizontal direction addition circuit 3
The subtraction circuit 39 outputs a difference signal from the diffused output signal from 2 and outputs an error signal, and the weight circuits 40 and 41 output a difference weight signal by weighting the difference signal with a predetermined weight.

【０００９】誤差検出回路３５の荷重回路４０、４１の
出力側には、原画素Ａ（ｉ，ｊ）よりｈライン前の画
素、例えば１ラインだけ過去に生じた再現誤差Ｅ（ｉ，
ｊ−１）を出力するｈライン遅延回路３６を介して垂直
方向加算回路３１に接続されるとともに、原画素Ａ
（ｉ，ｊ）よりｄドット前の画素、例えば１ドットだけ
過去に生じた再現誤差Ｅ（ｉ−１，ｊ）を出力するｄド
ット遅延回路３７を介して水平方向加算回路３２に接続
されている。At the output side of the weighting circuits 40 and 41 of the error detection circuit 35, a reproduction error E (i, i) that occurs in the pixel h line before the original pixel A (i, j), for example, one line in the past.
j-1) is connected to the vertical direction addition circuit 31 via the h line delay circuit 36, and the original pixel A
It is connected to the horizontal direction addition circuit 32 via a d dot delay circuit 37 that outputs a reproduction error E (i-1, j) that occurs d dots before (i, j), for example, one dot in the past. There is.

【００１０】そして、垂直方向加算回路３１、水平方向
加算回路３２によって誤差を組み入れて拡散させた拡散
出力信号をビット変換回路３３に送り、このビット変換
回路３３でｎビットで量子化された拡散出力信号を、ｍ
（≦ｎ−１）ビットに変換して映像出力端子３４からＰ
ＤＰ１０へ駆動信号として出力する。このようにして、
原映像入力信号を誤差の組み入れで拡散させ、かつ、原
映像入力信号よりも少ないビット数の信号により、発光
輝度が低下することなく、しかも、滑らかな応答が得ら
れる。Then, the diffusion output signal in which the error is incorporated and diffused by the vertical direction addition circuit 31 and the horizontal direction addition circuit 32 is sent to the bit conversion circuit 33, and the diffusion output quantized by n bits by the bit conversion circuit 33. Signal to m
(≦ n−1) bits and converted from the video output terminal 34 to P
It is output to DP10 as a drive signal. In this way
An original image input signal is diffused by incorporating an error, and a signal having a bit number smaller than that of the original image input signal allows a smooth response to be obtained without lowering the emission brightness.

【００１１】しかしながら、図５に示した誤差拡散回路
２８では、映像信号入力端子３０に同一レベルの映像信
号が連続して入力した場合、例えば、８ビットの原画素
映像信号がＦＦ、ＦＦ、…、ＦＦと同一のレベルで連続
して入力したような場合、荷重回路４０、４１からｈラ
イン遅延回路３６、ｄドット遅延回路３７へ出力する誤
差荷重出力値が、それぞれ連続した同一値となるため、
ＰＤＰ１０が規則的な繰り返しパターンである擬似紋様
を表示するという若干の問題点があった。However, in the error diffusion circuit 28 shown in FIG. 5, when video signals of the same level are continuously input to the video signal input terminal 30, for example, an 8-bit original pixel video signal is FF, FF, ... , FF, the error weight output values output from the weight circuits 40 and 41 to the h-line delay circuit 36 and the d-dot delay circuit 37 are the same and continuous. ,
There is a slight problem that the PDP 10 displays a pseudo pattern which is a regular repeating pattern.

【００１２】つぎに、この擬似紋様を作る現象を図６〜
図８を用いて説明する。ＰＤＰ１０への駆動信号に対す
る発光輝度レベルを実測し、この発光輝度レベルをその
最大値で正規化したものが、図６に示す階段状の実測線
であったものとする。なお、この例では、映像入力信号
が８ビットであるものを、駆動信号を４ビットにした例
を示している。前記実測線に基づいて、ｙ＝ａｘ＋ｂで
表わされる補正輝度線を求める。この補正輝度線は、ｙ
＝ｘという理想線からややずれているので、補正をする
ことが必要となる。これを補正した輝度線は、図７に示
され、拡散補正信号レベルに対し｛（補正輝度線勾配ａ
−１）−補正輝度線接片ｂ｝の補正を施したものであ
る。この図７のように、補正輝度線をｙ＝ｘとなるよう
に補正したときの階段状のデ−タがＲＯＭ（リード・オ
ンリ・メモリ）３８に記憶される。Next, the phenomenon of creating this pseudo pattern will be described with reference to FIG.
This will be described with reference to FIG. It is assumed that the light emission luminance level with respect to the drive signal to the PDP 10 is actually measured and the light emission luminance level is normalized by its maximum value to obtain the stepwise measurement line shown in FIG. In this example, the video input signal is 8 bits, and the drive signal is 4 bits. A corrected luminance line represented by y = ax + b is obtained based on the measured line. This corrected luminance line is y
Since it is slightly deviated from the ideal line of = x, it is necessary to correct it. The luminance line corrected for this is shown in FIG. 7, where {(corrected luminance line gradient a
-1) -Corrected luminance line contact piece b} is corrected. As shown in FIG. 7, stepwise data when the correction luminance line is corrected to be y = x is stored in the ROM (read only memory) 38.

【００１３】補正輝度線がｙ＝ｘの場合、補正輝度レベ
ルは発光輝度レベルと同一になる。したがって、駆動出
力ビット数をｍとすれば、２のｍ乗のワード（例えば、
ｍ＝４のときは２の４乗の１６ワード）の輝度レベルの
デ−タをＲＯＭ３８に記憶させればよい。なお、図６に
おいて、補正輝度線ｙ＝ａｘ＋ｂがｙ＝ｘとほとんど一
致している場合には、図７に示すような処理をすること
なく、図６に示した実測値のデ−タをＲＯＭ３８に記憶
してもよい。When the corrected luminance line is y = x, the corrected luminance level becomes the same as the emission luminance level. Therefore, if the number of drive output bits is m, then the m-th power of 2 words (for example,
When m = 4, the brightness level data of 2 4 16 words) may be stored in the ROM 38. Note that in FIG. 6, when the corrected luminance line y = ax + b almost coincides with y = x, the measured value data shown in FIG. 6 is obtained without performing the processing shown in FIG. It may be stored in the ROM 38.

【００１４】また、図８は、図６の一部を抽出し拡大し
たものである。この図８において、 ａ：映像入力画素値（一定値の場合） ｂ：入力ａに対する擬似中間調レベル ｅ１、ｅ２、ｅ３：誤差出力 ｄ１、ｄ２、ｄ３：誤差荷重出力 とし、FIG. 8 is an enlarged view of a part of FIG. In this FIG. 8, a: video input pixel value (when it is a constant value) b: pseudo-halftone level for input a e1, e2, e3: error output d1, d2, d3: error weight output,

【００１５】また、図示のように、発光輝度レベルＢｒ
を黒、黒、黒、Ｂｒ＋１を白、白、白とすると、 （１）ｂ−Ｂｒ＝ｅ１、ｅ１×Ｋｈ＝ｄ１、ａ＋ｄ１＝
ｅ２であるから、ａ＋ｄ２＝黒となる。 （２）ａ＋ｄ２＝ｅ３であるから、ａ＋ｄ２＝白とな
る。 （３）ｄ３＝０であるから、ａ＋ｄ３＝ａとなり、黒で
ある。 （４）以上を繰り返すから、黒、白、黒、黒、白、黒、
黒、白、黒、…と黒、白、黒が一定の周期で出現する。
すなわち、擬似紋様が出現する。 以上は、水平方向のみで考えたが、垂直方向でも同様で
ある。したがって、水平と垂直の両方向について考える
と、２次元的に繰返しの紋様が現われる。Further, as shown in the figure, the emission brightness level Br
Is black, black, black, and Br + 1 is white, white, and white. (1) b-Br = e1, e1 × Kh = d1, a + d1 =
Since it is e2, a + d2 = black. (2) Since a + d2 = e3, a + d2 = white. (3) Since d3 = 0, a + d3 = a, which is black. (4) Because the above is repeated, black, white, black, black, white, black,
Black, white, black, ... and black, white, black appear at regular intervals.
That is, a pseudo pattern appears. The above is considered only in the horizontal direction, but the same applies to the vertical direction. Therefore, considering both horizontal and vertical directions, a repeating pattern appears two-dimensionally.

【００１６】本発明は、上述の問題点に鑑みなされたも
ので、入力信号のビット数よりも出力駆動信号のビット
数を低減しながら、入力信号と発光輝度との濃淡誤差を
最小にするとともに、同一レベルの映像信号が連続して
入力した場合にも擬似紋様が発生するのを防止すること
ができる擬似中間調表示装置の誤差拡散回路を提供する
ことを目的とするものである。The present invention has been made in view of the above problems, and minimizes the shading error between the input signal and the emission brightness while reducing the bit number of the output drive signal more than the bit number of the input signal. An object of the present invention is to provide an error diffusion circuit of a pseudo halftone display device capable of preventing a pseudo pattern from occurring even when video signals of the same level are continuously input.

【００１７】[0017]

【課題を解決するための手段】本発明による擬似中間調
表示装置の誤差拡散回路は、入力したｎビットの原画素
の映像信号に、前記原画素より過去に生じた再現誤差を
加算する加算回路と、この加算回路から出力する拡散出
力信号をｍ（≦ｎ−１）ビットの信号に変換して表示パ
ネルへ出力するビット変換回路と、前記表示パネルの輝
度階調補正用に予め設定された補正輝度レベルと前記加
算回路から出力する拡散出力信号との差を検出し、重み
付けをして出力する誤差検出回路と、この誤差検出回路
から出力する誤差荷重出力信号を所定画素分遅延させ再
現誤差として前記加算回路に出力する遅延回路とを具備
してなり、前記誤差検出回路は、複数の相異なる補正輝
度レベルを設定する補正輝度レベル設定回路と、前記補
正輝度レベル設定回路で設定された複数の補正輝度レベ
ルを所定のタイミングで切り換えて出力する切換制御回
路と、この切換制御回路の出力信号と前記加算回路から
出力する拡散出力信号との差を演算する減算回路と、こ
の減算回路の出力に重み付けをした信号を前記遅延回路
へ出力する荷重回路とを具備してなることを特徴とする
ものである。An error diffusion circuit of a pseudo-halftone display device according to the present invention is an adder circuit for adding a reproduction error generated in the past from the original pixel to an input n-bit original pixel video signal. And a bit conversion circuit for converting the diffused output signal output from the adder circuit to a signal of m (≦ n−1) bits and outputting the signal to the display panel, and preset for brightness gradation correction of the display panel. An error detection circuit that detects and weights the difference between the corrected luminance level and the diffused output signal output from the adder circuit, and an error weight output signal output from this error detection circuit is delayed by a predetermined number of pixels to reproduce an error. And a delay circuit that outputs the corrected brightness level to the adder circuit. The error detection circuit sets a correction brightness level setting circuit that sets a plurality of different correction brightness levels, and the correction brightness level setting circuit. A switching control circuit for switching and outputting a plurality of corrected luminance levels set on the road at a predetermined timing, and a subtraction circuit for calculating a difference between an output signal of the switching control circuit and a diffusion output signal output from the adding circuit. And a weighting circuit for outputting a signal obtained by weighting the output of the subtraction circuit to the delay circuit.

【００１８】[0018]

【作用】誤差検出回路の減算回路は、加算回路から出力
する拡散出力信号と、切換制御回路によって補正輝度レ
ベル設定回路から取り出された補正輝度レベルとの差を
演算する。誤差検出回路の荷重回路は、減算回路から出
力する誤差検出信号に重み付けをして出力する。遅延回
路は、誤差検出回路から出力する誤差荷重出力信号を所
定画素分遅延させて再現誤差として加算回路に出力す
る。この加算回路は、入力したｎビットの原画素の映像
信号に、前記遅延回路からの再現誤差を加算する。The subtraction circuit of the error detection circuit calculates the difference between the diffused output signal output from the addition circuit and the corrected luminance level extracted from the corrected luminance level setting circuit by the switching control circuit. The weighting circuit of the error detection circuit weights and outputs the error detection signal output from the subtraction circuit. The delay circuit delays the error weight output signal output from the error detection circuit by a predetermined number of pixels and outputs it as a reproduction error to the addition circuit. This adding circuit adds the reproduction error from the delay circuit to the input n-bit video signal of the original pixel.

【００１９】上述のように加算回路によって、原画素映
像信号に原画素より過去に生じた周辺画素の再現誤差を
組み入れて拡散させたｎビットの拡散出力信号は、ビッ
ト変換回路でｍ（ｎ−１ビット以下）ビットに変換さ
れ、映像出力端子から表示パネル（例えばＰＤＰ）へ出
力する。このため、原映像入力信号よりも少ないビット
数の信号により、発光輝度が低下することなく、しか
も、滑らかな応答が得られる。As described above, the n-bit diffused output signal obtained by incorporating the reproduction error of the peripheral pixels generated in the past from the original pixel into the original pixel video signal by the adding circuit to diffuse the original pixel video signal is m (n- Converted to 1 bit or less) and output from the video output terminal to the display panel (for example, PDP). Therefore, a signal having a smaller number of bits than the original image input signal can provide a smooth response without lowering the emission brightness.

【００２０】さらに、誤差検出回路の切換制御回路は、
補正輝度レベル設定回路で設定された複数の相異なる補
正輝度レベルを所定のタイミングで切り換えて出力して
いるので、入力する原画素映像信号のレベルが連続した
同一値であっても、誤差検出回路から出力する誤差荷重
出力値のレベルが連続した同一値とならない。したがっ
て、表示パネルにおける擬似紋様の発生を防止（抑制）
することができる。Further, the switching control circuit of the error detection circuit is
Since a plurality of different correction luminance levels set by the correction luminance level setting circuit are switched and output at a predetermined timing, even if the input original pixel video signal has the same continuous level, the error detection circuit The error load output values output from are not the same continuous value. Therefore, it prevents (suppresses) the occurrence of pseudo patterns on the display panel.
can do.

【００２１】[0021]

【実施例】以下、本発明による擬似中間調表示装置の誤
差拡散回路の一実施例を図１を用いて説明する。図１に
おいて図５と同一部分は同一符号とする。図１におい
て、３０は、ｎビットの原画素Ａ（ｉ，ｊ）の映像信号
入力端子で、この映像信号入力端子３０は、垂直方向加
算回路３１、水平方向加算回路３２を経て、さらにビッ
ト変換回路３３でビット数を減らす処理をして映像出力
端子３４に接続される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an error diffusion circuit of a pseudo halftone display device according to the present invention will be described below with reference to FIG. 1, the same parts as those in FIG. 5 are designated by the same reference numerals. In FIG. 1, reference numeral 30 denotes a video signal input terminal of an n-bit original pixel A (i, j). The video signal input terminal 30 passes through a vertical direction addition circuit 31 and a horizontal direction addition circuit 32 and is further bit-converted. The circuit 33 carries out a process for reducing the number of bits and is connected to the video output terminal 34.

【００２２】前記水平方向加算回路３２の出力側には、
誤差検出回路５０が接続されている。この誤差検出回路
５０は、輝度階調補正用として、複数の相異なる補正輝
度レベル１、２、…、ｋのデータが予め設定された補正
輝度レベル設定回路（例えばＲＯＭ）５２と、所定のタ
イミング（例えば１ドット単位または１ライン単位）で
前記補正輝度レベル設定回路５２の複数の補正輝度レベ
ル１、２、…、ｋを切り換えて出力する切換制御回路５
４と、この切換制御回路５４を介して出力する補正輝度
レベルと前記水平方向加算回路３２から出力する拡散出
力信号との差を演算して誤差検出信号を出力する減算回
路３９と、この減算回路３９から出力する誤差検出信号
に所定の重み付けをした誤差荷重信号を出力する第１、
第２荷重回路４０、４１とからなっている。On the output side of the horizontal addition circuit 32,
The error detection circuit 50 is connected. The error detection circuit 50 includes a correction brightness level setting circuit (for example, ROM) 52 in which data of a plurality of different correction brightness levels 1, 2, ... A switching control circuit 5 for switching and outputting a plurality of correction luminance levels 1, 2, ..., K of the correction luminance level setting circuit 52 in units of 1 dot or 1 line, for example.
4, a subtraction circuit 39 for calculating the difference between the corrected luminance level output via the switching control circuit 54 and the diffused output signal output from the horizontal addition circuit 32, and outputting an error detection signal, and this subtraction circuit First, which outputs an error weighting signal obtained by weighting the error detection signal output from 39 with a predetermined weight,
It is composed of second load circuits 40 and 41.

【００２３】前記誤差検出回路５０の荷重回路４０と４
１の出力側には、それぞれｈライン遅延回路３６とｄド
ット遅延回路３７を介して前記垂直方向加算回路３１と
水平方向加算回路３２とが結合している。前記ｈライン
遅延回路３６は、前記荷重回路４０から出力する誤差荷
重出力信号をｈライン遅延するもので、原画素Ａ（ｉ，
ｊ）よりｈライン前の画素についての再現誤差（例え
ば、ｈ＝１のときは１ラインだけ過去に生じた再現誤差
Ｅ（ｉ，ｊ−１））を出力し、前記ｄドット遅延回路３
７は、前記荷重回路４１から出力する誤差荷重出力信号
をｄドット遅延するもので、原画素Ａ（ｉ，ｊ）よりｄ
ドット前の画素についての再現誤差（例えば、ｄ＝１の
ときは１ドットだけ過去に生じた再現誤差Ｅ（ｉ−１，
ｊ））を出力する。Weight circuits 40 and 4 of the error detection circuit 50
The vertical direction adder circuit 31 and the horizontal direction adder circuit 32 are connected to the output side of 1 via an h line delay circuit 36 and a d dot delay circuit 37, respectively. The h-line delay circuit 36 delays the error-weighted output signal output from the weighting circuit 40 by h-line, and the original pixel A (i,
j), a reproduction error (for example, when h = 1, a reproduction error E (i, j-1) that occurred in the past by one line when h = 1) is output, and the d dot delay circuit 3 is output.
Reference numeral 7 delays the error weight output signal output from the weight circuit 41 by d dots, and is d from the original pixel A (i, j).
Reproduction error for the pixel before the dot (for example, when d = 1, the reproduction error E (i-1,
j)) is output.

【００２４】つぎに、図１に示した実施例の作用を図
２、図６、図７を併用して説明する。 （１）補正輝度線が直線の場合 図６に示すように、ＰＤＰ１０への駆動信号に対する発
光輝度レベルを実測し、この発光輝度レベルをその最大
値で正規化した実測線に基づいて、ｙ＝ａｘ＋ｂで表わ
される補正輝度線を求める。この補正輝度線は、ｙ＝ｘ
という理想線からややずれているので、補正をすること
が必要となる。これを補正した輝度線は、図７に示さ
れ、拡散出力信号レベルに対し｛（補正輝度線勾配ａ−
１）−補正輝度線接片ｂ｝の補正を施したものである。Next, the operation of the embodiment shown in FIG. 1 will be described with reference to FIGS. 2, 6 and 7. (1) When the correction luminance line is a straight line As shown in FIG. 6, the emission luminance level for the drive signal to the PDP 10 is actually measured, and y = based on the actual measurement line obtained by normalizing the emission luminance level with the maximum value. A corrected luminance line represented by ax + b is obtained. This corrected luminance line is y = x
Since it is slightly deviated from the ideal line, it is necessary to correct it. The luminance line corrected for this is shown in FIG. 7, where {(corrected luminance line gradient a−
1) -Corrected luminance line contact piece b} is corrected.

【００２５】この図７のような、補正輝度線をｙ＝ｘと
なるように補正したときの階段状のデータを基にして、
所定範囲内（例えばｙ＝ｘとｙ＝ａｘ＋ｂの間の範囲内
の補正輝度線に対応した範囲内）で少しずつ相違するよ
うにした複数の階段状のデータを作成し、複数の相異な
る補正輝度レベル１、２、…、ｋとして補正輝度レベル
設定回路５２に設定記憶される。Based on the stepwise data when the correction luminance line as shown in FIG. 7 is corrected so that y = x,
Create a plurality of stepwise data that are slightly different within a predetermined range (for example, within a range corresponding to a correction luminance line within a range between y = x and y = ax + b), and perform a plurality of different corrections. The luminance levels 1, 2, ..., K are set and stored in the corrected luminance level setting circuit 52.

【００２６】以上のような構成における誤差拡散方式の
原理は、既提案の図５の回路と同様にして、２つの輝度
階調で密度変調を行い、ある広がりを持った小領域内で
視覚上擬似的な階調を作り出し、多階調を得るようにし
たものである。図２によりさらに詳しく説明する。 Ａ（ｉ，ｊ） ：現処理対象の入力画素値 Ａ（ｉ，ｊ−１）：１ライン前の入力画素値（ｈ＝１の
場合） Ａ（ｉ−１，ｊ）：１ドット前の入力画素値（ｄ＝１の
場合） δｖ：１ライン前からの拡散出力画素の誤差荷重値 δｈ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路５０に入力した拡散出力信号
と、補正輝度レベル設定回路からのデータとが、減算回
路３９でその差がとられて誤差出力信号が得られる。The principle of the error diffusion method in the above configuration is similar to that of the previously proposed circuit shown in FIG. 5, where density modulation is performed with two luminance gradations, and a visual effect is given within a small area having a certain spread. This is to create pseudo gradation and obtain multiple gradations. This will be described in more detail with reference to FIG. A (i, j): Input pixel value of current processing target A (i, j-1): Input pixel value of one line before (when h = 1) A (i-1, j): One dot before Input pixel value (in the case of d = 1) δv: Error weight value of diffusion output pixel from one line before δh: Error weight value of diffusion output pixel from one dot before, diffusion output input to error detection circuit 50 The subtraction circuit 39 subtracts the difference between the signal and the data from the corrected brightness level setting circuit to obtain an error output signal.

【００２７】この誤差出力信号は、第１、第２荷重回路
４０、４１でそれぞれＫｖ（＜１）、Ｋｈ（＝１−Ｋ
ｖ）の重み付けされた誤差荷重出力信号δｖ、δｈとな
り、１ライン遅延回路３６（ｈ＝１の場合）と１ドット
遅延回路３７（ｄ＝１の場合）に入力し、垂直方向加算
回路３１と水平方向加算回路３２で原画素Ａ（ｉ，ｊ）
に組み入れられ、 Ｃ（ｉ，ｊ）＝Ａ（ｉ，ｊ）＋δｖ＋δｈ となる。This error output signal is Kv (<1) and Kh (= 1-K) in the first and second weight circuits 40 and 41, respectively.
v) weighted error weighted output signals δv and δh, which are input to the 1-line delay circuit 36 (when h = 1) and the 1-dot delay circuit 37 (when d = 1), and the vertical direction addition circuit 31 Original pixel A (i, j) in horizontal direction adder circuit 32
And C (i, j) = A (i, j) + δv + δh.

【００２８】なお、Ｃ（ｉ，ｊ）：現処理対象の拡散出
力画素値 δｖ＝Ｋｖ×〔ｆ｛Ｃ（ｉ，ｊ−１）｝−Ｂｒ〕 δｈ＝Ｋｈ×〔ｆ｛Ｃ（ｉ−１，ｊ）｝−Ｂｒ〕 ｆ｛Ｃ（ｉ，ｊ）｝：Ｃ（ｉ，ｊ）に対する補正輝度 Ｂｒ：発光輝度レベルである。C (i, j): diffused output pixel value of the current processing target δv = Kv × [f {C (i, j-1)}-Br] δh = Kh × [f {C (i- 1, j)}-Br] f {C (i, j)}: correction luminance for C (i, j) Br: emission luminance level.

【００２９】誤差を組み入れて拡散させた拡散出力信号
をビット変換回路３３に送り、このビット変換回路３３
にてｎビットで量子化された拡散出力信号を、ｍ（≦ｎ
−１）ビットに変換して映像出力端子３４より出力す
る。このようにして、原映像入力信号を誤差を組み入れ
て拡散させ、かつ、原映像入力信号よりも少ないビット
数の信号により、発光輝度が低下することなく、しか
も、滑らかな応答が得られる。The diffusion output signal in which the error is incorporated and diffused is sent to the bit conversion circuit 33, and this bit conversion circuit 33 is transmitted.
The spread output signal quantized with n bits at m (≤n
-1) Converted to bits and output from the video output terminal 34. In this way, the original video input signal is diffused by incorporating an error, and a signal having a bit number smaller than that of the original video input signal allows a smooth response to be obtained without lowering the emission brightness.

【００３０】さらに、切換制御回路５４は、補正輝度レ
ベル設定回路５２の複数の相異なる補正輝度レベル１、
２、…、ｋを、ドットまたはライン・フレーム単位で切
り換えて出力しているので、映像信号入力端子３０に入
力する原画素映像信号のレベルが連続した同一値であっ
ても、誤差検出回路５０から出力する誤差荷重出力値の
レベルが連続した同一値とならない。したがって、ＰＤ
Ｐ１０における擬似紋様の発生を防止（抑制）すること
ができる。Further, the switching control circuit 54 includes a plurality of different correction luminance levels 1 of the correction luminance level setting circuit 52.
.., k are switched and output in dot or line frame units, the error detection circuit 50 can detect even if the original pixel video signal input to the video signal input terminal 30 has the same continuous level. The error load output values output from are not the same continuous value. Therefore, PD
It is possible to prevent (suppress) the generation of the pseudo pattern in P10.

【００３１】（２）補正輝度線が直線でない場合 ＰＤＰ１０の輝度を曲線状に補正したい場合（ガンマ補
正など）には、補正輝度線を希望する曲線に設定し、発
光輝度レベルとの誤差値を求め、前記（１）の場合と同
様にして補正輝度レベル設定回路５２の所定の領域に設
定記憶される。その他の作用は前記（１）の場合と同様
である。(2) When the corrected luminance line is not a straight line When it is desired to correct the luminance of the PDP 10 in a curved shape (gamma correction, etc.), the corrected luminance line is set to a desired curve and the error value from the emission luminance level is set. The value is obtained and set and stored in a predetermined area of the corrected luminance level setting circuit 52 in the same manner as in the case of (1). Other actions are the same as in the case of the above (1).

【００３２】前記実施例では、加算回路を垂直方向加算
回路と水平方向加算回路とで構成し、遅延回路をｈライ
ン遅延回路とｄドット遅延回路とで構成するようにした
が、本発明はこれに限るものでなく、例えば、加算回路
を垂直方向加算回路と水平方向加算回路の一方のみで構
成し、遅延回路をｈライン遅延回路とｄドット遅延回路
の一方のみで構成するようにしてもよい。In the above embodiment, the adder circuit is composed of the vertical direction adder circuit and the horizontal direction adder circuit, and the delay circuit is composed of the h line delay circuit and the d dot delay circuit. However, the addition circuit may be configured by only one of the vertical direction addition circuit and the horizontal direction addition circuit, and the delay circuit may be configured by only one of the h line delay circuit and the d dot delay circuit. .

【００３３】前記実施例では、切換制御回路は、補正輝
度レベル設定回路で設定された複数の相異なる補正輝度
レベル１、２、…、ｋを、ドットまたはライン・フレー
ム単位で切り換えて出力するようにしたが、本発明はこ
れに限るものでなく、例えば、ドットおよびライン・フ
レーム単位で切り換えて出力するようにしてもよい。In the above embodiment, the switching control circuit switches the plurality of different correction luminance levels 1, 2, ..., K set by the correction luminance level setting circuit in dot or line frame units and outputs them. However, the present invention is not limited to this, and for example, switching may be performed in dot and line frame units for output.

【００３４】前記実施例では、表示パネルがＰＤＰの場
合について説明したが、本発明はこれに限るものでな
く、ＰＤＰ以外の表示パネル（例えば、液晶ディスプレ
イパネル）の場合についても利用できる。擬似中間調表
示は規則的なパターンが発生しなくなり、擬似紋様を解
消する。In the above embodiment, the case where the display panel is a PDP has been described, but the present invention is not limited to this, and the present invention can be applied to the case of a display panel other than the PDP (for example, a liquid crystal display panel). Pseudo halftone display eliminates a regular pattern and eliminates pseudo patterns.

【００３５】[0035]

【発明の効果】本発明による擬似中間調表示装置の誤差
拡散回路は、上記のように、加算回路とビット変換回路
と誤差検出回路と遅延回路とを具備し、この誤差検出回
路は、補正輝度レベル設定回路と減算回路と荷重回路と
を具備しているので、既提案の回路と同様に、原映像入
力信号よりも少ないビット数の信号により、発光輝度が
低下することなく、しかも、滑らかな応答が得られる。As described above, the error diffusion circuit of the pseudo halftone display device according to the present invention comprises the adder circuit, the bit conversion circuit, the error detection circuit and the delay circuit, and the error detection circuit has the corrected luminance. Since it has a level setting circuit, a subtraction circuit, and a weighting circuit, as in the previously proposed circuit, a signal with a bit number smaller than that of the original image input signal does not cause a decrease in light emission brightness, and it is smooth. A response is obtained.

【００３６】さらに、誤差検出回路の切換制御回路は、
補正輝度レベル設定回路で設定記憶した複数の相異なる
補正輝度レベルを所定のタイミングで切り換えて出力し
ているので、入力する原画素映像信号のレベルが連続し
た同一値であっても、誤差検出回路から出力する誤差荷
重出力値のレベルが連続した同一値とならず、表示パネ
ルで擬似紋様が発生するのを防止（抑制）することがで
きる。Further, the switching control circuit of the error detection circuit is
Since a plurality of different correction luminance levels set and stored in the correction luminance level setting circuit are switched and output at a predetermined timing, even if the input original pixel video signal has the same continuous level, the error detection circuit It is possible to prevent (suppress) the generation of the pseudo pattern on the display panel because the levels of the error load output values output from are not the same and continuous.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明による擬似中間調表示装置の誤差拡散回
路の一実施例を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of an error diffusion circuit of a pseudo halftone display device according to the present invention.

【図２】画素の座標位置の説明図である。FIG. 2 is an explanatory diagram of coordinate positions of pixels.

【図３】２５６階調の手法に使用されるＰＤＰ（表示パ
ネルの一例）の斜視図である。FIG. 3 is a perspective view of a PDP (an example of a display panel) used in a 256 gradation method.

【図４】２５６階調の手法における駆動シーケンスと駆
動波形図である。FIG. 4 is a drive sequence diagram and a drive waveform diagram in the 256 gradation method.

【図５】本出願人が既に提案した擬似中間調表示装置の
誤差拡散回路のブロック図である。FIG. 5 is a block diagram of an error diffusion circuit of the pseudo halftone display device that the present applicant has already proposed.

【図６】駆動信号対発光輝度レベルの実測線図である。FIG. 6 is an actual measurement diagram of drive signal vs. emission luminance level.

【図７】補正された輝度レベルの特性線図である。FIG. 7 is a characteristic diagram of a corrected brightness level.

【図８】図６に示す駆動信号対発光輝度レベルの実測線
を一部抽出した拡大図である。8 is an enlarged view in which a part of the actual measurement line of the drive signal vs. emission luminance level shown in FIG. 6 is extracted.

【符号の説明】 １０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、 １２…Ｘサスティン電極、１３
…Ｙサスティン電極、 １４…誘電体層、１５…保護
層、 １６…裏面ガラス基板、 １７…アドレス電極、
１８…ストライブ状リブ、 １９…Ｒ（赤）螢光体、２
０…Ｇ（緑）螢光体、 ２１…Ｂ（青）螢光体、２２…
放電空間、 ２３…バス電極、 ３０…映像信号入力端
子、３１…垂直方向加算回路、 ３２…水平方向加算回
路、３３…ビット変換回路、 ３４…映像出力端子、３
５、５０…誤差検出回路、 ３６…ｈライン遅延回路、
３７…ｄドット遅延回路、 ３８…ＲＯＭ、 ３９…減
算回路、４０…第１荷重回路、 ４１…第２荷重回路、
５２…補正輝度レベル設定回路、 ５４…切換制御回
路。[Explanation of symbols] 10 ... PDP (plasma display panel), 1
1 ... Surface glass substrate, 12 ... X sustain electrode, 13
... Y sustain electrode, 14 ... Dielectric layer, 15 ... Protective layer, 16 ... Back glass substrate, 17 ... Address electrode,
18 ... Strip-shaped ribs, 19 ... R (red) phosphor, 2
0 ... G (green) phosphor, 21 ... B (blue) phosphor, 22 ...
Discharge space, 23 ... Bus electrode, 30 ... Video signal input terminal, 31 ... Vertical addition circuit, 32 ... Horizontal addition circuit, 33 ... Bit conversion circuit, 34 ... Video output terminal, 3
5, 50 ... Error detection circuit, 36 ... h line delay circuit,
37 ... d dot delay circuit, 38 ... ROM, 39 ... subtraction circuit, 40 ... first weight circuit, 41 ... second weight circuit,
52 ... Corrected brightness level setting circuit, 54 ... Switching control circuit.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 純一 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Junichi Onodera 1116 Suenaga, Takatsu-ku, Kawasaki-shi, Kanagawa Within Fujitsu General Co., Ltd.

Claims (3)

【特許請求の範囲】[Claims] 【請求項１】入力したｎビットの原画素の映像信号に、
前記原画素より過去に生じた再現誤差を加算する加算回
路と、この加算回路から出力する拡散出力信号をｍ（≦
ｎ−１）ビットの信号に変換して表示パネルへ出力する
ビット変換回路と、前記表示パネルの輝度階調補正用に
予め設定された補正輝度レベルと前記加算回路から出力
する拡散出力信号との差を検出し、重み付けをして出力
する誤差検出回路と、この誤差検出回路から出力する誤
差荷重出力信号を所定画素分遅延させ再現誤差として前
記加算回路に出力する遅延回路とを具備してなり、前記
誤差検出回路は、複数の相異なる補正輝度レベルを設定
する補正輝度レベル設定回路と、前記補正輝度レベル設
定回路で設定された複数の補正輝度レベルを所定のタイ
ミングで切り換えて出力する切換制御回路と、この切換
制御回路の出力信号と前記加算回路から出力する拡散出
力信号との差を演算する減算回路と、この減算回路の出
力に重み付けをした信号を前記遅延回路へ出力する荷重
回路とを具備してなることを特徴とする擬似中間調表示
装置の誤差拡散回路。1. A video signal of an input n-bit original pixel,
The addition circuit that adds the reproduction error that has occurred in the past from the original pixel and the diffusion output signal that is output from this addition circuit are
n-1) a bit conversion circuit that converts the signal into a bit signal and outputs the signal to the display panel; a corrected luminance level that is preset for luminance gradation correction of the display panel; and a diffusion output signal that is output from the addition circuit. An error detection circuit that detects the difference, weights and outputs the difference, and a delay circuit that delays the error weight output signal output from the error detection circuit by a predetermined number of pixels and outputs it as a reproduction error to the addition circuit are provided. The error detection circuit switches the correction brightness level setting circuit for setting a plurality of different correction brightness levels, and the switching control for switching and outputting the plurality of correction brightness levels set by the correction brightness level setting circuit at a predetermined timing. A circuit, a subtraction circuit for calculating the difference between the output signal of the switching control circuit and the spread output signal output from the addition circuit, and the output of the subtraction circuit is weighted. Error diffusion circuit of the pseudo halftone display apparatus characterized by comprising; and a load circuit which outputs a signal to the delay circuit. 【請求項２】加算回路は、入力側から出力側に向かって
直列に結合された垂直方向加算回路と水平方向加算回路
とからなり、荷重回路は、減算回路の出力にＫｖ（＜
１）倍の重み付けをする第１荷重回路と、減算回路の出
力にＫｈ（＝１−Ｋｖ）倍の重み付けをする第２荷重回
路とからなり、遅延回路は、前記第１荷重回路から出力
する誤差荷重信号をｈライン遅延させて前記垂直方向加
算回路に出力するｈライン遅延回路と、前記第２荷重回
路から出力する誤差荷重信号をｄドット遅延させて前記
水平方向加算回路に出力するｄドット遅延回路とからな
る請求項１記載の擬似中間調表示装置の誤差拡散回路。2. The addition circuit comprises a vertical direction addition circuit and a horizontal direction addition circuit which are connected in series from the input side to the output side, and the weighting circuit outputs Kv (<
1) It is composed of a first weighting circuit for weighting twice, and a second weighting circuit for weighting the output of the subtraction circuit by Kh (= 1-Kv) times, and the delay circuit outputs from the first weighting circuit. An h-line delay circuit that delays the error weight signal by h lines and outputs it to the vertical direction addition circuit, and a d dot that delays the error weight signal output from the second weight circuit by d dots and outputs it to the horizontal direction addition circuit. The error diffusion circuit of the pseudo halftone display device according to claim 1, comprising a delay circuit. 【請求項３】切換制御回路は、補正輝度レベル設定回路
の複数の補正輝度レベルをドットまたはライン・フレー
ム単位のタイミングで切り換えてなる請求項１または２
記載の擬似中間調表示装置の誤差拡散回路。3. The switching control circuit switches a plurality of corrected luminance levels of the corrected luminance level setting circuit at a timing of dot or line / frame units.
An error diffusion circuit of the described pseudo-halftone display device.