JPH0756496B2 - ウインドウコンパレータ - Google Patents
ウインドウコンパレータInfo
- Publication number
- JPH0756496B2 JPH0756496B2 JP2100084A JP10008490A JPH0756496B2 JP H0756496 B2 JPH0756496 B2 JP H0756496B2 JP 2100084 A JP2100084 A JP 2100084A JP 10008490 A JP10008490 A JP 10008490A JP H0756496 B2 JPH0756496 B2 JP H0756496B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- reference voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Control Of Voltage And Current In General (AREA)
- Control Of Electrical Variables (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、２値の基準電圧に対して入力電圧の変化を検
出するウインドウコンパレータに関するものである。
出するウインドウコンパレータに関するものである。
（ロ）従来の技術 一般に、ウインドウコンパレータは、過電流保護回路等
に使用される。即ち、ウインドウコンパレータは、回路
を流れる電流の状態を検出し、異常電流が回路を流れた
時に回路が誤動作するのを防止するためのものである。
近年、ウインドウコンパレータを含む過電流保護回路等
が集積回路化されているが、市場のニーズによって、該
集積回路の小型化及び低価格化が望まれている。そこ
で、該集積回路に使用される電源としては、レギュレー
タを持たない（素子数の少ない）非安定電源が使用され
ていた。
に使用される。即ち、ウインドウコンパレータは、回路
を流れる電流の状態を検出し、異常電流が回路を流れた
時に回路が誤動作するのを防止するためのものである。
近年、ウインドウコンパレータを含む過電流保護回路等
が集積回路化されているが、市場のニーズによって、該
集積回路の小型化及び低価格化が望まれている。そこ
で、該集積回路に使用される電源としては、レギュレー
タを持たない（素子数の少ない）非安定電源が使用され
ていた。
第２図は従来のウインドウコンパレータを示す回路図で
ある。
ある。
第２図において、VCC1は非安定電源電圧（30ボルト）、
VCC2は安定電源電圧（５ボルト）である。トランジスタ
Q1Q2Q3（電流ミラー回路）は、電源電圧VCC1が印加され
て動作する。直列抵抗R1R2R3は、電源電圧VCC1とアース
GNDとの間に接続される。コンパレータCMP1はトランジ
スタQ3のコレクタ電流が供給されて動作し、非反転入力
（＋）端子には高基準電圧VTH（＝（R2＋R3）VCC1/（R1
＋R2＋R3））が印加される。コンパレータCMP2はトラン
ジスタQ2のコレクタ電流が供給されて動作し、反転入力
（−）端子には低基準電圧VTL（＝R3VCC1/（R1＋R2＋
R3））が印加される。入力電圧VINは、コンパレータCMP
1の反転入力端子とコンパレータCMP2の非反転入力端子
とに共通印加され、入力電圧VINの変化は低基準電圧VTL
と高基準電圧VTHとの間で検出される。ロジック信号作
成回路LMCは、電源電圧VCO2が印加されて動作し、コン
パレータCMP1,CMP2の出力電圧が印加される。即ち、VTL
＜VIN＜VTHの場合、入力電圧VINが正常であると判断さ
れ、ロジック信号作成回路LMCからは「Ｈ」（５ボル
ト）の出力電圧VOUT（ロジック信号）が出力される。V
IN＜VTL又はVIN＞VTHの場合、入力電圧VINが異常である
と判断され、ロジック信号作成回路LMCからは「Ｌ」
（０ボルト）の出力電圧VOUT（ロジック信号）が出力さ
れる。出力電圧VOUTは、後段のロジック回路（図示せ
ず）に印加されて信号処理され、過電流保護等の動作が
行われることになる。
VCC2は安定電源電圧（５ボルト）である。トランジスタ
Q1Q2Q3（電流ミラー回路）は、電源電圧VCC1が印加され
て動作する。直列抵抗R1R2R3は、電源電圧VCC1とアース
GNDとの間に接続される。コンパレータCMP1はトランジ
スタQ3のコレクタ電流が供給されて動作し、非反転入力
（＋）端子には高基準電圧VTH（＝（R2＋R3）VCC1/（R1
＋R2＋R3））が印加される。コンパレータCMP2はトラン
ジスタQ2のコレクタ電流が供給されて動作し、反転入力
（−）端子には低基準電圧VTL（＝R3VCC1/（R1＋R2＋
R3））が印加される。入力電圧VINは、コンパレータCMP
1の反転入力端子とコンパレータCMP2の非反転入力端子
とに共通印加され、入力電圧VINの変化は低基準電圧VTL
と高基準電圧VTHとの間で検出される。ロジック信号作
成回路LMCは、電源電圧VCO2が印加されて動作し、コン
パレータCMP1,CMP2の出力電圧が印加される。即ち、VTL
＜VIN＜VTHの場合、入力電圧VINが正常であると判断さ
れ、ロジック信号作成回路LMCからは「Ｈ」（５ボル
ト）の出力電圧VOUT（ロジック信号）が出力される。V
IN＜VTL又はVIN＞VTHの場合、入力電圧VINが異常である
と判断され、ロジック信号作成回路LMCからは「Ｌ」
（０ボルト）の出力電圧VOUT（ロジック信号）が出力さ
れる。出力電圧VOUTは、後段のロジック回路（図示せ
ず）に印加されて信号処理され、過電流保護等の動作が
行われることになる。
（ハ）発明が解決しようとする課題 しかしながら、電源電圧VCC1が変動した場合、高基準電
圧VTH及び低基準電圧VTLも電源電圧VCC1の変動方向に変
動し、電源電圧VCC1から高基準電圧VTHまでの電位幅と
アースGNDから低基準電圧VTLまでの電位幅とが変動す
る。この結果、ロジック信号作成回路LMCにおいて、入
力電圧VINが正常であるにも関わらず異常であると判断
されたり、入力電圧VINが異常であるにも関わらず正常
であると判断されたりすることがあり、後段のロジック
回路が誤動作してしまう問題点があった。
圧VTH及び低基準電圧VTLも電源電圧VCC1の変動方向に変
動し、電源電圧VCC1から高基準電圧VTHまでの電位幅と
アースGNDから低基準電圧VTLまでの電位幅とが変動す
る。この結果、ロジック信号作成回路LMCにおいて、入
力電圧VINが正常であるにも関わらず異常であると判断
されたり、入力電圧VINが異常であるにも関わらず正常
であると判断されたりすることがあり、後段のロジック
回路が誤動作してしまう問題点があった。
そこで、本発明は、電源電圧VCC1が変動した場合でも、
電源電圧VCC1から高基準電圧VTHまでの電位幅とアースG
NDから低基準電圧VTLまでの電位幅とを一定とできるウ
インドウコンパレータを提供することを目的とする。
電源電圧VCC1から高基準電圧VTHまでの電位幅とアースG
NDから低基準電圧VTLまでの電位幅とを一定とできるウ
インドウコンパレータを提供することを目的とする。
（ニ）課題を解決するための手段 本発明は、前記問題点を解決する為に成されたものであ
り、非安定電源電圧が印加される第１の電流ミラー回路
と、安定電源電圧が印加され、前記第１の電流ミラー回
路の出力電流を決定する第２の電流ミラー回路と、前記
第１の電流ミラー回路の出力電流に応じた出力電圧が高
基準電圧として一方の入力に印加され、且つ、入力電圧
が他方の入力に印加される第１のコンパレータと、前記
第２の電流ミラー回路の出力電流に応じた出力電圧が低
基準電圧として一方の入力に印加され、且つ、前記入力
電圧が他方の入力に印加される第２のコンパレータと、
を備え、前記非安定電源電圧の変動に関わらず、前記高
基準電圧を前記非安定電源電圧から一定値を減じた値と
し、且つ前記低基準電圧を一定値とし、前記入力電圧の
変化を前記低基準電圧と前記高基準電圧との２値で検出
することを特徴とする。
り、非安定電源電圧が印加される第１の電流ミラー回路
と、安定電源電圧が印加され、前記第１の電流ミラー回
路の出力電流を決定する第２の電流ミラー回路と、前記
第１の電流ミラー回路の出力電流に応じた出力電圧が高
基準電圧として一方の入力に印加され、且つ、入力電圧
が他方の入力に印加される第１のコンパレータと、前記
第２の電流ミラー回路の出力電流に応じた出力電圧が低
基準電圧として一方の入力に印加され、且つ、前記入力
電圧が他方の入力に印加される第２のコンパレータと、
を備え、前記非安定電源電圧の変動に関わらず、前記高
基準電圧を前記非安定電源電圧から一定値を減じた値と
し、且つ前記低基準電圧を一定値とし、前記入力電圧の
変化を前記低基準電圧と前記高基準電圧との２値で検出
することを特徴とする。
（ホ）作用 本発明によれば、（ニ）項記載の構成において、非安定
電源電圧の変動に関わらず、高基準電圧を非安定電源電
圧から一定値を減じた値とし、且つ、低基準電圧を一定
値とした状態で、入力電圧の変化を低基準電圧と高基準
電圧との２値で検出することができる。
電源電圧の変動に関わらず、高基準電圧を非安定電源電
圧から一定値を減じた値とし、且つ、低基準電圧を一定
値とした状態で、入力電圧の変化を低基準電圧と高基準
電圧との２値で検出することができる。
（ヘ）実施例 本発明の詳細を図面に従って具体的に説明する。
第１図は本発明のウインドウコンパレータを示す回路図
である。
である。
第１図において、VCC1は非安定電源電圧（30ボルト）、
VCC2は安定電源電圧（５ボルト）である。尚、電源電圧
VCC2は、後述のロジック回路（図示せず）の動作電源と
しても使用される。トランジスタQ1Q2Q3（第１の電流ミ
ラー回路）は、電源電圧VCC1が抵抗R1R2R3を介して各エ
ミッタに印加されることによって動作する。トランジス
タQ4Q5（第２の電流ミラー回路）は、電源電圧VCC2が抵
抗R16R17を介してトランジスタQ4のコレクタに印加され
ることによって動作する。尚、トランジスタQ1のコレク
タ電流は、トランジスタQ5のコレクタ電流によって決定
される。トランジスタQ7Q8（第１のコンパレータ）にお
いてトランジスタQ7Q8の共通エミッタにはトランジスタ
Q3のコレクタ電流が供給され、トランジスタQ7のベース
（非反転入力端子）には高基準電圧VTHが印加され、ト
ランジスタQ8のベース（反転入力端子）には入力電圧V
INが抵抗R8を介して印加される。トランジスタQ9Q
10（第２のコンパレータ）において、トランジスタQ9Q
10の共通エミッタにはトランジスタQ2のコレクタ電流が
供給され、トランジスタQ9のベース（反転入力端子）に
は低基準電圧VTLが印加され、トランジスタQ10のベース
（非反転入力端子）には入力電圧VINが抵抗R10を介して
印加される。トランジスタQ11Q12（電流ミラー回路）
は、トランジスタQ10のコレクタ電流がトランジスタQ12
のベース及びコレクタに供給されることによって動作す
る。トランジスタQ13は、トランジスタQ11のコレクタ電
圧が抵抗R11を介してベースに印加されることによって
動作する。出力トランジスタQ14は、トランジスタQ6Q7
のコレクタ電圧が抵抗R14を介して印加されることによ
って動作する。出力トランジスタQ14Q15のコレクタは、
出力端子と接続される。尚、トランジスタQ4Q5が常時動
作する為、トランジスタQ6Q15も常時動作する。
VCC2は安定電源電圧（５ボルト）である。尚、電源電圧
VCC2は、後述のロジック回路（図示せず）の動作電源と
しても使用される。トランジスタQ1Q2Q3（第１の電流ミ
ラー回路）は、電源電圧VCC1が抵抗R1R2R3を介して各エ
ミッタに印加されることによって動作する。トランジス
タQ4Q5（第２の電流ミラー回路）は、電源電圧VCC2が抵
抗R16R17を介してトランジスタQ4のコレクタに印加され
ることによって動作する。尚、トランジスタQ1のコレク
タ電流は、トランジスタQ5のコレクタ電流によって決定
される。トランジスタQ7Q8（第１のコンパレータ）にお
いてトランジスタQ7Q8の共通エミッタにはトランジスタ
Q3のコレクタ電流が供給され、トランジスタQ7のベース
（非反転入力端子）には高基準電圧VTHが印加され、ト
ランジスタQ8のベース（反転入力端子）には入力電圧V
INが抵抗R8を介して印加される。トランジスタQ9Q
10（第２のコンパレータ）において、トランジスタQ9Q
10の共通エミッタにはトランジスタQ2のコレクタ電流が
供給され、トランジスタQ9のベース（反転入力端子）に
は低基準電圧VTLが印加され、トランジスタQ10のベース
（非反転入力端子）には入力電圧VINが抵抗R10を介して
印加される。トランジスタQ11Q12（電流ミラー回路）
は、トランジスタQ10のコレクタ電流がトランジスタQ12
のベース及びコレクタに供給されることによって動作す
る。トランジスタQ13は、トランジスタQ11のコレクタ電
圧が抵抗R11を介してベースに印加されることによって
動作する。出力トランジスタQ14は、トランジスタQ6Q7
のコレクタ電圧が抵抗R14を介して印加されることによ
って動作する。出力トランジスタQ14Q15のコレクタは、
出力端子と接続される。尚、トランジスタQ4Q5が常時動
作する為、トランジスタQ6Q15も常時動作する。
第１図において、入力電圧VIN＜低基準電圧VTLの場合、
トランジスタQ8が動作し且つトランジスタQ7が動作しな
い為、出力トランジスタQ14のベース電位はトランジス
タQ6の出力路及び抵抗R6を介してアースGNDに引き下げ
られる。
トランジスタQ8が動作し且つトランジスタQ7が動作しな
い為、出力トランジスタQ14のベース電位はトランジス
タQ6の出力路及び抵抗R6を介してアースGNDに引き下げ
られる。
同時に、トランジスタQ10が動作し且つトランジスタQ9
が動作しない為、トランジスタQ13がトランジスタQ11Q
12の動作に伴って動作し、出力トランジスタQ14のベー
ス電位はトランジスタQ13の出力路を介して電源電圧V
CC2まで引き上げられる。即ち、トランジスタQ13のイン
ピーダンスがトランジスタQ6及び抵抗R6のインピーダン
スより小の為、出力トランジスタQ14は、ベース電位が
電源電圧VCC2に引き上げられて動作しなくなる。従っ
て、「Ｌ」（０ボルト）の出力電圧VOUT（ロジック信
号）が出力されることになる。また、低基準電圧VTL＜
入力電圧IN＜高基準電圧VTHの場合、トランジスタQ8が
動作し且つトランジスタQ7が動作しない為、出力トラン
ジスタQ14のベース電位はトランジスタQ6の出力路及び
抵抗R6を介してアースGNDに引き下げられる。
が動作しない為、トランジスタQ13がトランジスタQ11Q
12の動作に伴って動作し、出力トランジスタQ14のベー
ス電位はトランジスタQ13の出力路を介して電源電圧V
CC2まで引き上げられる。即ち、トランジスタQ13のイン
ピーダンスがトランジスタQ6及び抵抗R6のインピーダン
スより小の為、出力トランジスタQ14は、ベース電位が
電源電圧VCC2に引き上げられて動作しなくなる。従っ
て、「Ｌ」（０ボルト）の出力電圧VOUT（ロジック信
号）が出力されることになる。また、低基準電圧VTL＜
入力電圧IN＜高基準電圧VTHの場合、トランジスタQ8が
動作し且つトランジスタQ7が動作しない為、出力トラン
ジスタQ14のベース電位はトランジスタQ6の出力路及び
抵抗R6を介してアースGNDに引き下げられる。
同時に、トランジスタQ10が動作せず且つトランジスタQ
9が動作する為、トランジスタQ13は動作しない。即ち、
出力トランジスタQ14は、ベース電位がアースGNDに引き
下げられて動作する。従って、出力トランジスタQ14の
インピーダンスが出力トランジスタQ15及び抵抗R15のイ
ンピーダンスより小の為、「Ｈ」（５ボルト）の出力電
圧VOUTが出力されることになる。また、高基準電圧VTH
＜入力電圧VINの場合、トランジスタQ8が動作せず且つ
トランジスタQ7が動作する為、出力トランジスタQ14の
ベース電位はトランジスタQ7Q3及び抵抗R3を介して電源
電圧VCC1に引き上げられる。同時に、トランジスタQ10
が動作せず且つトランジスタQ9が動作する為、トランジ
スタQ13は動作しない。即ち、出力トランジスタQ14は、
ベース電位が電源電圧VCC1に引き上げられ動作しなくな
る。従って、「Ｌ」（０ボルト）の出力電圧VOUTが出力
されることになる。以上の「Ｌ」又は「Ｈ」の出力電圧
VOUTは後段のロジック回路に印加されて信号処理され
る。即ち、入力電圧VINが低基準電圧VTLと高基準電圧V
THとの間を逸脱した場合、「Ｌ」の出力電圧VOUTがロジ
ック回路に印加され、この時のロジック回路の出力によ
って所定の回路が異常状態から保護されることになる。
9が動作する為、トランジスタQ13は動作しない。即ち、
出力トランジスタQ14は、ベース電位がアースGNDに引き
下げられて動作する。従って、出力トランジスタQ14の
インピーダンスが出力トランジスタQ15及び抵抗R15のイ
ンピーダンスより小の為、「Ｈ」（５ボルト）の出力電
圧VOUTが出力されることになる。また、高基準電圧VTH
＜入力電圧VINの場合、トランジスタQ8が動作せず且つ
トランジスタQ7が動作する為、出力トランジスタQ14の
ベース電位はトランジスタQ7Q3及び抵抗R3を介して電源
電圧VCC1に引き上げられる。同時に、トランジスタQ10
が動作せず且つトランジスタQ9が動作する為、トランジ
スタQ13は動作しない。即ち、出力トランジスタQ14は、
ベース電位が電源電圧VCC1に引き上げられ動作しなくな
る。従って、「Ｌ」（０ボルト）の出力電圧VOUTが出力
されることになる。以上の「Ｌ」又は「Ｈ」の出力電圧
VOUTは後段のロジック回路に印加されて信号処理され
る。即ち、入力電圧VINが低基準電圧VTLと高基準電圧V
THとの間を逸脱した場合、「Ｌ」の出力電圧VOUTがロジ
ック回路に印加され、この時のロジック回路の出力によ
って所定の回路が異常状態から保護されることになる。
第１図において、トランジスタQ4Q5のコレクタ電流I
Cは、 IC＝（VCC2−VBE4）／（R4＋R16＋R17） ……（１） VBE4:Q4のベース・エミッタ間電圧 となる。但し、抵抗R9を流れる電流はベース電流の為、
無視できるものとする。また、低基準電圧VTLは、
（１）式を用いて、 VTL＝VBE4＋IC（R4＋R17） ……（２） となり、トランジスタQ4Q5のサイズを等しくすることに
よって、トランジスタQ4とトランジスタQ1Q2Q3とのコレ
クタ電流が等しくなる。また、高基準で圧VTHは、
（１）式を用いて、 VTH＝VCC1−｛VBE1＋IC（R1＋R12）｝ ……（３） VBE1:Q1のベース・エミッタ間電圧 となる。但し、抵抗R7を流れる電流はベース電流の為、
無視できるものとする。（２）（３）式において、VBE1
＝VBE4の為、R1＝R4、且つ、R12＝R17と設定すれば、
（２）式と（３）式の｛ ｝内は等しくなる。従って、
低基準電圧VTLはアースGNDに一定電圧を加えた固定値と
なり、且つ、高基準電圧VTHは電源電圧VCC1から一定電
圧を減じた値となる。
Cは、 IC＝（VCC2−VBE4）／（R4＋R16＋R17） ……（１） VBE4:Q4のベース・エミッタ間電圧 となる。但し、抵抗R9を流れる電流はベース電流の為、
無視できるものとする。また、低基準電圧VTLは、
（１）式を用いて、 VTL＝VBE4＋IC（R4＋R17） ……（２） となり、トランジスタQ4Q5のサイズを等しくすることに
よって、トランジスタQ4とトランジスタQ1Q2Q3とのコレ
クタ電流が等しくなる。また、高基準で圧VTHは、
（１）式を用いて、 VTH＝VCC1−｛VBE1＋IC（R1＋R12）｝ ……（３） VBE1:Q1のベース・エミッタ間電圧 となる。但し、抵抗R7を流れる電流はベース電流の為、
無視できるものとする。（２）（３）式において、VBE1
＝VBE4の為、R1＝R4、且つ、R12＝R17と設定すれば、
（２）式と（３）式の｛ ｝内は等しくなる。従って、
低基準電圧VTLはアースGNDに一定電圧を加えた固定値と
なり、且つ、高基準電圧VTHは電源電圧VCC1から一定電
圧を減じた値となる。
以上より、電源電圧VCC1が変動した場合でも、電源電圧
VCC1から高基準電圧VTHまでの電位幅とアースGNDから低
基準電圧VTLまでの電位幅とが一定となり、入力電圧VIN
に対して正常な出力電圧VOUTが得られてロジック回路が
正常動作することになる。また、トランジスタQ1がトラ
ンジスタQ7Q8の電流源用及びトランジスタQ7の高基準電
圧VTH設定用に共用され、且つ、トランジスタQ4がトラ
ンジスタQ1のコレクタ電流決定用及びトランジスタQ9の
低基準電圧VTL設定用に共用される為、素子数が削減さ
れ、且つ、消費電流が低減される。この素子数が削減さ
れ消費電流が低減される効果は、ウインドウコンパレー
タを複数個設けるほど顕著となる。また、電源電圧VCO2
がロジック回路の動作電源及びウインドウコンパレータ
の一方の電源に共用される為、ロジックレベル（０〜５
ボルト）の出力電圧VOUTの発生が容易となる。
VCC1から高基準電圧VTHまでの電位幅とアースGNDから低
基準電圧VTLまでの電位幅とが一定となり、入力電圧VIN
に対して正常な出力電圧VOUTが得られてロジック回路が
正常動作することになる。また、トランジスタQ1がトラ
ンジスタQ7Q8の電流源用及びトランジスタQ7の高基準電
圧VTH設定用に共用され、且つ、トランジスタQ4がトラ
ンジスタQ1のコレクタ電流決定用及びトランジスタQ9の
低基準電圧VTL設定用に共用される為、素子数が削減さ
れ、且つ、消費電流が低減される。この素子数が削減さ
れ消費電流が低減される効果は、ウインドウコンパレー
タを複数個設けるほど顕著となる。また、電源電圧VCO2
がロジック回路の動作電源及びウインドウコンパレータ
の一方の電源に共用される為、ロジックレベル（０〜５
ボルト）の出力電圧VOUTの発生が容易となる。
（ト）発明の効果 本発明によれば、非安定電源電圧の変動に関わらず、高
基準電圧を非安定電源電圧から一定値を減じた値とし、
且つ、低基準電圧を一定値とした状態で、入力電圧の変
化を低基準電圧と高基準電圧との２値で検出することが
でき、本発明を使用する所定回路の誤動作を確実に防止
できる利点が得られる。
基準電圧を非安定電源電圧から一定値を減じた値とし、
且つ、低基準電圧を一定値とした状態で、入力電圧の変
化を低基準電圧と高基準電圧との２値で検出することが
でき、本発明を使用する所定回路の誤動作を確実に防止
できる利点が得られる。
第１図は本発明回路を示す回路図、第２図は従来回路を
示す回路図である。 Q1Q2Q3……第１の電流ミラー回路、Q4Q5……第２の電流
ミラー回路、Q7Q8……第１のコンパレータ、Q9Q10……
第２のコンパレータ。
示す回路図である。 Q1Q2Q3……第１の電流ミラー回路、Q4Q5……第２の電流
ミラー回路、Q7Q8……第１のコンパレータ、Q9Q10……
第２のコンパレータ。
Claims (2)
- 【請求項１】非安定電源電圧が印加される第１の電流ミ
ラー回路と、 安定電源電圧が印加され、前記第１の電流ミラー回路の
出力電流を決定する第２の電流ミラー回路と、 前記第１の電流ミラー回路の出力電流に応じた出力電圧
が高基準電圧として一方の入力に印加され、且つ、入力
電圧が他方の入力に印加される第１のコンパレータと、 前記第２の電流ミラー回路の出力電流に応じた出力電圧
が低基準電圧として一方の入力に印加され、且つ、前記
入力電圧が他方の入力に印加される第２のコンパレータ
と、を備え、 前記非安定電源電圧の変動に関わらず、前記高基準電圧
を前記非安定電源電圧から一定値を減じた値とし、且
つ、前記低基準電圧を一定値とし、前記入力電圧の変化
を前記低基準電圧と前記高基準電圧との２値で検出する
ことを特徴とするウインドウコンパレータ。 - 【請求項２】非安定電源電圧は安定電源電圧より大であ
ることを特徴とする請求項（１）記載のウインドウコン
パレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100084A JPH0756496B2 (ja) | 1990-04-16 | 1990-04-16 | ウインドウコンパレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2100084A JPH0756496B2 (ja) | 1990-04-16 | 1990-04-16 | ウインドウコンパレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03296666A JPH03296666A (ja) | 1991-12-27 |
| JPH0756496B2 true JPH0756496B2 (ja) | 1995-06-14 |
Family
ID=14264575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2100084A Expired - Fee Related JPH0756496B2 (ja) | 1990-04-16 | 1990-04-16 | ウインドウコンパレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0756496B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002311898A (ja) * | 2001-02-08 | 2002-10-25 | Semiconductor Energy Lab Co Ltd | 発光装置及びそれを用いた電子機器 |
| TWI248319B (en) | 2001-02-08 | 2006-01-21 | Semiconductor Energy Lab | Light emitting device and electronic equipment using the same |
| JP2003330407A (ja) * | 2002-05-17 | 2003-11-19 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2003330408A (ja) * | 2002-05-17 | 2003-11-19 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP2004361690A (ja) * | 2003-06-05 | 2004-12-24 | Matsushita Electric Ind Co Ltd | プラズマディスプレイ装置 |
| JP5245198B2 (ja) * | 2006-02-14 | 2013-07-24 | パナソニック株式会社 | プラズマディスプレイ装置 |
| JP4655154B2 (ja) * | 2009-01-23 | 2011-03-23 | 株式会社デンソー | ウィンドウコンパレータ回路 |
-
1990
- 1990-04-16 JP JP2100084A patent/JPH0756496B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03296666A (ja) | 1991-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177785B1 (en) | Programmable voltage regulator circuit with low power consumption feature | |
| JP2689708B2 (ja) | バイアス電流制御回路 | |
| US9429971B2 (en) | Short-circuit protection for voltage regulators | |
| US6559626B2 (en) | Voltage regulator | |
| US5905617A (en) | Differential amplifier having a protection circuit | |
| JP2003084846A (ja) | 基準電圧発生回路 | |
| US4593338A (en) | Constant-voltage power supply circuit | |
| KR20180048326A (ko) | 볼티지 레귤레이터 | |
| JP2643813B2 (ja) | 安定化電源回路 | |
| JP3986391B2 (ja) | 定電圧電源回路 | |
| JPH0756496B2 (ja) | ウインドウコンパレータ | |
| US4771228A (en) | Output stage current limit circuit | |
| JP4181695B2 (ja) | レギュレータ回路 | |
| JPH08263152A (ja) | 安定化電源回路 | |
| JP2002023868A (ja) | 安定化電源回路 | |
| JP3827053B2 (ja) | 電流制限回路つき定電圧回路 | |
| US5901026A (en) | Output transistor protection circuit | |
| JPH0844444A (ja) | レギュレータ装置 | |
| JP2003067062A (ja) | ボルテージレギュレータ | |
| US6806770B2 (en) | Operational amplifier | |
| JP2004094788A (ja) | ボルテージ・レギュレータ | |
| KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
| JP3317558B2 (ja) | 基準電圧発生回路 | |
| JPH0576044B2 (ja) | ||
| KR100437862B1 (ko) | 피채널 전계효과트랜지스터 구동 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080614 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090614 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |