JPH0755078B2 - 過電流検出装置 - Google Patents
過電流検出装置Info
- Publication number
- JPH0755078B2 JPH0755078B2 JP63180817A JP18081788A JPH0755078B2 JP H0755078 B2 JPH0755078 B2 JP H0755078B2 JP 63180817 A JP63180817 A JP 63180817A JP 18081788 A JP18081788 A JP 18081788A JP H0755078 B2 JPH0755078 B2 JP H0755078B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- overcurrent
- output
- power transistor
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Control Of Ac Motors In General (AREA)
- Measurement Of Current Or Voltage (AREA)
- Protection Of Static Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、制御装置にワンチップマイクロコンピュー
タが用いられた空気調和機や電気冷蔵庫等の負荷保護機
能の過電流検出装置に係り、更に詳しくは制御装置の電
源投入時に、所定時間過電流検出が行なわれたものと見
なし、負荷駆動のパワートランジスタ回路にスイッチン
グパルスを出力するベース駆動回路の電源をOFFとし、
そのパワートランジスタ回路の破壊を防止する過電流検
出装置に関するものである。
タが用いられた空気調和機や電気冷蔵庫等の負荷保護機
能の過電流検出装置に係り、更に詳しくは制御装置の電
源投入時に、所定時間過電流検出が行なわれたものと見
なし、負荷駆動のパワートランジスタ回路にスイッチン
グパルスを出力するベース駆動回路の電源をOFFとし、
そのパワートランジスタ回路の破壊を防止する過電流検
出装置に関するものである。
［従 来 例］ 近年、空気調和機や電気冷蔵庫にはワンチップマイクロ
コンピュータが用いられ、その空気調和機や電気冷蔵庫
の負荷制御はインバータ方式が主流となっている。
コンピュータが用いられ、その空気調和機や電気冷蔵庫
の負荷制御はインバータ方式が主流となっている。
このインバータ方式では、マイクロコンピュータにて負
荷を駆動するパワートランジスタ回路の制御用パルスを
生成している。この制御用パルスに基づいて、パワート
ランジスタ回路がスイッチングされ、負荷がインバータ
制御される。このとき、パワートランジスタ回路をスイ
ッチングするパルスは、上記制御用パルスに基づいてベ
ース駆動回路にて得られるようになっている。また、上
記パワートランジスタ回路が過電流にて破壊されないよ
うに、過電流検出装置が設けられ、過電流が検出された
とき、上記マイクロコンピュータにて制御用パルスをオ
フとし、パワートランジスタ回路のスイッチング動作を
停止させ、負荷に過電流を流すことなく、しかもパワー
トランジスタ回路の破壊を防止するようにしている。
荷を駆動するパワートランジスタ回路の制御用パルスを
生成している。この制御用パルスに基づいて、パワート
ランジスタ回路がスイッチングされ、負荷がインバータ
制御される。このとき、パワートランジスタ回路をスイ
ッチングするパルスは、上記制御用パルスに基づいてベ
ース駆動回路にて得られるようになっている。また、上
記パワートランジスタ回路が過電流にて破壊されないよ
うに、過電流検出装置が設けられ、過電流が検出された
とき、上記マイクロコンピュータにて制御用パルスをオ
フとし、パワートランジスタ回路のスイッチング動作を
停止させ、負荷に過電流を流すことなく、しかもパワー
トランジスタ回路の破壊を防止するようにしている。
［発明が解決しようとする課題］ ところで、上記過電流検出装置においては、制御装置の
電源が投入されて所定時間（マイクロコンピュータのイ
ニシャライズ）後に、制御用パルスが生成され、それら
から過電流検出装置が動作される。しかしながら、その
制御装置の電源投入直後においては、上記制御用パルス
を出力するマイクロコンピュータのポートは不安定な状
態にあり、上記パワートランジスタ回路のアーム間を短
絡する条件となることもある。すなわち、そのようなと
き、ベース駆動回路からはパワートランジスタのアーム
間（例えばエミッタ・コレクタ間）を短絡するスイッチ
ングパルスが出力され、パワートランジスタ回路を破壊
してしまうという問題点があった。
電源が投入されて所定時間（マイクロコンピュータのイ
ニシャライズ）後に、制御用パルスが生成され、それら
から過電流検出装置が動作される。しかしながら、その
制御装置の電源投入直後においては、上記制御用パルス
を出力するマイクロコンピュータのポートは不安定な状
態にあり、上記パワートランジスタ回路のアーム間を短
絡する条件となることもある。すなわち、そのようなと
き、ベース駆動回路からはパワートランジスタのアーム
間（例えばエミッタ・コレクタ間）を短絡するスイッチ
ングパルスが出力され、パワートランジスタ回路を破壊
してしまうという問題点があった。
この発明は上記問題点に鑑みなされたものであり、その
目的は電源投入直後において、負荷を駆動するパワート
ランジスタ回路の破壊を防止することができるようにし
た過電流検出装置を提供することにある。
目的は電源投入直後において、負荷を駆動するパワート
ランジスタ回路の破壊を防止することができるようにし
た過電流検出装置を提供することにある。
［課題を解決するための手段］ 上記目的を達成するために、この発明は、空気調和機等
の制御装置のマイクロコンピュータにてパワートランジ
スタ回路を駆動し、その空気調和機等の負荷をインバー
タ制御する際、そのパワートランジスタ回路の過電流を
検出する過電流検出装置において、前記制御装置の電源
投入時に、所定時間過電流が生じたものと見なす疑似制
御信号を出力する疑似信号発生手段を有し、同疑似制御
信号にて前記パワートランジスタ回路のスイッチングパ
ルスを出力するベース回路の電源を、前記制御装置の電
源投入時から所定時間オフ状態とするようにしたもので
ある。
の制御装置のマイクロコンピュータにてパワートランジ
スタ回路を駆動し、その空気調和機等の負荷をインバー
タ制御する際、そのパワートランジスタ回路の過電流を
検出する過電流検出装置において、前記制御装置の電源
投入時に、所定時間過電流が生じたものと見なす疑似制
御信号を出力する疑似信号発生手段を有し、同疑似制御
信号にて前記パワートランジスタ回路のスイッチングパ
ルスを出力するベース回路の電源を、前記制御装置の電
源投入時から所定時間オフ状態とするようにしたもので
ある。
この場合、疑似信号発生手段としてはＣ・Ｒ時定数の積
分回路であることが好ましく、これによれば前記制御装
置の電源投入時より、そのＣ・Ｒ時定数の間、前記過電
流が生じたものと見なす疑似制御信号が出力される。
分回路であることが好ましく、これによれば前記制御装
置の電源投入時より、そのＣ・Ｒ時定数の間、前記過電
流が生じたものと見なす疑似制御信号が出力される。
［作用］ 上記構成としたので、上記制御装置の電源投入直後にお
いて、上記積分回路にてその時定数の間上記ベース駆動
回路の電源をOFFとする疑似制御信号が得られる。すな
わち、その制御装置のワンチップマイクロコンピュータ
の出力ポートが不安定な状態にあり、その出力ポートか
ら上記パワートランジスタ回路のアーム間を短絡する制
御用パルスが出力されても、その制御用パルスに基づ
き、上記ベース駆動回路にてパワートランジスタ回路を
スイッチングするスイッチングパルスが得られない。
いて、上記積分回路にてその時定数の間上記ベース駆動
回路の電源をOFFとする疑似制御信号が得られる。すな
わち、その制御装置のワンチップマイクロコンピュータ
の出力ポートが不安定な状態にあり、その出力ポートか
ら上記パワートランジスタ回路のアーム間を短絡する制
御用パルスが出力されても、その制御用パルスに基づ
き、上記ベース駆動回路にてパワートランジスタ回路を
スイッチングするスイッチングパルスが得られない。
したがって、上記電源投入直後においては、パワートラ
ンジスタ回路はON,OFF駆動されず、そのアーム間の短絡
等も生じない。
ンジスタ回路はON,OFF駆動されず、そのアーム間の短絡
等も生じない。
［実 施 例］ 以下、この発明の実施例を図面に基づいて説明する。
第１図において、商用電源１が整流部２にて所定直流電
圧に変換され、パワートランジスタ回路３に印加されて
いる。その商用電源１の投入により、ワンチップマイク
ロコンピュータ４にて制御用パルスが生成され、この制
御用パルスに基づいてベース駆動回路５にてスイッチン
グパルスが得られる。このスイッチングパルスにてパワ
ートランジスタ回路３が駆動され、負荷６のインバータ
制御が行なわれる。パワートランジスタ回路３の入力段
には、過電流を検出するための電流検出用抵抗（シャン
ト抵抗）７が設けられている。パワートランジスタ回路
３のアーム間短絡等による過電流がその電流検出用抵抗
７を介して第１の電流検出回路８および第２の電流検出
回路９に検出される。この場合、第１の電流検出回路８
は比較的低い電流で動作し、第２の電流検出回路９は負
荷短絡等による急激な大電流で動作する。そのため、第
１の電流検出回路８には、その電流変化を検出する抵抗
回路8aと、その検出信号をアイソレートするカプラ回路
8bとが設けられ、第２の電流検出回路９には同じく抵抗
回路9aと、カプラ回路9bとが設けられている。
圧に変換され、パワートランジスタ回路３に印加されて
いる。その商用電源１の投入により、ワンチップマイク
ロコンピュータ４にて制御用パルスが生成され、この制
御用パルスに基づいてベース駆動回路５にてスイッチン
グパルスが得られる。このスイッチングパルスにてパワ
ートランジスタ回路３が駆動され、負荷６のインバータ
制御が行なわれる。パワートランジスタ回路３の入力段
には、過電流を検出するための電流検出用抵抗（シャン
ト抵抗）７が設けられている。パワートランジスタ回路
３のアーム間短絡等による過電流がその電流検出用抵抗
７を介して第１の電流検出回路８および第２の電流検出
回路９に検出される。この場合、第１の電流検出回路８
は比較的低い電流で動作し、第２の電流検出回路９は負
荷短絡等による急激な大電流で動作する。そのため、第
１の電流検出回路８には、その電流変化を検出する抵抗
回路8aと、その検出信号をアイソレートするカプラ回路
8bとが設けられ、第２の電流検出回路９には同じく抵抗
回路9aと、カプラ回路9bとが設けられている。
第１の電流検出回路８による検出信号は積分回路10を介
して２ナンド回路11の一入力端子に入力され、この他方
入力端子には第２の電流検出回路９による検出信号が入
力される。上記積分回路10においては、上記商用電源１
の投入（当該制御装置の電源投入）直後、Ｃ・Ｒ時定数
の間過電流が生じたものとみなす擬似信号（Ｌレベル信
号）が得られる。また、上記２ナンド回路11の出力は第
１あるいは第２の電流検出回路8,9の少なくとも何れか
一方にて過電流が検出されるとＨレベルとなり、この出
力信号はインバータ回路12にて反転され、RSフリップ・
フロップ回路13に入力される。RSフリップ・フロップ回
路13は二つの２ナンド回路13a,13bから構成され、その
反転された信号は２ナンド回路13bの一入力端子に入力
される。そして、２ナンド回路13bの他方入力端子には
２ナンド回路13aの出力信号が入力され、またその出力
信号はワンチップマイクロコンピュータ（CPU）４の入
力ポートＡ（過電流割込み端子）に入力される。なお、
入力ポートＡにＬレベル信号が入力されると、ワンチッ
プマイクロコンピュータ４は過電流保護の割込み処理プ
ログラムを実行する。また、ワンチップマイクロコンピ
ュータ４の出力ポートＢからのセット信号は２ナンド回
路13aの一入力端子に入力され、この他方入力端子には
２ナンド回路13bの出力信号が入力される。さらに、そ
の２ナンド回路13bの出力信号はPNP型トランジスタ14を
介してベース駆動回路５の電源ON,OFFの制御信号とされ
る。また、ワンチップマイクロコンピュータ４の出力ポ
ートＣからは上記制御用パルスがベース駆動回路５に出
力される。
して２ナンド回路11の一入力端子に入力され、この他方
入力端子には第２の電流検出回路９による検出信号が入
力される。上記積分回路10においては、上記商用電源１
の投入（当該制御装置の電源投入）直後、Ｃ・Ｒ時定数
の間過電流が生じたものとみなす擬似信号（Ｌレベル信
号）が得られる。また、上記２ナンド回路11の出力は第
１あるいは第２の電流検出回路8,9の少なくとも何れか
一方にて過電流が検出されるとＨレベルとなり、この出
力信号はインバータ回路12にて反転され、RSフリップ・
フロップ回路13に入力される。RSフリップ・フロップ回
路13は二つの２ナンド回路13a,13bから構成され、その
反転された信号は２ナンド回路13bの一入力端子に入力
される。そして、２ナンド回路13bの他方入力端子には
２ナンド回路13aの出力信号が入力され、またその出力
信号はワンチップマイクロコンピュータ（CPU）４の入
力ポートＡ（過電流割込み端子）に入力される。なお、
入力ポートＡにＬレベル信号が入力されると、ワンチッ
プマイクロコンピュータ４は過電流保護の割込み処理プ
ログラムを実行する。また、ワンチップマイクロコンピ
ュータ４の出力ポートＢからのセット信号は２ナンド回
路13aの一入力端子に入力され、この他方入力端子には
２ナンド回路13bの出力信号が入力される。さらに、そ
の２ナンド回路13bの出力信号はPNP型トランジスタ14を
介してベース駆動回路５の電源ON,OFFの制御信号とされ
る。また、ワンチップマイクロコンピュータ４の出力ポ
ートＣからは上記制御用パルスがベース駆動回路５に出
力される。
次に、空気調和機等の制御装置に用いられる上記構成の
負荷過電流検出回路の動作を第２図のタイムチャートに
基づいて説明する。
負荷過電流検出回路の動作を第２図のタイムチャートに
基づいて説明する。
まず、制御装置の電源が投入されると、第２図（ａ）に
示されるように、積分回路10の出力はＣ・Ｒ時定数以後
に一定（Ｈレベル）となる。そのＣ・Ｒ時定数の間は、
略Ｌレベルとみなすことができ、第２図（ｃ）に示され
るように、２ナンド回路11の出力はＨレベルに保たれ
る。すると、インバータ回路12の出力がＬレベルとされ
るため、第２図（ｅ）に示されるように、２ナンド回路
13bの出力はＨレベルとされ、RSフリップ・フロップ回
路13はリセットされる。これにより、PNP型トランジス
タ14はOFF状態とされ、ベース駆動回路５には電源OFFの
制御信号が入力されることになる。すなわち、第２図
（ｆ）の破線部分Ｔに示される間（電源投入時における
出力ポートが不安定な間）、２アンド回路11の出力は確
実にＨレベルに保たれるため、ベース駆動回路５が動作
されず、スイッチングパルスの出力がなく、パワートラ
ンジスタ回路５のスイッチング動作は行なわれない。こ
のように、積分回路10の時定数の間、すなわちワンチッ
プマイクロコンピュータ４の出力ポートが不安定な期間
はパワートランジスタ回路３に過電流が流れることもな
い。なお、上記Ｃ・Ｒ時定数は、ワンチップマイクロコ
ンピュータのリセット期間より僅かに短くてもよい。
示されるように、積分回路10の出力はＣ・Ｒ時定数以後
に一定（Ｈレベル）となる。そのＣ・Ｒ時定数の間は、
略Ｌレベルとみなすことができ、第２図（ｃ）に示され
るように、２ナンド回路11の出力はＨレベルに保たれ
る。すると、インバータ回路12の出力がＬレベルとされ
るため、第２図（ｅ）に示されるように、２ナンド回路
13bの出力はＨレベルとされ、RSフリップ・フロップ回
路13はリセットされる。これにより、PNP型トランジス
タ14はOFF状態とされ、ベース駆動回路５には電源OFFの
制御信号が入力されることになる。すなわち、第２図
（ｆ）の破線部分Ｔに示される間（電源投入時における
出力ポートが不安定な間）、２アンド回路11の出力は確
実にＨレベルに保たれるため、ベース駆動回路５が動作
されず、スイッチングパルスの出力がなく、パワートラ
ンジスタ回路５のスイッチング動作は行なわれない。こ
のように、積分回路10の時定数の間、すなわちワンチッ
プマイクロコンピュータ４の出力ポートが不安定な期間
はパワートランジスタ回路３に過電流が流れることもな
い。なお、上記Ｃ・Ｒ時定数は、ワンチップマイクロコ
ンピュータのリセット期間より僅かに短くてもよい。
続いて、上記以後、第２図（ａ）に示されるように、積
分回路10の出力はＨレベルに保たれ、またその以前に出
力ポートＢからはＬレベルのセット信号が出力されるた
め、２ナンド回路13aの出力はＨレベルに保たれ（第２
図（ｇ）示す）、２ナンド回路13bの出力はＬレベルと
される（第２図（ｅ）示す）。すると、PNP型トランジ
スタ14はON状態とされ、ベース駆動回路５は電源ON状態
にされる（電源が供給される）。さらに、第２図（ｆ）
に示されるように、ワンチップマイクロコンピュータ４
のイニシャライズ（リセット）が終了し、出力ポートＢ
からはＨレベル信号が出力される共に、出力ポートＣか
らは制御用パルスが出力される。ここで、第１および第
２の電流検出回路8,9にて過電流が検出されない場合、
ワンチップマイクロコンピュータ４にて負荷６をインバ
ータ制御するための制御用パルスが出力される。これに
より、ベース駆動回路５からはスイッチングパルスが出
力され、パワートランジスタ回路３がON,OFF駆動され、
負荷は正常にインバータ制御される。
分回路10の出力はＨレベルに保たれ、またその以前に出
力ポートＢからはＬレベルのセット信号が出力されるた
め、２ナンド回路13aの出力はＨレベルに保たれ（第２
図（ｇ）示す）、２ナンド回路13bの出力はＬレベルと
される（第２図（ｅ）示す）。すると、PNP型トランジ
スタ14はON状態とされ、ベース駆動回路５は電源ON状態
にされる（電源が供給される）。さらに、第２図（ｆ）
に示されるように、ワンチップマイクロコンピュータ４
のイニシャライズ（リセット）が終了し、出力ポートＢ
からはＨレベル信号が出力される共に、出力ポートＣか
らは制御用パルスが出力される。ここで、第１および第
２の電流検出回路8,9にて過電流が検出されない場合、
ワンチップマイクロコンピュータ４にて負荷６をインバ
ータ制御するための制御用パルスが出力される。これに
より、ベース駆動回路５からはスイッチングパルスが出
力され、パワートランジスタ回路３がON,OFF駆動され、
負荷は正常にインバータ制御される。
さらに、図示しないが、第１の電流検出回路８にて過電
流が検出されると、カプラ回路8bの出力がＬレベルとさ
れるため、２ナンド回路11の出力はＨレベルとされる。
すると、２ナンド回路13bの出力がＨレベルとなり、RS
フリップ・フロップ回路13はリセット（２ナンド回路13
aの出力:Lレベル）されるため、ワンチップマイクロコ
ンピュータ４には従来同様の過電流検出の割込み信号
（Ｌレベル信号）が入力される。すなわち、ワンチップ
マイクロコンピュータ４にて過電流保護のための割込み
処理が実行され、例えば出力ポートからは制御用パルス
が出力されなくなる。これにより、パワートランジスタ
回路３におけるON,OFF駆動が行なわれず、負荷６のイン
バータ制御が停止される。
流が検出されると、カプラ回路8bの出力がＬレベルとさ
れるため、２ナンド回路11の出力はＨレベルとされる。
すると、２ナンド回路13bの出力がＨレベルとなり、RS
フリップ・フロップ回路13はリセット（２ナンド回路13
aの出力:Lレベル）されるため、ワンチップマイクロコ
ンピュータ４には従来同様の過電流検出の割込み信号
（Ｌレベル信号）が入力される。すなわち、ワンチップ
マイクロコンピュータ４にて過電流保護のための割込み
処理が実行され、例えば出力ポートからは制御用パルス
が出力されなくなる。これにより、パワートランジスタ
回路３におけるON,OFF駆動が行なわれず、負荷６のイン
バータ制御が停止される。
その過電流検出が行なわれないとき、第２図（ａ）に示
されるように、積分回路10の出力はそのＣ・Ｒ時定数後
Ｈレベルを保護する。そして、上記割込み処理後に、出
力ポートＢからはセット信号（Ｌレベル信号）が出力さ
れるため、RSフリップ・フロップ回路13がセットされる
（第２図（ｇ）に示す）。すなわち、入力ポートＡには
その２ナンド回路13aの出力信号が入力され、ワンチッ
プマイクロコンピュータ４は負荷６を通常通りインバー
タ制御するための制御用パルスを生成するプログラムを
実行することになる。
されるように、積分回路10の出力はそのＣ・Ｒ時定数後
Ｈレベルを保護する。そして、上記割込み処理後に、出
力ポートＢからはセット信号（Ｌレベル信号）が出力さ
れるため、RSフリップ・フロップ回路13がセットされる
（第２図（ｇ）に示す）。すなわち、入力ポートＡには
その２ナンド回路13aの出力信号が入力され、ワンチッ
プマイクロコンピュータ４は負荷６を通常通りインバー
タ制御するための制御用パルスを生成するプログラムを
実行することになる。
このようにして、負荷６がインバータ制御されていると
き、第２図（ｂ）に示されるように、第２の電流検出回
路９にて過電流が検出されると、カプラ回路9bからはＬ
レベル信号が出力される。すると、第２図（ｅ）に示さ
れるように、２ナンド回路13bの出力がＨレベルとな
り、RSフリップ・フロップ回路13はリセット状態とされ
る。これにより、入力ポートＡにはＬレベルの割込み信
号が入力され、ワンチップマイクロコンピュータ４は従
来同様に過電流のための割込み処理を実行することにな
る。
き、第２図（ｂ）に示されるように、第２の電流検出回
路９にて過電流が検出されると、カプラ回路9bからはＬ
レベル信号が出力される。すると、第２図（ｅ）に示さ
れるように、２ナンド回路13bの出力がＨレベルとな
り、RSフリップ・フロップ回路13はリセット状態とされ
る。これにより、入力ポートＡにはＬレベルの割込み信
号が入力され、ワンチップマイクロコンピュータ４は従
来同様に過電流のための割込み処理を実行することにな
る。
このように、制御装置の電源投入時において、ワンチッ
プマイクロコンピュータ４の出力ポートが不安定状態に
なっている間、Ｃ・Ｒ時定数（その不安定期間以上）の
積分回路10にてRSフリップ・フリップ回路13をリセット
し、過電流検出があったものと見なしている。しかも、
そのRSフリップ・フロップ回路13の２ナンド回路13bの
出力信号をベース駆動回路５の電源をOFFする制御信号
としている。したがって、上記電源投入時における出力
ポートが不安定状態時において、ワンチップマイクロコ
ンピュータ４の出力ポートに、パワートランジスタ回路
３のアーム間を短絡するような条件の制御用パルスが現
れたとしても、そのパワートランジスタ回路３にはスイ
ッチングパルスが入力されない。すなわち、その短絡時
による過電流が生ずることもなく、パワートランジスタ
回路３のトランジスタの破壊を防止することができる。
プマイクロコンピュータ４の出力ポートが不安定状態に
なっている間、Ｃ・Ｒ時定数（その不安定期間以上）の
積分回路10にてRSフリップ・フリップ回路13をリセット
し、過電流検出があったものと見なしている。しかも、
そのRSフリップ・フロップ回路13の２ナンド回路13bの
出力信号をベース駆動回路５の電源をOFFする制御信号
としている。したがって、上記電源投入時における出力
ポートが不安定状態時において、ワンチップマイクロコ
ンピュータ４の出力ポートに、パワートランジスタ回路
３のアーム間を短絡するような条件の制御用パルスが現
れたとしても、そのパワートランジスタ回路３にはスイ
ッチングパルスが入力されない。すなわち、その短絡時
による過電流が生ずることもなく、パワートランジスタ
回路３のトランジスタの破壊を防止することができる。
［発明の効果］ 以上説明したように、この発明の過電流検出装置によれ
ば、負荷制御にワンチップマイクロコンピュータを用い
ている空気調和機等の制御装置で、その電源投入時に、
過電流検出信号にてリセットされるRSフリップ・フロッ
プ回路をＣ・Ｒ時定数の間リセット状態とする積分回路
を設け、そのリセット状態の間、負荷駆動のパワートラ
ンジスタ回路３にスイッチングパルスを出力するベース
駆動回路５の電源をOFF状態とする疑似制御信号を得る
ようにしたので、ワンチップマイクロコンピュータの出
力ポートが不安定状態となる間、パワートランジスタ回
路におけるON,OFF駆動が行なわれず、そのアーム間の短
絡等が起こらず、パワートランジスタ回路の破壊を防止
することができる。
ば、負荷制御にワンチップマイクロコンピュータを用い
ている空気調和機等の制御装置で、その電源投入時に、
過電流検出信号にてリセットされるRSフリップ・フロッ
プ回路をＣ・Ｒ時定数の間リセット状態とする積分回路
を設け、そのリセット状態の間、負荷駆動のパワートラ
ンジスタ回路３にスイッチングパルスを出力するベース
駆動回路５の電源をOFF状態とする疑似制御信号を得る
ようにしたので、ワンチップマイクロコンピュータの出
力ポートが不安定状態となる間、パワートランジスタ回
路におけるON,OFF駆動が行なわれず、そのアーム間の短
絡等が起こらず、パワートランジスタ回路の破壊を防止
することができる。
第１図はこの発明の一実施例を示す過電流検出装置の概
略的回路図、第２図は上記過電流検出装置の動作を説明
するためのタイムチャート図である。 図中、３はパワートランジスタ回路、４はワンチップマ
イクロコンピュータ、５はベース駆動回路、６は負荷、
７は電流検出用抵抗、８は第１の電流検出回路、９は第
２の電流検出回路、10は積分回路、11,13a,13bは２ナン
ド回路、12はインバータ回路、13はRSフリップ・フロッ
プ回路、14はPNP型トランジスタである。
略的回路図、第２図は上記過電流検出装置の動作を説明
するためのタイムチャート図である。 図中、３はパワートランジスタ回路、４はワンチップマ
イクロコンピュータ、５はベース駆動回路、６は負荷、
７は電流検出用抵抗、８は第１の電流検出回路、９は第
２の電流検出回路、10は積分回路、11,13a,13bは２ナン
ド回路、12はインバータ回路、13はRSフリップ・フロッ
プ回路、14はPNP型トランジスタである。
Claims (2)
- 【請求項１】空気調和機等の制御装置のマイクロコンピ
ュータにてパワートランジスタ回路を駆動し、その空気
調和機等の負荷をインバータ制御する際、そのパワート
ランジスタ回路の過電流を検出する過電流検出装置にお
いて、 前記制御装置の電源投入時に、所定時間過電流が生じた
ものと見なす疑似制御信号を出力する疑似信号発生手段
を有し、同疑似制御信号にて前記パワートランジスタ回
路のスイッチングパルスを出力するベース回路の電源
を、前記制御装置の電源投入時から所定時間オフ状態と
するようにしたことを特徴とする過電流検出装置。 - 【請求項２】前記疑似信号発生手段はＣ・Ｒ時定数の積
分回路からなり、前記制御装置の電源投入時より、その
Ｃ・Ｒ時定数の間、前記過電流が生じたものと見なす疑
似制御信号を出力する請求項（１）に記載の過電流検出
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180817A JPH0755078B2 (ja) | 1988-07-19 | 1988-07-19 | 過電流検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63180817A JPH0755078B2 (ja) | 1988-07-19 | 1988-07-19 | 過電流検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0228811A JPH0228811A (ja) | 1990-01-30 |
| JPH0755078B2 true JPH0755078B2 (ja) | 1995-06-07 |
Family
ID=16089875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63180817A Expired - Lifetime JPH0755078B2 (ja) | 1988-07-19 | 1988-07-19 | 過電流検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0755078B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015070728A (ja) * | 2013-09-30 | 2015-04-13 | サンケン電気株式会社 | モータドライバ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5847724B2 (ja) * | 1975-10-16 | 1983-10-24 | ソニー株式会社 | デンゲンカイロ |
-
1988
- 1988-07-19 JP JP63180817A patent/JPH0755078B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0228811A (ja) | 1990-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6127983B2 (ja) | ||
| JPH0755078B2 (ja) | 過電流検出装置 | |
| JPH0727840Y2 (ja) | 過電流検出装置 | |
| JPS5950712A (ja) | 負荷短絡保護回路 | |
| JPH0742197Y2 (ja) | 保護機能付負荷駆動装置 | |
| JP3207986B2 (ja) | 負荷制御装置 | |
| JPH06339233A (ja) | 電源切換え装置 | |
| JP3608260B2 (ja) | 負荷制御回路における負荷保護回路 | |
| JPH0670496U (ja) | 誘導性負荷の駆動電源回路 | |
| JP2819599B2 (ja) | 直流モータの断線検出回路 | |
| JPS60183945A (ja) | バツクアツプ回路 | |
| JPH02285968A (ja) | インバータ装置 | |
| JPS6325916Y2 (ja) | ||
| JP2000209868A (ja) | インバ―タ | |
| JP2587705Y2 (ja) | Ｃｐｕリセット回路及びこれを用いた熱線式検知器 | |
| JPH0614587A (ja) | 高負荷ドライブ回路 | |
| JPH0424954B2 (ja) | ||
| JPH10126969A (ja) | 電源供給回路 | |
| JP3403974B2 (ja) | インバータ装置 | |
| JPH01155410A (ja) | 安定化電源装置 | |
| JP2604675Y2 (ja) | ランプ負荷駆動装置 | |
| JP2554070Y2 (ja) | テレビジョンカメラ装置 | |
| JP2000041342A (ja) | バッテリ用電気回路 | |
| JPS5840402Y2 (ja) | 調節器飽和検出装置 | |
| JP2732677B2 (ja) | メモリバックアップ用電圧検出回路 |