JPH0745778A - リードフレーム及び半導体装置 - Google Patents

リードフレーム及び半導体装置

Info

Publication number
JPH0745778A
JPH0745778A JP5188353A JP18835393A JPH0745778A JP H0745778 A JPH0745778 A JP H0745778A JP 5188353 A JP5188353 A JP 5188353A JP 18835393 A JP18835393 A JP 18835393A JP H0745778 A JPH0745778 A JP H0745778A
Authority
JP
Japan
Prior art keywords
die
pad
die pad
lead frame
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5188353A
Other languages
English (en)
Inventor
Satoshi Oe
聡 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP5188353A priority Critical patent/JPH0745778A/ja
Publication of JPH0745778A publication Critical patent/JPH0745778A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の高密度設計の簡易化と、ワイヤ
ボンディング作業性の向上のために有益なリードフレー
ムの提供。 【構成】 ダイパッド１３と、ダイパッド１３の一部に
ダイアタッチ電極としてのダイアタッチ突出パッド２２
と、ダイパッド１３のまわりに配置される複数のインナ
ーリード１４とを有するリードフレーム２１を具備して
いる。ダイパッド１３の表面に接着されたＩＣチップ１
３のグランド用のボンディングパッド１７とダイアタッ
チ用の突出パッド２２とがダイアタッチワイヤ８により
接続され、ダイパッド１３とインナーリード１４ａのグ
ランド電極１９とがリボンワイヤ１０で接続され、ＩＣ
チップ６のグランド以外のボンディングパッド１７ａと
アース接続以外のインナーリード１４とがボンディング
ワイヤ１１で接続され、ＩＣチップ６とインナーリード
１４，１４ａがモールド樹脂１６でモールドされる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はリードフレーム及び、リ
ードフレームを用いた半導体装置に関する。
【０００２】
【従来の技術】電子機器の量産化と汎用化に伴ない、Ｉ
Ｃなどの電子部品の価格競争は年々激しさを増してきて
いる。特に、ＩＣチップのパッケージへの実装工程で
は、個々のＩＣチップに対してダイボンド，ワイヤボン
ドなどの作業を行なうため、このボンディング作業がＩ
Ｃ製造の全工程のうちで占めるコストの割合が大きく、
このボンディング工程におけるコスト低減が製品の価格
競争力を左右するに至っている。
【０００３】このような要請に応えるＩＣの実装技術と
しては、リードフレームを使用したＳＯＰ（Small Outl
ing Package)実装法が知られている（例えば半導体実装
技術ハンドブック，サイエンスフォーラム社発行 Ｐ．
３４〜Ｐ．４１）。
【０００４】上記のＳＯＰ実装方法により、高周波使用
のＩＣを実装する従来例を図５を参照して説明する。図
５は、従来のリードフレームを用いた半導体装置の平面
説明図である。この半導体装置では、リードフレーム１
のタイバー２で支持されたダイパッド３が方形状に形成
されており、ダイパッド３のまわりに複数のインナーリ
ード４が配設されている。ダイパッド３の表面はダイボ
ンドエリアとされていて、このダイボンドエリアに接着
樹脂を介してＩＣチップ６が接着されている。
【０００５】ここで、ＩＣチップ６が１ＧＨZ 以上の高
周波を扱うＩＣの場合、電源のグランド強化を図り、か
つ、ＩＣのリーク電流により、このＩＣのグランドがダ
イボンドエリアのアンテナ効果などにより浮游するのを
防ぐため、図５に示されるとおり、ＩＣチップ６のボン
ディングパッド７とダイパッド３とがダイアタッチワイ
ヤ８で接続されている。つまり、このダイパッド３はグ
ランドとしても使用されている。また、ダイパッド３と
インナーリード４ａに形成されたグランド電極９とはリ
ボンワイヤ１０で接続されている。なお、ＩＣチップ６
の他のボンディングパッド７ａと他のインナーリード４
の電極９ａは、ボンディングワイヤ１１で接続されてい
る。
【０００６】また、上記のＩＣチップ６とインナーリー
ド４，４ａは１点鎖線で示すモールド樹脂５によりモー
ルドされている。
【０００７】
【発明が解決しようとする課題】ところで、近年の電子
機器の高集積化に伴なう製品の小型化に伴なって、リー
ドフレーム１のダイパッド３の形状寸法も除々に小さく
なっている。この結果、ＩＣチップ６の端から出張るダ
イパッド３部分もおのずから少なくなっている。
【０００８】しかし、ワイヤボンドの性能上、ダイアタ
ッチワイヤ８のワイヤボンディング位置とＩＣチップ６
との距離は少なくとも２００μｍ程度は必要という現実
があり、通常の回路設計では、ＩＣチップ６の端縁から
出張っている少ないダイパッド３部分でのダイアタッチ
ワイヤ８のボンディング作業がしずらく、これを回避す
るためにワイヤリング設計が困難になるという問題があ
った。
【０００９】本発明は上記の課題を解決したリードフレ
ームと、半導体実装装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のリードフレームはダイパッドと、このダイ
パッドのまわりに配置される複数のインナーリードを具
備したリードフレームにおいて、ダイパッドの一部にダ
イアタッチ用の突出パッドを設けたことを特徴とする。
【００１１】上記ダイパッドと上記複数のインナーリー
ドのうち、アース用のインナーリードとは一体成形によ
り接続するとよい。
【００１２】また、本発明の半導体装置は、上記リード
フレームのダイパッドに半導体チップを接着したうえ、
半導体チップのアース用のボンディングパッドと上記ダ
イアタッチ用の突出パッドとを接続し、ダイパッドと上
記インナーリード及び、上記半導体チップのボンディン
グパッドと上記インナーリードとを接続し、半導体チッ
プとインナーリードとを樹脂モールドしたことを特徴と
する。
【００１３】上記ダイパッドと上記アース用のインナー
リードとはリボンワイヤにより接続してもよいし、リー
ドフレームの一体成形により接続してもよい。
【００１４】
【作用】本発明の構成によると、ダイパッドの一部から
突出しているダイアタッチ用の突出パッドによってダイ
アタッチワイヤをボンディングできるから、ワイヤボン
ディング位置と半導体チップとの距離を十分確保でき
て、ボンディング作業が容易であり、ひいては回路設計
の簡易化につながる。しかもダイパッド全体の形状寸法
は小型化でき、半導体装置の小型化にとって有利であ
る。
【００１５】
【実施例】以下本発明の実施例を図を参照して説明す
る。
【００１６】図１は本発明の第１実施例として示すリー
ドフレーム２１の斜視図で、このリードフレーム２１
は、タイバー１２を介してフレーム枠１７に支持された
ダイパッド１３と、ダイパッド１３のまわりに形成され
た複数のインナーリード１４と、インナーリード１４と
一体のアウタリード１５を有しており、インナーリード
１４とアウタリード１５は吊りビーム２５を介してフレ
ーム枠１７に支持されている。
【００１７】上記ダイパッド３の側辺の対称位置からは
ダイアタッチ電極としてダイアタッチ突出パッド２２が
一体形成されている。このダイアタッチ突出パッド２２
の形状は特に限定されないが、例えば図に示されるよう
な略Ｔ字形状とするとよい。
【００１８】上記リードフレーム２１は銅などの弾性の
ある金属薄板で構成される。また、ダイパッド１３の表
面とダイアタッチ突出パッド２２の表面には、それぞれ
ＩＣチップ接着樹脂および、ダイアタッチワイヤ（後述
する）が接着し易いように銀，パラジウム等が塗布され
ている（図に梨地で示している）。また、各インナーリ
ード１４の先端部にも接続ワイヤが接続し易いよう銀，
パラジウム等の物質が塗布されている。
【００１９】上記の第１実施例に係るリードフレーム２
１では、ダイアタッチ突出パッド２２が、後述するダイ
アタッチワイヤのボンディング用電極となり、したがっ
て、ダイパッド１３の外形寸法が小さくても、ダイパッ
ド１３上のＩＣチップとの距離を大きくとれ、ダイアタ
ッチ用ワイヤのボンディング作業がスムーズに行なえ
る。
【００２０】なお、リードフレーム２１のダイパッド１
３にＩＣチップが接続され、ワイヤボンディングが行な
われた後、これらは一点鎖線で示すモールド樹脂１６に
よりモールドされる。
【００２１】図２は本発明の第２実施例として示すリー
ドフレーム３１の斜視図であり、このリードフレーム３
１が第１実施例のそれと相違する構造は、ダイパッド１
３とインナーリード１４との接続構造である。すなわ
ち、第１実施例のリードフレーム２１ではダイパッド１
３と、アースされるインナーリード１４ａのグランド電
極１９とは後述のとおり、リボンワイヤ等で接続される
が、この第２実施例では、アースされるインナーリード
１４ａのグランド電極１９とダイパッド１３とが、リー
ドフレーム３１の金属薄板の打抜き形成時に接続部２４
を介して一体に形成されていることである。他の構成は
第１実施例のリードフレーム２１と同じである。したが
って、第２実施例によるとダイパッド１３とグランド電
極１９とのボンディング作業が不要となる。
【００２２】図３は、本発明の第３実施例として示す図
１のリードフレーム２１を用いた半導体装置の平面説明
図である。同図において、ダイパッド１３の表面に例え
ば１ＧＨｚ以上の高周波を扱うＩＣチップ６が、Ａｇペ
ーストなどのチップ接着樹脂を用いて接着されており、
ＩＣチップ６に形成される複数の電極のうち、グランド
電極用のボンディングパッド７と、ダイアタッチ突出パ
ッド２２とはダイアタッチワイヤ８で接続されている。
さらに、ダイアタッチ突出パッド２２とアース２３に接
続されたインナーリード１４ａのグランド電極１９は、
幅約１００μｍのリボンワイヤ１０で接続されている。
また、グランド電極用のボンディングパッド７以外のボ
ンディングパッド７ａと、アース接続されたインナーリ
ード１４ａ以外のインナーリード１４の電極９ａとはＡ
ｕ等のボンディングワイヤ１１により接続されている。
【００２３】上述のようにして、ダイパッド１３と、イ
ンナーリード１４とダイパッド１３上のＩＣチップ６と
が相互に接続されたのち、これらが図３の１点鎖線で示
す位置でモールド樹脂１６によりモールドされ、アウタ
ーリード間の吊りピン等が切断されて半導体装置が作製
される。
【００２４】第３実施例によると、ダイパッド１３の外
形寸法が必要最小限に小さく設けられていて、その表面
に接着されるＩＣチップ６の端縁から突出する部分が非
常に小さいにも拘らず、ＩＣチップ６とダイアタッチ突
出パッド２２との距離を十分に確保できて、一端をＩＣ
チップ６のボンディングパッド７に接続したダイアタッ
チワイヤ８を、このダイアタッチ突出パッド２２にスム
ーズにボンディングすることができる。
【００２５】図４は本発明の第４実施例として示す図２
のリードフレーム３１を用いた半導体装置の平面説明図
である。この第４実施例では、図２で説明したとおりダ
イパッド１３とアース接続されたインナーリード１４ａ
のグランド電極１９とが接続部２４を介して一体的に接
続されている。他の構成は第３実施例と同じである。し
たがって、第４実施例によると、接続部２４を介してダ
イパッド１３とインナーリード１４ａとの接続部２４が
リードフレーム３１の打抜き成形の際、一体形成される
ので、第３実施例におけるリボンワイヤ１０と、これの
ボンディング作業が不要となる。
【００２６】なお、本発明のリードフレームの各部の形
状や寸法は実施例に限定されず、適宜設計変更して構わ
ない。
【００２７】
【発明の効果】以上説明したように、本発明のリードフ
レームによると、高周波使用ＩＣ等の半導体チップを接
着するダイパッドの外形寸法を半導体チップを接着する
うえで必要最小限小さく形成でき、なおかつダイアタッ
チ突出パッドにより半導体チップとの距離を十分確保し
てダイアタッチワイヤの円滑なボンディング作業が可能
となる。よって、半導体装置においてリードフレームの
ダイパッドをグランド電極として使用し、かつ高密度設
計する場合、電子機器の小型化を保ち、なおかつ回路設
計の簡易化と、ワイヤリング作業性の向上を図ることが
できるという効果がある。
【図面の簡単な説明】
【図１】第１実施例として示すリードフレームの斜視図
である。
【図２】第２実施例として示すリードフレームの斜視図
である。
【図３】第３実施例として示す図１のリードフレームを
用いた半導体装置の平面説明図である。
【図４】第４実施例として示す図２のリードフレームを
用いた半導体装置の平面説明図である。
【図５】従来のリードフレームを用いた半導体装置の平
面説明図である。
【符号の説明】
６…ＩＣチップ、７…ボンディングパッド、１１…ボン
ディングワイヤ、１２…タイバー、１３…ダイパッド、
１４…インナーリード、１６…モールド樹脂、１９…グ
ランド電極、２１…リードフレーム、２２…ダイアタッ
チ突出パッド、２４…接続部、３１…リードフレーム。

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ダイパッドと、このダイパッドのまわり
    に配置される複数のインナーリードとを具備したリード
    フレームにおいて、前記ダイパッドの一部にダイアタッ
    チ用の突出パッドが形成されていることを特徴とするリ
    ードフレーム。
  2. 【請求項２】 前記ダイパッドと、アース用の前記イン
    ナーリードとが一体形成により接続されていることを特
    徴とする請求項１に記載のリードフレーム。
  3. 【請求項３】 ダイアタッチ用の突出パッドがダイパッ
    ドと一体形成され、前記ダイパッドのまわりに複数のイ
    ンナーリードを有するリードフレームと、前記ダイパッ
    ドに接着された半導体チップとを備え，前記半導体チッ
    プのアース用ボンディングパッドは前記突出パッドに接
    続されると共に、前記突出パッドはアース用の前記イン
    ナーリードと接続され、前記半導体チップと前記インナ
    ーリードとが樹脂モールドされてなる構成を特徴とする
    半導体装置。
  4. 【請求項４】 前記突出パッドとアース用の前記インナ
    ーリードとがリボンワイヤで接続されることを特徴とす
    る請求項３に記載の半導体装置。
  5. 【請求項５】 前記ダイパッドとアース用の前記インナ
    ーリードとが一体成形により接続されていることを特徴
    とする請求項３に記載の半導体装置。
JP5188353A 1993-07-29 1993-07-29 リードフレーム及び半導体装置 Pending JPH0745778A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5188353A JPH0745778A (ja) 1993-07-29 1993-07-29 リードフレーム及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5188353A JPH0745778A (ja) 1993-07-29 1993-07-29 リードフレーム及び半導体装置

Publications (1)

Publication Number Publication Date
JPH0745778A true JPH0745778A (ja) 1995-02-14

Family

ID=16222147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5188353A Pending JPH0745778A (ja) 1993-07-29 1993-07-29 リードフレーム及び半導体装置

Country Status (1)

Country Link
JP (1) JPH0745778A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334965A (ja) * 2001-05-08 2002-11-22 Kunifumi Komiya 高周波デバイス用パッケージ
WO2009013665A2 (en) * 2007-07-23 2009-01-29 Nxp B.V. A leadframe structure for electronic packages
US7709936B2 (en) * 2006-11-15 2010-05-04 Infineon Technologies Ag Module with carrier element
CN101944522A (zh) * 2009-07-03 2011-01-12 瑞萨电子株式会社 引线框架及使用引线框架的电子部件
JP2017143317A (ja) * 2017-05-25 2017-08-17 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
JP2018207127A (ja) * 2009-11-05 2018-12-27 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
US10615108B2 (en) 2012-04-27 2020-04-07 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
WO2023189650A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334965A (ja) * 2001-05-08 2002-11-22 Kunifumi Komiya 高周波デバイス用パッケージ
US7709936B2 (en) * 2006-11-15 2010-05-04 Infineon Technologies Ag Module with carrier element
WO2009013665A2 (en) * 2007-07-23 2009-01-29 Nxp B.V. A leadframe structure for electronic packages
WO2009013665A3 (en) * 2007-07-23 2009-03-26 Nxp Bv A leadframe structure for electronic packages
US8258611B2 (en) 2007-07-23 2012-09-04 Nxp B.V. Leadframe structure for electronic packages
CN101944522A (zh) * 2009-07-03 2011-01-12 瑞萨电子株式会社 引线框架及使用引线框架的电子部件
JP2011014758A (ja) * 2009-07-03 2011-01-20 Renesas Electronics Corp リードフレーム及びこれを用いた電子部品
JP2018207127A (ja) * 2009-11-05 2018-12-27 ローム株式会社 信号伝達回路装置、半導体装置とその検査方法及び検査装置、並びに、信号伝達装置及びこれを用いたモータ駆動装置
US11115020B2 (en) 2009-11-05 2021-09-07 Rohm Co., Ltd. Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device
US11658659B2 (en) 2009-11-05 2023-05-23 Rohm Co., Ltd. Signal transmission circuit device, semiconductor device, method and apparatus for inspecting semiconductor device, signal transmission device, and motor drive apparatus using signal transmission device
US10615108B2 (en) 2012-04-27 2020-04-07 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US20200235046A1 (en) * 2012-04-27 2020-07-23 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
US11309234B2 (en) 2012-04-27 2022-04-19 Lapis Semiconductor Co., Ltd. Semiconductor device having an oscillator and an associated integrated circuit
US11854952B2 (en) 2012-04-27 2023-12-26 Lapis Semiconductor Co., Ltd. Semiconductor device and measurement device
JP2017143317A (ja) * 2017-05-25 2017-08-17 ラピスセミコンダクタ株式会社 半導体装置及び計測機器
WO2023189650A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JPH08125094A (ja) 電子パッケージおよびその製造方法
US5235207A (en) Semiconductor device
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
WO2011049764A2 (en) Leadframe packages having enhanced ground-bond reliability
US6329710B1 (en) Integrated circuit package electrical enhancement
US20040155361A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JPH0745778A (ja) リードフレーム及び半導体装置
JPH03177060A (ja) 半導体装置用リードフレーム
JPH0238446Y2 (ja)
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
JPH04120765A (ja) 半導体装置とその製造方法
JP2002076234A (ja) 樹脂封止型半導体装置
JPS6141246Y2 (ja)
EP0486027B1 (en) Resin sealed semiconductor device
JP2646988B2 (ja) 樹脂封止型半導体装置
JPS61241954A (ja) 半導体装置
WO1998031051A1 (en) Semiconductor device and method for manufacturing the same
JPH0366150A (ja) 半導体集積回路装置
JPH0637234A (ja) 半導体装置
JPH0547464Y2 (ja)
JP2003100954A (ja) 樹脂封止型半導体装置
KR100364844B1 (ko) 반도체 패키지 제조 공정용 서키트 테이프
KR200295664Y1 (ko) 적층형반도체패키지
KR200169520Y1 (ko) 반도체 패키지의 리드프레임
JPH02198147A (ja) Ｉｃパッケージ