JPH07327038A - データ受信装置およびバッファ管理方法 - Google Patents

データ受信装置およびバッファ管理方法

Info

Publication number
JPH07327038A
JPH07327038A JP14074194A JP14074194A JPH07327038A JP H07327038 A JPH07327038 A JP H07327038A JP 14074194 A JP14074194 A JP 14074194A JP 14074194 A JP14074194 A JP 14074194A JP H07327038 A JPH07327038 A JP H07327038A
Authority
JP
Japan
Prior art keywords
data
counter
overflow
signal
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14074194A
Other languages
English (en)
Other versions
JP2699872B2 (ja
Inventor
Hideki Kofunaya
英樹 小船谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14074194A priority Critical patent/JP2699872B2/ja
Priority to CA 2150580 priority patent/CA2150580C/en
Priority to EP19950108330 priority patent/EP0685976A3/en
Priority to US08/456,691 priority patent/US5663948A/en
Publication of JPH07327038A publication Critical patent/JPH07327038A/ja
Application granted granted Critical
Publication of JP2699872B2 publication Critical patent/JP2699872B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0478—Provisions for broadband connections
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5614—User Network Interface
    • H04L2012/5616—Terminal equipment, e.g. codecs, synch.
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5629—Admission control
    • H04L2012/563—Signalling, e.g. protocols, reference model
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H04L12/56—Packet switching systems
    • H04L12/5601—Transfer mode dependent, e.g. ATM
    • H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5681—Buffer or queue management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【目的】ATM通信における物理レイヤ処理部からATMレイ
ヤ処理部への受信データの転送において、バッファメモ
リがオーバフローしたときに、受信データの廃棄を低減
し、再送信の影響を最小にすることが可能なバッファ管
理方法及びデータ受信装置の提供。 【構成】FIFOのオーバフローを検出するオーバフロー検
出器と、ライトアドレス生成用のカウンタの出力のうち
セル先頭データのライトアドレスを記憶保持する記憶手
段を設け、オーバフロー検出信号により、FIFOのオーバ
フロー発生時において記憶手段の保持データをカウンタ
にロードし、ライトアドレスをオーバフロー発生時に書
き込み中のセルデータの先頭データのアドレスに戻すこ
とにより、FIFOの空き領域を設ける。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】データ受信装置およびバッファ管
理方法に関し、特に、物理レイヤからATMレイヤにバッ
ファメモリを介してデータを転送するデータ受信装置お
よびバッファ管理方法に関する。
【０００２】
【従来の技術】図１２は、従来のデータ受信装置の構成
を示すブロック図である。図１２において、受信セル１
は、セル同期回路２に入力されセル同期信号３およびセ
ル先頭信号４が生成される。また先入れ先出し（First
In First Out）型のバッファメモリであるFIFO57にライ
トデータ５を供給する。セル同期信号３およびセル先頭
信号４は論理積回路６に入力される。論理積回路６の出
力信号７はSRフリップフロップ17をセットする。
【０００３】また、FIFO57の書き込み動作を停止させる
制御信号であるライト停止信号11、FIFO57のオーバフロ
ー（Overflow）の検出により出力されるオーバフロー検
出信号26、及び52検出信号14が、論理和回路73に入力さ
れ、SRフリップフロップ17は論理和回路73の出力信号74
によりリセットされる。なお、SRフリップフロップ17の
セット端子Ｓには、FIFO57の書き込み動作の再開を制御
するためのライト再開信号（不図示）と、論理積回路６
の出力７の論理和出力を入力してもよい。
【０００４】SRフリップフロップ17からは、FIFO57への
書き込み制御信号であるライト信号18が出力される。カ
ウンタ20はライト信号18によりカウントアップされる。
カウンタ20の出力信号21は、52検出部13に入力され、カ
ウンタ20の計数値が“52”となると52検出信号14が出力
される。またカウンタ20は、52検出信号14によりリセッ
トされる。
【０００５】カウンタ55は、ライト信号18によりカウン
トアップされ、オーバフロー検出信号26によりリセット
される。カウンタ53はリード信号19がアクティブのとき
にカウントアップされ、オーバフロー検出信号26により
リセットされる。カウンタ55とカウンタ53の出力は、そ
れぞれFIFO57のライトアドレス56とリードアドレス54と
なる。
【０００６】カウンタ23はライト信号18によりカウント
アップされ、リード信号19によりカウントダウンされ、
オーバフロー検出信号26によりリセットされる。
【０００７】オーバフロー検出部25は、カウンタ23の出
力信号24によりオーバフロー検出信号26を生成する。な
お、図１２の従来例において、フリップフロップとカウ
ンタはいずれもシステムクロックclkで動作する。
【０００８】図１３は、従来のデータ受信装置の正常動
作を示すタイミングチャートである。
【０００９】図１４は、従来のデータ受信装置の異常動
作すなわちバッファメモリにオーバフローが発生したと
きの動作を示すタイミングチャートである。
【００１０】図１５は、ATMセルの構成を示す。
【００１１】図１２、図１３、及び図１５を用いて、上
記従来のデータ受信装置の正常動作を説明する。
【００１２】受信データ１はATMセルで構成されてい
る。ATMセルは、図１５に示すように、ヘッダ部５バイ
ト、ペイロード部48バイトの53バイトのデータで構成さ
れている。セル同期回路２では、受信データ１の５バイ
トに対してCRC演算を行い、結果が“０”のとき、この
５バイトをATMセルのヘッダ部５バイトとして認識す
る。このとき、セル同期信号３、セル先頭信号４、ライ
トデータ５が図１３のタイミングで生成される。なお、
セル同期信号３は、セル先頭信号４が複数セル連続して
検出されたときに生成するように構成することもでき
る。
【００１３】セル同期信号３及びセル先頭信号４がアク
ティブになると、論理和回路６の出力信号７がアクティ
ブとなりSRフリップフロップ17がセットされ、ライト信
号18がアクティブとなる。
【００１４】カウンタ20は、ライト信号18がアクティブ
のときにシステムクロックclkの立ち上がりでカウント
アップされ、カウンタ20が“52”となったところで52検
出信号14によりリセットされる。この52検出信号14は、
論理和回路73を介してSRフリップフロップ17をリセット
する。すなわち53バイトのライトデータ５をライトした
ところで、52検出信号14はライト信号18をインアクティ
ブにしようとする。
【００１５】この例では、図１３に示すように、52検出
信号14と同じタイミングでセル先頭信号４がアクティブ
となり、セル先頭信号４とセル同期信号３との論理積の
結果である出力信号７がアクティブとなっており、また
SRフリップフロップ17はセット優先とされているため、
ライト信号18はアクティブ状態（図１３では高レベル）
に保持される。これは、連続してATMセルが入力されて
いるためである。
【００１６】ライトアドレス56はカウンタ55により与え
られ、ライト信号18がアクティブのときのシステムクロ
ックclkの立ち上がりでカウントアップされる。リード
アドレス54はカウンタ53により与えられ、リード信号19
がアクティブのときのシステムクロックclkの立ち上が
りでカウントアップされる。
【００１７】カウンタ23は、FIFO57に格納されているデ
ータのバイト数を管理する。カウンタ23はライト信号18
がアクティブのときのシステムクロックclkの立ち上が
りでカウントアップされ、リード信号19がアクティブの
ときのシステムクロックclkの立ち上がりでカウントダ
ウンされる。
【００１８】次に、図１２、図１４を用いて従来のデー
タ受信装置の異常動作すなわちFIFO57にオーバフローが
発生した場合の動作を説明する。
【００１９】バッファメモリの容量、即ちFIFO57の大き
さを４セル分（＝212バイト）とする。正常動作の説明
と同じようにFIFO57への書込み（ライト）および読み出
し（リード）が行われている状態において、カウンタ23
の値が“212”のとき（即ち、FIFO57の空き領域がない
状態であり、以下「FIFOのフル状態」という）、ライト
信号18がアクティブになると、オーバフロー検出部25は
オーバフロー検出信号26を生成する。
【００２０】オーバフロー検出信号26の生成により、致
命的異常状態が認識され、カウンタ53、55、23、SRフリ
ップフロップ17をリセットし、ライト動作を停止すると
共に回路が初期化される。そして、ATMセルのヘッダを
検出した新しいATMセルから再度FIFOへの書き込みを再
開する。これにより、最大４セル分のデータが廃棄され
る。
【００２１】
【発明が解決しようとする課題】この従来のデータ受信
装置では、FIFO57のオーバフロー発生により、ライト及
びリードアドレス等、FIFO57を管理している回路ブロッ
クがリセットされるため、FIFO57の大きさ分のデータが
全て廃棄されるため、上位の処理において多量のデータ
を再送信要求をせねばならず、データ転送に多大な影響
を及ぼす。
【００２２】例えば特開平4-242348号公報には、オーバ
フローを検出時にオーバフローが解除されるまで新しい
入力データが廃棄されるため、重要なデータが廃棄さ
れ、さして重要でないデータが廃棄されないという問題
を解決するものとして、図１６に示すように、特にパケ
ット通信等の高効率通信方式における入力段階で入力デ
ータの過負荷時におけるデータ廃棄方式の一例が提案さ
れている。
【００２３】図１６を参照して、入力データの到着をデ
ータ到着検出回路81で検出し、入力データを次工程の過
負荷で出力できないときは、バッファメモリ82に記憶
し、このバッファメモリ82がオーバフローしたときに、
入力ポート、過去廃棄データ、データパターン等を要素
としたアルゴリズムによって作成された廃棄状態テーブ
ル（LOSS TABLE）86を用いて廃棄制御部（LOSS CONT）8
5により、書き込みカウンタ（W CTR）83、読み出しカウ
ンタ（R CTR）84等を制御し、バッファメモリ82の中の
重要度の低いデータから廃棄したり、入力ポート87毎に
過去の廃棄数を積算し廃棄数の少ない入力ポートのデー
タから廃棄するものである。
【００２４】しかしながら、ATMレイヤ処理部にデータ
を転送する前の処理においてデータの重要度の判断をす
ることはない。
【００２５】また、特開平4-58646号公報には、受信パ
ケットデータについて予め計数された受信パケットデー
タのデータ長を付加して送受信バッファメモリに格納
し、このデータ長を示すデータを用いてオーバフロー時
に読み出しアドレスを更新するバッファ管理方式が提案
されているが、データ長を示すデータを付加するためこ
のデータ分だけバッファメモリを消費するという問題点
がある。
【００２６】従って、本発明は、前記問題点を解消し、
ATM通信における物理レイヤ処理部からATMレイヤ処理部
への受信データの転送において、バッファメモリがオー
バフロー発生時の受信データの廃棄を低減し、再送信の
影響を最小にすることが可能なデータ受信装置およびバ
ッファ管理方法を提供することを目的とする。
【００２７】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、セル同期回路において受信セルデータの
セル先頭信号を検出し、第１の同期がとれた受信セルデ
ータのみをバッファメモリを介してATM通信の物理レイ
ヤ処理部から上位のATMレイヤ処理部に転送するデータ
受信装置のバッファ管理方法において、前記バッファメ
モリのオーバフローを検出した際に、現在ライト中の前
記受信セルデータの書込みを禁じ、前記オーバフローが
検出された受信セルデータの先頭データのライトアドレ
スから次の受信セルデータを書き込むことを特徴とする
バッファ管理方法を提供する。
【００２８】また、本発明のデータ受信装置は、セル同
期回路において受信セルデータのセル先頭信号を検出
し、第１の同期がとれた受信セルデータのみをバッファ
メモリを介してATM通信の物理レイヤ処理部から上位のA
TMレイヤ処理部に転送するデータ受信装置において、前
記バッファメモリのオーバフローを検出した際に、現在
ライト中の前記受信セルデータの書込みを禁じ、前記オ
ーバフローが検出された受信セルデータの先頭データの
ライトアドレスから次の受信セルデータを書き込むよう
に構成されたことを特徴とするものである。
【００２９】さらに、本発明のデータ受信装置の好まし
い態様として、セル同期回路において受信セルデータの
セル先頭信号を検出し、第１の同期がとれた受信セルデ
ータのみをバッファメモリを介してATM通信の物理レイ
ヤ処理部から上位のATMレイヤ処理部に転送するデータ
受信装置において、前記バッファメモリのライトアドレ
スを管理する第１のカウンタと、前記バッファメモリの
リードアドレスを管理する第２のカウンタと、前記バッ
ファメモリのデータ数を管理するデータ数管理手段と、
前記バッファメモリのオーバフローを検出するオーバフ
ロー検出手段と、現在ライト中の前記受信セルデータの
先頭データのライトアドレスを記憶するための記憶手段
と、前記バッファメモリのオーバフロー時に前記第１の
カウンタの値を更新するための更新手段と、を備えるも
のである。
【００３０】
【作用】本発明に係るデータ受信装置のバッファ管理方
法においては、バッファメモリのオーバフロー発生時に
おいて、バッファメモリのライトアドレスを、現在書き
込み中の受信セルデータの先頭アドレスに更新し、オー
バフロー発生時に書き込み中のセルデータのみを廃棄す
ることにより、オーバフロー発生時の受信データの廃棄
を最小限とし、バッファメモリの空き領域を設けて最新
の受信セルデータをバッファメモリにライトすることが
できるようにし、再送信の影響を最小にすることができ
る。
【００３１】また、本発明に係るデータ受信装置は、バ
ッファメモリのオーバフローを検出するオーバフロー検
出器と、ライトアドレス生成用のカウンタの出力のうち
セル先頭データのライトアドレスを記憶保持する記憶手
段を設け、オーバフロー検出信号により、バッファメモ
リのオーバフロー発生時に記憶手段に保持されたデータ
をカウンタにロードし、ライトアドレスをオーバフロー
発生時に書き込み中のセルデータの先頭データのアドレ
スに戻すことにより、バッファメモリに空き領域を設け
るものであり、オーバフロー発生時に書き込み中のセル
データのみを廃棄するように構成されたことにより、オ
ーバフロー発生時の受信データの廃棄を最小限に低減
し、バッファメモリに空き領域を設け次の受信セルデー
タをバッファメモリに書き込むことを可能とし、このた
め再送信の影響を最小にすることができる。
【００３２】
【実施例】図面を参照して、本発明の実施例を以下に説
明する。
【００３３】
【実施例１】図１は、本発明の第１の実施例の構成を示
すブロック図である。図１において、受信セル１は、セ
ル同期回路２に入力されセル同期信号３およびセル先頭
信号４が生成される。また、先入れ先出し（First In F
irst Out）型バッファメモリであるFIFO33にライトデー
タ５を供給する。セル同期信号３およびセル先頭信号４
は論理積回路６に入力される。論理積回路６の出力信号
７は、SRフリップフロップ17をセットする。なお、SRフ
リップフロップ17のセット端子Ｓには、FIFO57の書き込
み動作の再開を制御するためのライト再開信号（不図
示）と、論理積回路６の出力７の論理和出力を入力して
もよい。
【００３４】また、ライト停止信号11、オーバフロー検
出信号12、52検出信号14は論理和回路15に入力される。
そして、SRフリップフロップ17は論理和信号16によりリ
セットされる。
【００３５】SRフリップフロップ17からはFIFO33への書
き込み制御信号であるライト信号18が出力される。カウ
ンタ20はライト信号18によりカウントアップされる。カ
ウンタ20の出力信号21は、52検出部13に入力され、カウ
ンタ20が“52”となると52検出信号14が出力される。カ
ウンタ20は、52検出信号14によりリセットされる。
【００３６】また、カウンタ29はライト信号18によりカ
ウントアップされ、オーバフロー検出信号12によりラッ
チ回路31の出力である保持データ32がロードされる。
【００３７】セル先頭信号４はフリップフロップ58より
システムクロックclkの１クロック分遅延されて、ライ
トアドレス30をラッチ31において保持される。
【００３８】カウンタ27はリード信号19によりカウント
アップされる。カウンタ29とカウンタ27の出力は、それ
ぞれFIFO33のライトアドレス30とリードアドレス28とな
る。
【００３９】オーバフロー検出装置59にはライトアドレ
ス30、リードアドレス28、及びライト信号18が入力さ
れ、オーバフロー検出信号12が出力される。なお、本実
施例において、フリップフロップとカウンタはいずれも
システムクロックclkで動作する。
【００４０】図２は、図１のオーバフロー検出装置59の
構成の一例を示すブロック図である。図２において、ラ
イトアドレス30、リードアドレス28は減算器60に入力さ
れ、減算器60からは減算結果の出力61が出力される。こ
の出力をもとに零検出器64は、減算器60の出力が零であ
るか否かを示す出力信号65を生成する。
【００４１】さらに、ライトアドレス30とリードアドレ
ス28に基づき、それぞれに対応するフラグ69とフラグ70
を生成する。比較器71は、フラグ69とフラグ70を比較
し、比較結果を示す信号72を生成する。なお、比較器71
は２つの入力が一致しているとき“０”を出力する。そ
して、AND回路66にて比較器71の出力72と零検出器64の
出力65との論理積がとられ、AND回路68にてAND回路66の
出力67とライト信号18との論理積をとり、オーバフロー
検出信号12として出力する。
【００４２】図３は、本発明の第１の実施例の正常動作
を示すタイミングチャートである。
【００４３】図４は、本発明の第１の実施例の異常動作
すなわちバッファメモリにオーバフローが発生したとき
のタイミングチャートである。
【００４４】図５は、本発明の第一のオーバフロー検出
装置59の動作を示すタイミングチャートである。
【００４５】図６は、本発明の実施例のバッファメモリ
のライトアドレス、リードアドレスとフラグの動作を示
す図である。
【００４６】図７は、FIFO33がオーバフローしたときの
FIFO33の状態の一例を示す説明図である。
【００４７】まず、図１、図３、図１５を用いて、本発
明の第１の実施例の正常動作を説明する。受信データ１
はATMセルで構成されている。ATMセルは、図１５に示す
ように、ヘッダ部５バイト、ペイロード部48バイトの計
53バイトで構成されている。
【００４８】セル同期回路２では受信データ１の５バイ
トに対してCRC演算を行い、結果が“０”のとき、この
５バイトをATMセルのヘッダ部５バイトとして認識す
る。このとき、セル同期信号３、セル先頭信号４、ライ
トデータ５が図３のタイミングで生成される。なお、セ
ル同期信号３は、セル先頭信号４が複数セル連続して検
出されたときに生成するように構成することもできる。
【００４９】セル同期信号３、セル先頭信号４がアクテ
ィブになると、論理和回路６の出力信号７がアクティブ
となりSRフリップフロップ17はセットされ、ライト信号
18がアクティブとなる。
【００５０】カウンタ20は、ライト信号18がアクティブ
のときのシステムクロックclkの立ち上がりでカウント
アップされ、カウンタ20が“52”となったところで52検
出信号14によりリセットされる。この52検出信号14は論
理和回路15を介してその出力信号16によりSRフリップフ
ロップ17をリセットする。すなわち53バイトのライトデ
ータ５をライトしたところで、52検出信号14はライト信
号18をインアクティブにしようとする。
【００５１】この例では、図３に示すように、52検出信
号14と同じタイミングでセル先頭信号４がアクティブと
なり、セル先頭信号４とセル同期信号３論理積の結果で
ある出力信号７がアクティブとなっており、またSRフリ
ップフロップ17はセット優先に構成されているため、ラ
イト信号18はアクティブ状態に保持される。これは、連
続してATMセルが入力されているためである。なお、ラ
イト信号18は、図１に示すように、ライト停止信号11に
よってもリセットされる。
【００５２】FIFO33のライトアドレス30は、カウンタ29
により与えられ、ライト信号18がアクティブのときのシ
ステムクロックclkの立ち上がりでカウントアップされ
る。リードアドレス28はカウンタ27により与えられ、リ
ード信号19がアクティブのときのシステムクロックclk
の立ち上がりでカウントアップされる。
【００５３】オーバフロー検出装置59では、ライトアド
レス30、リードアドレス28、及びライト信号18によりFI
FO33のオーバフローを検出する。
【００５４】ここで、オーバフロー検出装置59の動作を
説明する。ライトアドレス30とリードアドレス28の減算
が減算器60で実行される。なお、図５には、ライトアド
レス30、リードアドレス28、及び減算器の出力61の関係
が示されている。図５に示す例では、減算器60はライト
アドレス30からリードアドレス28を差し引き、減算器の
出力61が０のとき零検出器の出力65がアクティブとな
る。
【００５５】ライトアドレス30とリードアドレス28にそ
れぞれ対応して設けられたフラグ69とフラグ70は、初期
状態でともに“０”とされる。そして、ライトアドレス
30とリードアドレス28がそれぞれ“211”までカウント
アップされ“０”にもどると、それぞれに対応するフラ
グ69、70はその値が反転される。
【００５６】図６を参照すると、図中（イ）は、フラグ
69とフラグ70が一致している場合である。この（イ）に
おいて、網掛部がFIFO33に格納されているデータを表わ
しており、ライトアドレス30とリードアドレス28が一致
したとき、FIFO33の中のデータは零、即ち、格納データ
は無い。また図６の（イ）の状態において、フラグ69、
フラグ70は互いに一致しているため、比較器71の出力72
は“０”である。このため、図２において、AND回路66
の出力67は“０”となり、オーバフロー検出信号12は
“０”である。
【００５７】一方、図６の（ロ）の場合は、ライトアド
レス30に対応するフラグ69が反転され“１”になってい
る。図６の（ロ）において、網掛部はFIFO33に格納され
ているデータを表わしている。よって、ライトアドレス
30とリードアドレス28が一致すると、FIFO33はフル状態
となる。FIFO33がフル状態のとき、零検出器64の出力65
は“１”、比較器71の出力72は“１”であるため、AND
出力67は“１”となる。この状態で、ライト信号18が
“１”となると、AND回路68の出力であるオーバフロー
検出信号12が“１”となり、オーバフローを検出する。
【００５８】次に、図１、図２、図４、図５、図６、図
７を用いて本発明の第１の実施例のオーバフロー発生時
の動作について説明する。
【００５９】FIFO33の大きさを４セル分（＝212バイ
ト）とする。正常動作の説明と同様にFIFO33のライトお
よびリードが行われている状態において、図４、図５の
時刻ｔに示すとおり、FIFO33がフル状態でライト信号18
が“１”となると、オーバフロー検出信号12が生成され
る（FIFO33の状態は図７の（イ）で示される）。この
時、ライトアドレス30とリードアドレス28は共にアドレ
ス“40”を指している。
【００６０】これによりSRフリップフロップ17がリセッ
トされ、ライト信号18はインアクティブとなり、FIFO33
への書き込みは停止する。
【００６１】一方、図４の（ア）で示されるセル先頭信
号４をフリップフロップ58にて、システムクロックclk
について１クロック分遅らせた信号に基づき、ライトア
ドレス30をラッチ回路31でラッチしているため、ラッチ
回路31の出力32は“０”となっている。すなわち、図４
に示すように、オーバフロー検出信号12がアクティブに
変化した際に書き込み中のセルの先頭データのライトア
ドレスは“０”である。
【００６２】ラッチ回路31の出力である保持データ32
（＝０）が、オーバフロー検出信号12によりシステムク
ロックclkの立ち上がりでカウンタ29にロードされ（FIF
O33の状態は、図７の（ロ）で示される）、ライトアド
レス30として、“０”を出力する。これにより、図７の
（ロ）に示すように、FIFO33には40バイトの空き領域が
得られる。
【００６３】以後、例えば図４の（イ）のタイミングに
おいて、受信データ１においてセル同期回路２によりセ
ルの先頭が検出されると、セル先頭信号４、論理積回路
６の出力７が“１”となり、SRフリップフロップ17がセ
ットされ、ライト信号18が“１”となる。すなわち、ラ
イトアドレス30に示されるアドレス（＝０）からセルの
書き込みが再開される。このように、オーバフロー発生
時にライト中のセルを廃棄することにより、受信した最
新のセルをFIFO33に書き込むことができる。
【００６４】
【実施例２】次に本発明の第２の実施例について図面を
参照して説明する。
【００６５】図８は、本発明の第２の実施例のブロック
図である。図８において、受信セル１は、セル同期回路
２に入力されセル同期信号３およびセル先頭信号４が生
成される。またFIFO52にライトデータ５を供給する。セ
ル同期信号３およびセル先頭信号４は論理積回路６に入
力される。論理積回路６の出力信号７はSRフリップフロ
ップ38をセットする。なお、SRフリップフロップ17のセ
ット端子Ｓには、FIFO57の書き込み動作の再開を制御す
るためのライト再開信号（不図示）と、論理積回路６の
出力７の論理和出力を入力してもよい。
【００６６】また、ライト停止信号11、オーバフロー検
出信号43、52検出信号35は論理和回路36に入力される。
そして、SRフリップフロップ38は論理和回路36の出力信
号37によりリセットされる。SRフリップフロップ38から
はFIFO57への書き込み制御信号であるライト信号39が出
力される。
【００６７】カウンタ46は、その出力がライトアドレス
47の下位６ビットを与えるもので、ライト信号39により
カウントアップされ、オーバフロー検出信号43と52検出
信号35を入力とする論理和回路50の出力信号51により
“０”にクリアされる。
【００６８】52検出部34は、カウンタ46の出力が“52”
となるのを検出して52検出信号35を生成する。カウンタ
48は、その出力がライトアドレス47の上位２ビットを与
えるもので、52検出信号35でカウントアップされる。カ
ウンタ48及びカウンタ46の出力によりFIFO52のライトア
ドレス47が与えられる。
【００６９】カウンタ44はリード信号19によりカウント
アップされる。カウンタ29の出力によりFIFO52のリード
アドレス45となる。
【００７０】カウンタ40はライト信号18により、カウン
トアップされ、リード信号19によりカウントダウンされ
る。また、オーバフロー検出信号43により、カウンタ40
の出力信号41とカウンタ46の出力値の減算結果がロード
される。オーバフロー検出部42は、カウンタ40の出力信
号41によりオーバフロー検出信号43を生成する。減算器
75では出力信号41とカウンタ46の出力値の減算が行われ
る。なお、本実施例のフリップフロップ、カウンタはシ
ステムクロックclkで動作する。
【００７１】図９は、本発明の第２の実施例の正常動作
を示すタイミングチャートである。
【００７２】図１０は、本発明の第２の実施例の異常動
作すなわちバッファメモリにオーバフローが発生したと
きのタイミングチャートである。
【００７３】図１１は、本発明の第２の実施例のFIFO52
がオーバフローしたときのFIFO52の状態の一例を示す説
明図である。
【００７４】まず、図８、図９、図１５を用いて、本発
明の第２の実施例の正常動作を説明する。受信データ１
はATMセルで構成されている。ATMセルは、図１５のよう
にヘッダ部５バイト、ペイロード部48バイトの53バイト
のデータで構成されている。セル同期回路２では受信デ
ータ１の５バイトに対してCRC演算を行い、結果が
“０”のとき、この５バイトをATMセルのヘッダ部５バ
イトとして認識する。このとき、セル同期信号３、セル
先頭信号４、ライトデータ５が図９のタイミングで生成
される。なお、セル同期信号３は、セル先頭信号４が複
数セル連続して検出されたときに生成するように構成す
ることもできる。
【００７５】セル同期信号３、セル先頭信号４がアクテ
ィブになると、論理和回路６の出力信号７がアクティブ
となりSRフリップフロップ38はセットされ、ライト信号
39がアクティブとなる。
【００７６】カウンタ46は、ライト信号39がアクティブ
のときのシステムクロックclkの立ち上がりでカウント
アップされる。カウンタ46の出力が“52”になると、52
検出信号34より52検出信号35が出力される。
【００７７】この52検出信号35がアクティブのときのシ
ステムクロックclkの立ち上がりでカウンタ48はカウン
トアップされる。FIFO52のライトアドレス47は、カウン
タ48の出力を上位２ビット、カウンタ46の出力を下位６
ビットとする８ビットデータにより与えられる。
【００７８】例えば、図９に示すとおり、カウンタ48が
“０”、カウンタ46が“52”のとき、ライトアドレス47
は“52”となる。また、カウンタ48が“１”、カウンタ
46が“52”のときは、ライトアドレス47は“116”とな
る。そして、例えば、カウンタ48が“２”、カウンタ46
が“２”のときは、ライトアドレス47は“130”とな
る。
【００７９】また、この52検出信号35は、論理和回路36
を介してSRフリップフロップ38をリセットする。すなわ
ち53バイトのライトデータ５をライトしたところで、52
検出信号35はライト信号39をインアクティブにしようと
する。
【００８０】この例では、図９に示すように、52検出信
号14と同じタイミングでセル先頭信号４がアクティブと
なり、セル先頭信号４とセル同期信号３との論理積の結
果である出力信号７がアクティブとなり、SRフリップフ
ロップ38はセット優先になっているため、ライト信号39
はアクティブの状態に保持されている。これは、連続し
てATMセルが入力されているためである。なお、ライト
信号39は、ライト停止信号11によってもリセットするこ
とができる。
【００８１】次に、FIFO52に格納されているデータ数を
管理しているカウンタ40について説明すると、カウンタ
40はライト信号39がアクティブのとき、システムクロッ
クclkの立ち上がりでカウントアップされる。また、リ
ード信号19がアクティブのとき、システムクロックclk
の立ち上がりでカウントダウンされる。図９に示すよう
に、リード信号19とライト信号39が同時にアクティブと
された場合、カウンタ40の値（図９では“53”）が保持
される。
【００８２】次に、図８、図１０を用いて本発明の第２
の実施例のオーバフロー発生時の動作について説明す
る。
【００８３】FIFO52の大きさを４セル分（＝212バイ
ト）とする。前記正常動作の説明と同様にしてFIFO52の
ライトおよびリードが行われている状態において、図１
０に示すとおり、FIFO52がフル状態で（カウンタ40の値
が“212”のとき）、ライト信号39が“１”となると、
オーバフロー検出信号43が生成される（FIFO52の状態は
図１１の（イ）で示される）。なお、図１０に示す例で
は、オーバフロー検出信号43がアクティブのとき、ライ
トアドレス47は“104”であり、下位６ビット側のカウ
ンタ46の出力は“40”、上位ビット側のカウンタ48の出
力は“１”である。
【００８４】オーバフロー検出信号43がアクティブとな
ると、SRフリップフロップ38がリセットされてライト信
号39がインアクティブとなり、FIFO52への書き込みが停
止する。
【００８５】一方、カウンタ46は、オーバフロー検出信
号43により、システムクロックclkの立ち上がりで
“０”にクリアされる（FIFO52の状態は、図１１の
（ロ）で示される）。このため、ライトアドレス47は
“64”とされる。
【００８６】また、カウンタ40には、減算器75の出力が
ロードされる。このとき、減算器75の出力は、カウンタ
40の出力信号41（＝“212”）からカウンタ46の出力値
（＝“40”）を減算した結果である“172”となってい
る。このため、FIFO52には40バイトの空き領域ができ
る。
【００８７】以後、受信データ１においてセル同期回路
２によりセルの先頭が検出されると、セル先頭信号４、
論理積回路６の出力信号７が“１”となり、SRフリップ
フロップ38がセットされ、ライト信号39が“１”とな
る。すなわち、ライトアドレス47に示されるアドレス
（＝“64”）から書き込みが再開される。このように、
オーバフロー発生時にライト中のセルを廃棄することに
より、受信した最新のセルをFIFO52にライトすることが
できる。
【００８８】
【発明の効果】以上説明したように本発明のバッファ管
理方法によれば、バッファメモリがオーバフローしたと
きに、現在ライト中の受信セルデータの先頭データが書
き込まれたライトアドレスに、バッファメモリのライト
アドレスを更新することにより、オーバフロー発生時に
ライト中のセルデータのみを廃棄することにより、バッ
ファメモリの空き領域を設け、最新の受信セルデータを
バッファメモリにライトすることができるようにしたも
のであり、オーバフロー時に廃棄されるデータを最低限
に抑えると共に再送信の影響を最小にすることができ
る。
【００８９】また、本発明に係るデータ受信装置は、バ
ッファメモリのオーバフロー発生時において、オーバフ
ローが検出された受信セルデータの先頭データのライト
アドレスから次の受信セルデータを書き込み、オーバフ
ロー発生時に書き込み中のセルデータのみを廃棄するよ
うに構成されたことにより、オーバフロー発生時の受信
データの廃棄を最小限とし、最新の受信セルデータをバ
ッファメモリにライトすることができるようにし、再送
信の影響を最小にすることができる。また、本発明のデ
ータ受信装置においては、現在ライト中の受信セルデー
タの先頭データのライトアドレスを記憶するための記憶
手段と、バッファメモリのオーバフロー発生時にこの記
憶手段の値に基づきライトアドレスを更新するための手
段を具備することにより、オーバフロー時の受信データ
の廃棄を最小限に抑えることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例のブロック図である。
【図２】図１のオーバフロー検出部59のブロック図であ
る。
【図３】本発明の第１の実施例の正常動作を示すタイミ
ングチャートである。
【図４】本発明の第１の実施例のバッファメモリにオー
バフローが発生したときのタイミングチャートである。
【図５】本発明の第１の実施例のオーバフロー検出部59
の動作を示すタイミングチャートである。
【図６】本発明の第１の実施例のバッファメモリのライ
トアドレス、リードアドレスとフラグの動作を示す説明
図である。
【図７】本発明の第１の実施例のFIFO33がオーバフロー
したときのFIFO33の状態の一例を示す説明図である。
【図８】本発明の第２の実施例のブロック図である。
【図９】本発明の第２の実施例の正常動作を示すタイミ
ングチャートである。
【図１０】本発明の第２の実施例のバッファメモリにオ
ーバフローが発生したときのタイミングチャートであ
る。
【図１１】本発明の第２の実施例のFIFO52がオーバフロ
ーしたときのFIFO52の状態の一例を示す説明図である。
【図１２】従来のデータ受信装置のブロック図である。
【図１３】従来のデータ受信装置の正常動作を示すタイ
ミングチャートである。
【図１４】従来のデータ受信装置の異常動作を示すタイ
ミングチャートである。
【図１５】ATMセルの構成を示す図である。
【図１６】特開平4-242348号公報に提案される構成のブ
ロック図である。
【符号の説明】
１ 受信データ ２ セル同期回路 ３ セル同期信号 ４ セル先頭信号 ５ ライトデータ ６ 論理積回路 ７ 出力信号 11 ライト停止信号 12 オーバフロー検出信号 13 52検出部 14 52検出信号 15 論理和回路 16 論理和信号 17 SRフリップフロップ 18 ライト信号 19 リード信号 20 カウンタ 21 出力信号 23 カウンタ 24 出力信号 25 オーバフロー検出部 26 オーバフロー検出信号 27 カウンタ 28 リードアドレス 29 カウンタ 30 ライトアドレス 31 ラッチ回路 32 保持データ 33 FIFO 34 52検出部 35 52検出信号 36 論理和回路 37 論理和出力 38 SRフリップフロップ 39 ライト信号 40 カウンタ 41 出力信号 42 オーバフロー検出回路 43 オーバフロー検出信号 44 カウンタ 45 リードアドレス 46 カウンタ 47 ライトアドレス 48 カウンタ 50 論理和回路 52 FIFO 53 カウンタ 54 リードアドレス 55 カウンタ 56 ライトアドレス 57 FIFO 58 フリップフロップ 59 オーバフロー検出装置 60 減算器 61 減算器の出力 64 零検出器 65 零検出器出力 66 AND回路 67 AND出力 68 AND回路 69 フラグ 70 フラグ 71 比較器 72 比較器出力 73 論理和回路 74 論理和出力 75 減算器 81 データ到着検出回路 82 バッファメモリ 83 書き込みカウンタ 84 読み込みカウンタ 85 廃棄制御部 86 廃棄状態テーブル 87 入力ポート

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】セル同期回路において受信セルデータのセ
    ル先頭信号を検出し、第１の同期がとれた受信セルデー
    タのみをバッファメモリを介してATM通信の物理レイヤ
    処理部から上位のATMレイヤ処理部に転送するデータ受
    信装置のバッファ管理方法において、 前記バッファメモリのオーバフローを検出した際に、現
    在ライト中の前記受信セルデータの書込みを禁じ、前記
    オーバフローが検出された受信セルデータの先頭データ
    のライトアドレスから次の受信セルデータを書き込むこ
    とを特徴とするバッファ管理方法。
  2. 【請求項２】セル同期回路において受信セルデータのセ
    ル先頭信号を検出し、第１の同期がとれた受信セルデー
    タのみをバッファメモリを介してATM通信の物理レイヤ
    処理部から上位のATMレイヤ処理部に転送するデータ受
    信装置において、 前記バッファメモリのオーバフローを検出した際に、現
    在ライト中の前記受信セルデータの書き込みを禁じ、前
    記オーバフローが検出された受信セルデータの先頭デー
    タのライトアドレスから次の受信セルデータを書き込む
    ように構成されたことを特徴とするデータ受信装置。
  3. 【請求項３】セル同期回路において受信セルデータのセ
    ル先頭信号を検出し、第１の同期がとれた受信セルデー
    タのみをバッファメモリを介してATM通信の物理レイヤ
    処理部から上位のATMレイヤ処理部に転送するデータ受
    信装置において、 前記バッファメモリのライトアドレスを管理する第１の
    カウンタと、前記バッファメモリのリードアドレスを管
    理する第２のカウンタと、前記バッファメモリのデータ
    数を管理するデータ数管理手段と、前記バッファメモリ
    のオーバフローを検出するオーバフロー検出手段と、現
    在ライト中の前記受信セルデータの先頭データのライト
    アドレスを記憶するための記憶手段と、前記バッファメ
    モリのオーバフロー時に前記第１のカウンタの値を更新
    するための更新手段と、を備えたことを特徴とするデー
    タ受信装置。
  4. 【請求項４】前記データ数管理手段と前記オーバフロー
    検出手段により、前記バッファメモリのオーバフローを
    検出したときに、前記記憶手段に記憶されている現在書
    き込み中の受信セルデータの先頭データの書き込みアド
    レスに基づき前記第１のカウンタを更新し、前記バッフ
    ァメモリへの書き込みは、更新された前記第１のカウン
    タの示すアドレスから行うことを特徴とする請求項３の
    データ受信装置。
  5. 【請求項５】前記第１のカウンタの出力を、セルデータ
    の先頭を示す信号を１クロック分遅延した信号で取り込
    み保持するラッチ回路を備え、前記第１のカウンタが前
    記オーバフロー検出手段の出力信号により前記ラッチ回
    路の出力をロードするように構成された請求項３記載の
    データ受信装置。
  6. 【請求項６】前記第１のカウンタが、ライトアドレスの
    所定の上位及び下位ビットに対応する２つのカウンタか
    ら成り、下位ビット側のカウンタはセルデータ長を計数
    する毎に自身をゼロクリアすると共に上位カウンタをカ
    ウントアップし、オーバフロー検出時には、下位ビット
    側のカウンタをリセットし、上位及び下位ビットのカウ
    ンタの出力から成るライトアドレスから次の受信セルデ
    ータを書き込むように構成された請求項３記載のデータ
    受信装置。
JP14074194A 1994-06-01 1994-06-01 データ受信装置およびバッファ管理方法 Expired - Lifetime JP2699872B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14074194A JP2699872B2 (ja) 1994-06-01 1994-06-01 データ受信装置およびバッファ管理方法
CA 2150580 CA2150580C (en) 1994-06-01 1995-05-31 Communication data receiver
EP19950108330 EP0685976A3 (en) 1994-06-01 1995-05-31 Communication data receiver
US08/456,691 US5663948A (en) 1994-06-01 1995-06-01 Communication data receiver capable of minimizing the discarding of received data during an overflow

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14074194A JP2699872B2 (ja) 1994-06-01 1994-06-01 データ受信装置およびバッファ管理方法

Publications (2)

Publication Number Publication Date
JPH07327038A true JPH07327038A (ja) 1995-12-12
JP2699872B2 JP2699872B2 (ja) 1998-01-19

Family

ID=15275642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14074194A Expired - Lifetime JP2699872B2 (ja) 1994-06-01 1994-06-01 データ受信装置およびバッファ管理方法

Country Status (4)

Country Link
US (1) US5663948A (ja)
EP (1) EP0685976A3 (ja)
JP (1) JP2699872B2 (ja)
CA (1) CA2150580C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012516664A (ja) * 2009-01-29 2012-07-19 クゥアルコム・インコーポレイテッド データ・オーバフローを回避するように受信機バッファを適応させるための方法および装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1277692B1 (it) * 1995-12-22 1997-11-11 Italtel Spa Dispositivo di memorizzazione fifo e di commutazione a buffer condiviso per reti di connessione in tecnica atm
GB9605425D0 (en) * 1996-03-15 1996-05-15 Newbridge Networks Corp Congestion management in managed packet-switched networks
US5838661A (en) * 1996-03-27 1998-11-17 Cirrus Logic, Inc. Method and arrangement for shutting off a receive channel in a data communications system
US5946347A (en) * 1996-05-31 1999-08-31 Diamond Multimedia Systems Inc. Low latency transport of signals in an error correcting data modem
US5931915A (en) 1997-05-13 1999-08-03 International Business Machines Corporation Method for processing early arrival messages within a multinode asynchronous data communications system
US6112268A (en) * 1997-06-16 2000-08-29 Matsushita Electric Industrial Co., Ltd. System for indicating status of a buffer based on a write address of the buffer and generating an abort signal before buffer overflows
US6327249B1 (en) * 1999-08-04 2001-12-04 Ess Technology, Inc Data communication device
WO2001020416A2 (de) * 1999-09-14 2001-03-22 Siemens Aktiengesellschaft Serielle datenübertragung über ein bussystem
US20020126673A1 (en) * 2001-01-12 2002-09-12 Nirav Dagli Shared memory
US7051131B1 (en) * 2002-12-27 2006-05-23 Unisys Corporation Method and apparatus for recording and monitoring bus activity in a multi-processor environment
US7623515B2 (en) 2005-07-14 2009-11-24 Yahoo! Inc. Content router notification
US7849199B2 (en) 2005-07-14 2010-12-07 Yahoo ! Inc. Content router
US7631045B2 (en) 2005-07-14 2009-12-08 Yahoo! Inc. Content router asynchronous exchange
US8024290B2 (en) 2005-11-14 2011-09-20 Yahoo! Inc. Data synchronization and device handling
US8065680B2 (en) 2005-11-15 2011-11-22 Yahoo! Inc. Data gateway for jobs management based on a persistent job table and a server table
US9367832B2 (en) * 2006-01-04 2016-06-14 Yahoo! Inc. Synchronizing image data among applications and devices
JP5484048B2 (ja) * 2006-06-30 2014-05-07 アペリオ・テクノロジーズ・インコーポレイテッド Ｄｉｃｏｍを介した大画像保存および取得方法
US8010555B2 (en) * 2006-06-30 2011-08-30 Aperio Technologies, Inc. System and method for managing images over a network
US8250243B2 (en) * 2010-06-24 2012-08-21 International Business Machines Corporation Diagnostic data collection and storage put-away station in a multiprocessor system
US10680957B2 (en) 2014-05-28 2020-06-09 Cavium International Method and apparatus for analytics in a network switch
US20150365339A1 (en) * 2014-06-11 2015-12-17 Xpliant, Inc. Counter with overflow fifo and a method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458646A (ja) * 1990-06-28 1992-02-25 Toshiba Corp バッファ管理方式
JPH0495431A (ja) * 1990-08-13 1992-03-27 Oki Electric Ind Co Ltd セル受信装置
JPH04360091A (ja) * 1991-06-06 1992-12-14 Matsushita Electric Ind Co Ltd メモリ制御回路
JPH05260076A (ja) * 1992-03-13 1993-10-08 Oki Electric Ind Co Ltd Ａｔｍ／ｓｔｍインターフェイス回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2538976A1 (fr) * 1982-12-29 1984-07-06 Servel Michel Systeme de commutation de paquets synchrones de longueur fixe
JP2667868B2 (ja) * 1988-04-06 1997-10-27 株式会社日立製作所 セル・スイッチング・システム
JP2794953B2 (ja) 1991-01-17 1998-09-10 日本電気株式会社 データ廃棄方式
JP2947628B2 (ja) * 1991-03-11 1999-09-13 富士通株式会社 スイッチ制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0458646A (ja) * 1990-06-28 1992-02-25 Toshiba Corp バッファ管理方式
JPH0495431A (ja) * 1990-08-13 1992-03-27 Oki Electric Ind Co Ltd セル受信装置
JPH04360091A (ja) * 1991-06-06 1992-12-14 Matsushita Electric Ind Co Ltd メモリ制御回路
JPH05260076A (ja) * 1992-03-13 1993-10-08 Oki Electric Ind Co Ltd Ａｔｍ／ｓｔｍインターフェイス回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012516664A (ja) * 2009-01-29 2012-07-19 クゥアルコム・インコーポレイテッド データ・オーバフローを回避するように受信機バッファを適応させるための方法および装置
US9137160B2 (en) 2009-01-29 2015-09-15 Qualcomm Incorporated Method and apparatus for accomodating a receiver buffer to prevent data overflow

Also Published As

Publication number Publication date
EP0685976A3 (en) 1998-07-01
CA2150580C (en) 2000-05-16
CA2150580A1 (en) 1995-12-02
JP2699872B2 (ja) 1998-01-19
US5663948A (en) 1997-09-02
EP0685976A2 (en) 1995-12-06

Similar Documents

Publication Publication Date Title
JPH07327038A (ja) データ受信装置およびバッファ管理方法
US7260104B2 (en) Deferred queuing in a buffered switch
EP0797335B1 (en) Network adapter
US20040037302A1 (en) Queuing and de-queuing of data with a status cache
WO2001086449A2 (en) System and method for jitter compensation in data transfers
JPH05219098A (ja) フレーム変換方法及び装置
US6952739B2 (en) Method and device for parameter independent buffer underrun prevention
US6622183B1 (en) Data transmission buffer having frame counter feedback for re-transmitting aborted data frames
US7756131B2 (en) Packet forwarding system capable of transferring packets fast through interfaces by reading out information beforehand for packet forwarding and method thereof
US6799229B1 (en) Data-burst-count-base receive FIFO control design and early packet discard for DMA optimization
US7293132B2 (en) Apparatus and method for efficient data storage using a FIFO memory
JPH09191321A (ja) 適応クレジット制御型転送方法
JP3190214B2 (ja) データ送受信システム
JP2576811B2 (ja) セル送出制御方式
JPH0458646A (ja) バッファ管理方式
US6831920B1 (en) Memory vacancy management apparatus and line interface unit
JP2794953B2 (ja) データ廃棄方式
JPH01225261A (ja) パケット送信装置
JPH04369139A (ja) Ａｔｍトラヒック制御方式
US7239640B1 (en) Method and apparatus for controlling ATM streams
JP3562888B2 (ja) バッファ制御方法およびその制御回路
JP3562371B2 (ja) Ａｔｍセル処理システム及び処理方法並びに記録媒体
JP2001028607A (ja) 通信バッファ回路
JPH11205409A (ja) 通信コントローラ
KR100487129B1 (ko) 유토피아 인터페이스의 선입선출부간 1 바이트 단위로 셀전송을 제어하는 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970826

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080926

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090926

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 13

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100926

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 15