JPH0732125B2 - 化合物半導体層の成長方法 - Google Patents
化合物半導体層の成長方法Info
- Publication number
- JPH0732125B2 JPH0732125B2 JP63082892A JP8289288A JPH0732125B2 JP H0732125 B2 JPH0732125 B2 JP H0732125B2 JP 63082892 A JP63082892 A JP 63082892A JP 8289288 A JP8289288 A JP 8289288A JP H0732125 B2 JPH0732125 B2 JP H0732125B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- growth
- compound semiconductor
- temperature
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） この発明は、シリコン（Si）基板上にこの基板と格子定
数が異なった化合物半導体層、特にIII−Ｖ族化合物半
導体層をヘテロエピタキシャル成長させる方法に関す
る。
数が異なった化合物半導体層、特にIII−Ｖ族化合物半
導体層をヘテロエピタキシャル成長させる方法に関す
る。
（従来の技術） 従来より、Si基板上にGaAs等のIII−Ｖ族化合物半導体
層を成長させて、大型で良質のウエハを製作する技術の
開発が進められ、実用に供されている。Si基板にこれら
化合物半導体層をヘテロエピタキシャル成長させると、
ほぼ鏡面の成長層が得られるが、この成長層中には108/
cm2程度の密度の転位が残留していた。この転位密度が
高いと光学的及び電気的な特性が悪くなるため、従来よ
りこれを低減する技術が開発されてきている。
層を成長させて、大型で良質のウエハを製作する技術の
開発が進められ、実用に供されている。Si基板にこれら
化合物半導体層をヘテロエピタキシャル成長させると、
ほぼ鏡面の成長層が得られるが、この成長層中には108/
cm2程度の密度の転位が残留していた。この転位密度が
高いと光学的及び電気的な特性が悪くなるため、従来よ
りこれを低減する技術が開発されてきている。
文献:Appl.Phys.Lett.48（18）（1986）p.1223-1225
に開示されている技術は、第３図に示すように、Si基板
20上にGaAs層22を成長させた後、その上側にGaAs/InGaA
s等の歪超格子の層24を成長させ、さらにその上側にGaA
s層26を成長させる方法を取っている。
に開示されている技術は、第３図に示すように、Si基板
20上にGaAs層22を成長させた後、その上側にGaAs/InGaA
s等の歪超格子の層24を成長させ、さらにその上側にGaA
s層26を成長させる方法を取っている。
文献：日本結晶成長学会誌，13（４）（1986）p.253
−258に開示されている技術は、第４図（Ａ）（横軸に
時間及び縦軸に温度（℃）をプロットして示してあ
る。）及び第４図（Ｂ）に示すように、Si基板30を900
℃程度の温度で熱処理した後、第１段階では400℃程度
の低温でGaAsの薄層32を成長させ、続いて第２段階で
は、通常の温度例えば700℃程度の温度でGaAs層を成長
させる２段階成長法である。この技術では、２段階目の
成長を、その成長途中で成長を一旦停止し、300℃程
度まで温度降下、続いて通常の成長温度である700℃
程度までの温度上昇、その後のGaAs層の再成長を１つ
の周期とした熱サイクルを複数回繰り返し行う熱サイク
ル成長法で行っている。図中熱サイクルで形成した複数
のGaAs層を全体として34で示し、この熱サイクル層34の
上側に通常の温度で成長させたGaAs層を36で示してあ
る。
−258に開示されている技術は、第４図（Ａ）（横軸に
時間及び縦軸に温度（℃）をプロットして示してあ
る。）及び第４図（Ｂ）に示すように、Si基板30を900
℃程度の温度で熱処理した後、第１段階では400℃程度
の低温でGaAsの薄層32を成長させ、続いて第２段階で
は、通常の温度例えば700℃程度の温度でGaAs層を成長
させる２段階成長法である。この技術では、２段階目の
成長を、その成長途中で成長を一旦停止し、300℃程
度まで温度降下、続いて通常の成長温度である700℃
程度までの温度上昇、その後のGaAs層の再成長を１つ
の周期とした熱サイクルを複数回繰り返し行う熱サイク
ル成長法で行っている。図中熱サイクルで形成した複数
のGaAs層を全体として34で示し、この熱サイクル層34の
上側に通常の温度で成長させたGaAs層を36で示してあ
る。
文献:Appl.Phys.Lett.50（15）（1986）p.992−994に
開示されている技術は、GaAs層の成長後高温でアニール
する方法である。
開示されている技術は、GaAs層の成長後高温でアニール
する方法である。
文献に開示された高温でアニールする方法は短時間で
処理出来ること及び文献に開示されているような歪超
格子を形成する場合のように、他の物質を必要としない
ため、容易に実施出来ること等といった利点を有してい
る。
処理出来ること及び文献に開示されているような歪超
格子を形成する場合のように、他の物質を必要としない
ため、容易に実施出来ること等といった利点を有してい
る。
（発明が解決しようとする問題点） しかしながら、これらいずれの従来方法によっても、低
減出来る転位は高々１桁程度であり、従って107/cm2程
度となるにすぎない。この程度の転位密度であると、得
られたウエハを発光素子等の少数キャリアを用いる素子
に用いるにはその結晶性が電気的及び光学的に不充分で
あった。
減出来る転位は高々１桁程度であり、従って107/cm2程
度となるにすぎない。この程度の転位密度であると、得
られたウエハを発光素子等の少数キャリアを用いる素子
に用いるにはその結晶性が電気的及び光学的に不充分で
あった。
また、高温での成長後のアニールは発光素子等を作り込
むウエハ表面近くの層を高温にすることになり、添加す
る不純物の拡散といった不所望な現象が生じてしまうと
いう問題点があった。
むウエハ表面近くの層を高温にすることになり、添加す
る不純物の拡散といった不所望な現象が生じてしまうと
いう問題点があった。
この発明の目的は、Si基板上に化合物半導体層をヘテロ
エピタキシャル成長させたとき、化合物半導体層中に残
留する転位密度を一層低減させて高品質の化合物半導体
成長層を得る方法を提供することにある。
エピタキシャル成長させたとき、化合物半導体層中に残
留する転位密度を一層低減させて高品質の化合物半導体
成長層を得る方法を提供することにある。
（問題点を解決するための手段） 上記問題点を解決するため、この発明は、 シリコン（Si）基板上に、あらかじめ選択されたIII−
Ｖ族化合物半導体からなる化合物半導体層をエピタキシ
ャル成長させるに当り、 900℃以上の温度で前記基板を熱処理して、前記基板の
表面を清浄化する工程と、 前記熱処理された基板上に、400℃〜450℃の範囲内の温
度で、100Å〜200Åの厚さの前記化合物半導体の最下層
を成長させる工程と、 前記化合物半導体の通常の成長温度で数千Åの厚さの前
記化合物半導体層を成長し、次いで成長を停止して前記
通常の成長温度よりも100℃〜300℃高い温度でアニール
するサイクルを複数回繰り返すことにより、前記最下層
上に前記化合物半導体の繰り返し成長層を形成する工程
と、 前記繰り返し成長層上に、前記化合物半導体の通常の成
長温度で、所望の厚さの前記化合物半導体層を成長させ
る工程とを有することを特徴とする。
Ｖ族化合物半導体からなる化合物半導体層をエピタキシ
ャル成長させるに当り、 900℃以上の温度で前記基板を熱処理して、前記基板の
表面を清浄化する工程と、 前記熱処理された基板上に、400℃〜450℃の範囲内の温
度で、100Å〜200Åの厚さの前記化合物半導体の最下層
を成長させる工程と、 前記化合物半導体の通常の成長温度で数千Åの厚さの前
記化合物半導体層を成長し、次いで成長を停止して前記
通常の成長温度よりも100℃〜300℃高い温度でアニール
するサイクルを複数回繰り返すことにより、前記最下層
上に前記化合物半導体の繰り返し成長層を形成する工程
と、 前記繰り返し成長層上に、前記化合物半導体の通常の成
長温度で、所望の厚さの前記化合物半導体層を成長させ
る工程とを有することを特徴とする。
（作用） 上述したこの発明の構成によれば、成長途中で、通常の
成長温度での化合物半導体層の成長と、それより100〜3
00℃高温でのアニールとを１サイクルとする成長を行う
ので、成長を短時間で行わせることが出来ると共に、成
長層の転位密度を低減させることが出来る。
成長温度での化合物半導体層の成長と、それより100〜3
00℃高温でのアニールとを１サイクルとする成長を行う
ので、成長を短時間で行わせることが出来ると共に、成
長層の転位密度を低減させることが出来る。
この発明では、Si基板上に同一の化合物半導体層を繰り
返し成長させて一つの成長層を形成するので、従来の歪
超格子を用いる場合のように他の物質を導入することな
く、転位密度を効果的に低減させることが出来る。
返し成長させて一つの成長層を形成するので、従来の歪
超格子を用いる場合のように他の物質を導入することな
く、転位密度を効果的に低減させることが出来る。
さらに、この発明の構成によれば、成長途中で上述のサ
イクルによる成長を行い、成長層の最上層は通常の成長
温度で成長させることが出来るので、この最上層に不純
物が拡散する恐れはなく、従って電気的、光学的な特性
の優れた高品質の化合物半導体層を得ることが出来る。
イクルによる成長を行い、成長層の最上層は通常の成長
温度で成長させることが出来るので、この最上層に不純
物が拡散する恐れはなく、従って電気的、光学的な特性
の優れた高品質の化合物半導体層を得ることが出来る。
（実施例） 以下、図面を参照して、この発明の実施例につき説明す
る。
る。
この実施例では、Si基板上にIII−Ｖ化合物のうち一例
としてGaAs層をMOCVD法によって成長させ、第３図
（Ｂ）に示したような構造のウエハを得る場合につき説
明する。
としてGaAs層をMOCVD法によって成長させ、第３図
（Ｂ）に示したような構造のウエハを得る場合につき説
明する。
第１図はこの発明の化合物半導体層の成長方法における
成長温度と熱処理温度の説明に供する図であり、第２図
（Ａ）〜（Ｂ）は化合物半導体層の成長状態の説明に供
する工程図である。尚、第２図に示す各図は、この発明
を理解出来る程度に主要工程段階でのウエハの状態を概
略的に示す断面図であり、寸法、形状等は図示例にのみ
限定されるものではないことを理解されたい。また、断
面を表わすハッチング等は省略して示してある。
成長温度と熱処理温度の説明に供する図であり、第２図
（Ａ）〜（Ｂ）は化合物半導体層の成長状態の説明に供
する工程図である。尚、第２図に示す各図は、この発明
を理解出来る程度に主要工程段階でのウエハの状態を概
略的に示す断面図であり、寸法、形状等は図示例にのみ
限定されるものではないことを理解されたい。また、断
面を表わすハッチング等は省略して示してある。
また、以下説明する実施例は、単なる好適例であるにす
ぎないため、数値的条件、その他の条件はこの実施例に
あげた例にのみ限定されるものではないことを理解され
たい。
ぎないため、数値的条件、その他の条件はこの実施例に
あげた例にのみ限定されるものではないことを理解され
たい。
先ず、Si基板10を用意し、これを従来と同様に900℃程
度或はそれ以上の好適な温度で加熱処理を行ってその表
面の清浄化を行う（第１図にＩで示す及び第２図
（Ａ））。
度或はそれ以上の好適な温度で加熱処理を行ってその表
面の清浄化を行う（第１図にＩで示す及び第２図
（Ａ））。
次に、この基板10上に２段回成長法によって、GaAs層を
成長させる。このため、第１段階では、従来と同様に、
温度を400〜450℃程度の低温成長温度にまで降下させ、
この低温度でSi基板10上に100〜200Å程度の膜厚のGaAs
の最下層12を成長させる（第１図にIIで示す及び第２図
（Ｂ））。
成長させる。このため、第１段階では、従来と同様に、
温度を400〜450℃程度の低温成長温度にまで降下させ、
この低温度でSi基板10上に100〜200Å程度の膜厚のGaAs
の最下層12を成長させる（第１図にIIで示す及び第２図
（Ｂ））。
次に、第２段階では、この低温度から通常の成長温度で
ある600〜700℃にまで温度を上昇させて、この温度でGa
Asの層を成長させる。この第２段階でのGaAsの成長の途
中であるが、このGaAs層の単一層の膜厚が数千Å程度と
なったら、一旦成長を停止させ（第１図にIIIで示す及
び第２図（Ｃ））、このGaAs層を以下説明するサイクル
成長によって得られるGaAsの繰り返し成長層14の第一層
14aとする。
ある600〜700℃にまで温度を上昇させて、この温度でGa
Asの層を成長させる。この第２段階でのGaAsの成長の途
中であるが、このGaAs層の単一層の膜厚が数千Å程度と
なったら、一旦成長を停止させ（第１図にIIIで示す及
び第２図（Ｃ））、このGaAs層を以下説明するサイクル
成長によって得られるGaAsの繰り返し成長層14の第一層
14aとする。
次に、この通常の成長温度から温度上昇させて、好まし
くは、それよりも100〜300℃程度高い例えば800〜900℃
という高温で熱処理従ってアニールを行う（第１図にIV
で示す）。
くは、それよりも100〜300℃程度高い例えば800〜900℃
という高温で熱処理従ってアニールを行う（第１図にIV
で示す）。
このような通常の成長温度におけるGaAsの成長とそれよ
り高温での熱処理とのサイクルを１回又は２回以上繰り
返して行って、一層が数千Åの膜厚となるように、GaAs
の第二層14b、第三層14c、・・・というように複数層成
長させGaAsの繰り返し成長層14を形成する（第１図にII
I及びIVで示す及び第２図（Ｃ））。勿論、設計条件に
よっては、このGaAs成長層14は第一層14aだけであって
も良い場合もある。
り高温での熱処理とのサイクルを１回又は２回以上繰り
返して行って、一層が数千Åの膜厚となるように、GaAs
の第二層14b、第三層14c、・・・というように複数層成
長させGaAsの繰り返し成長層14を形成する（第１図にII
I及びIVで示す及び第２図（Ｃ））。勿論、設計条件に
よっては、このGaAs成長層14は第一層14aだけであって
も良い場合もある。
このような第２段階の成長を行う間、GaAs成長層14の各
層の分解を抑えるため、アルシン（AsH3）を流しながら
行うのが好適である。
層の分解を抑えるため、アルシン（AsH3）を流しながら
行うのが好適である。
また、上述したアニール時間は数分間で充分である。
最後のサイクルのアニール後、再度ウエハの温度を通常
の成長温度まで降下させて、このGaAs成長層14上に第２
段階のGaAs層の最上層16、すなわち、発光素子等を作り
込むための目的の層を設計に応じた所望の膜厚で成長さ
せ（第１図にＶで示す及び第２図（Ｄ））、最終的なウ
エハを得る。
の成長温度まで降下させて、このGaAs成長層14上に第２
段階のGaAs層の最上層16、すなわち、発光素子等を作り
込むための目的の層を設計に応じた所望の膜厚で成長さ
せ（第１図にＶで示す及び第２図（Ｄ））、最終的なウ
エハを得る。
上述したこの発明の成長方法によれば、第２段階の成長
の途中で、GaAsの通常の成長温度での成長と、それより
も100〜300℃高い温度での熱処理（アニール）とのサイ
クルを１回又は複数回繰り返し行うことによって１層又
は複数層のGaAs層からなるGaAs成長層を形成するしてい
る。
の途中で、GaAsの通常の成長温度での成長と、それより
も100〜300℃高い温度での熱処理（アニール）とのサイ
クルを１回又は複数回繰り返し行うことによって１層又
は複数層のGaAs層からなるGaAs成長層を形成するしてい
る。
このようにして得られたウエハをエッチピットパターン
の観察によって転位密度評価したところ、上述したGaAs
成長層14のサイクル成長を３〜４回繰り返し行って得た
ウエハであると、転位密度が２桁程度低減し106/cm2と
なっていることが確認出来た。また、この３〜４回の繰
り返し成長を行った場合の転位密度は、従来の文献に
開示されている熱サイクル成長の10回行った場合の転位
密度と同程度なるため、従って、基板上に化合物半導体
を成長させるに要する全体の成長時間を著しく短縮する
ことが出来る。さらに、このサイクル成長を多数回行う
と転位密度をさらに低減出来ることがわかった。
の観察によって転位密度評価したところ、上述したGaAs
成長層14のサイクル成長を３〜４回繰り返し行って得た
ウエハであると、転位密度が２桁程度低減し106/cm2と
なっていることが確認出来た。また、この３〜４回の繰
り返し成長を行った場合の転位密度は、従来の文献に
開示されている熱サイクル成長の10回行った場合の転位
密度と同程度なるため、従って、基板上に化合物半導体
を成長させるに要する全体の成長時間を著しく短縮する
ことが出来る。さらに、このサイクル成長を多数回行う
と転位密度をさらに低減出来ることがわかった。
また、上述したこの発明の成長法により、通常の成長温
度での成長とそれより高温でのアニールとを行う場合、
それぞれのGaAs層の成長量を1000Å程度以下とすると、
転位密度の低減が小さくなり、一方、成長量を数千Å程
度以上とすると転位密度の低減が大きく有効となること
も確認出来た。特に、第一層14aのGaAs層は数千Å程度
以上の膜厚とするのが好適であることが確認出来た。
度での成長とそれより高温でのアニールとを行う場合、
それぞれのGaAs層の成長量を1000Å程度以下とすると、
転位密度の低減が小さくなり、一方、成長量を数千Å程
度以上とすると転位密度の低減が大きく有効となること
も確認出来た。特に、第一層14aのGaAs層は数千Å程度
以上の膜厚とするのが好適であることが確認出来た。
また、ある程度の膜厚まで成長させた後、成長を停止さ
せ、続いてアニールと単なる冷却とを繰り返し行って
も、一回のアニールを行う以上の効果を期待出来なかっ
た。従って、上述したこの発明の成長方法のような成長
とアニールとのサイクルを少なくとも１回或は２回以上
繰り返して行うことが転位密度の低減及び成長時間の短
縮に重要である。
せ、続いてアニールと単なる冷却とを繰り返し行って
も、一回のアニールを行う以上の効果を期待出来なかっ
た。従って、上述したこの発明の成長方法のような成長
とアニールとのサイクルを少なくとも１回或は２回以上
繰り返して行うことが転位密度の低減及び成長時間の短
縮に重要である。
尚、上述した実施例で、特に言及しなかった種々の条件
等は設計に応じて任意好適な条件を設定すれば良い。
等は設計に応じて任意好適な条件を設定すれば良い。
この発明は上述した実施例にのみ限定されるものではな
く、多くの変形又は変更をなし得ること明らかである。
例えば、GaAs以外のIII−Ｖ族化合物半導体材料例えばI
nP、GaP、これらの混晶、その他の材料を用いてもこの
発明を適用することが出来る。
く、多くの変形又は変更をなし得ること明らかである。
例えば、GaAs以外のIII−Ｖ族化合物半導体材料例えばI
nP、GaP、これらの混晶、その他の材料を用いてもこの
発明を適用することが出来る。
また、この化合物半導体層の成長をMOCVD法以外の方法
で成長させる場合にも、この発明の成長方法を適用して
好適である。
で成長させる場合にも、この発明の成長方法を適用して
好適である。
（発明の効果） 上述した説明からも明らかなように、この発明の化合物
半導体層の成長方法によれば、従来よりも短時間の成長
時間で成長層の転位密度を容易に低減させることが出来
る。
半導体層の成長方法によれば、従来よりも短時間の成長
時間で成長層の転位密度を容易に低減させることが出来
る。
しかも、成長の段階で歪超格子を用いる場合のような他
の物質を導入する必要が無いので、転位密度を106/cm2
という程度にまで効果的に低減を図ることが出来る。
の物質を導入する必要が無いので、転位密度を106/cm2
という程度にまで効果的に低減を図ることが出来る。
さらに、成長層の最上層は通常の成長温度で成長させる
ことが出来るので、成長段階で不純物の拡散等といった
不所望な現象が起ることが無い。
ことが出来るので、成長段階で不純物の拡散等といった
不所望な現象が起ることが無い。
第１図はこの発明の化合物半導体層の成長方法の説明に
供する、成長温度と熱処理温度とを示す図、 第２図（Ａ）〜（Ｄ）はこの発明の化合物半導体層の成
長方法の説明に供する工程図、 第３図は従来の化合物半導体層の成長方法の説明図、 第４図（Ａ）は従来の化合物半導体層の成長方法の説明
に供する、成長温度と熱処理温度とを示す図、 第４図（Ｂ）は従来の化合物半導体層の成長方法の説明
に供する断面図である。 10……Si半導体基板、12……GaAsの最下層 14……GaAsの繰り返し成長層 14a……（繰り返し成長層の）第一層 14b……（繰り返し成長層の）第二層 14c……（繰り返し成長層の）第三層 16……GaAsの最上層。
供する、成長温度と熱処理温度とを示す図、 第２図（Ａ）〜（Ｄ）はこの発明の化合物半導体層の成
長方法の説明に供する工程図、 第３図は従来の化合物半導体層の成長方法の説明図、 第４図（Ａ）は従来の化合物半導体層の成長方法の説明
に供する、成長温度と熱処理温度とを示す図、 第４図（Ｂ）は従来の化合物半導体層の成長方法の説明
に供する断面図である。 10……Si半導体基板、12……GaAsの最下層 14……GaAsの繰り返し成長層 14a……（繰り返し成長層の）第一層 14b……（繰り返し成長層の）第二層 14c……（繰り返し成長層の）第三層 16……GaAsの最上層。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 第48回応用物理学会学術講演会講演予稿 集（1987年）第１分冊Ｐ．231 20ａ−Ｘ −10 第１分冊Ｐ．232 20ａ−Ｘ−11 第１分冊Ｐ．906 17ｐ−ＺＥ−３
Claims (1)
- 【請求項１】シリコン（Si）基板上に、あらかじめ選択
されたIII−Ｖ族化合物半導体からなる化合物半導体層
をエピタキシャル成長させるに当り、 900℃以上の温度で前記基板を熱処理して、前記基板の
表面を清浄化する工程と、 前記熱処理された基板上に、400℃〜450℃の範囲内の温
度で、100Å〜200Åの厚さの前記化合物半導体の最下層
を成長させる工程と、 前記化合物半導体の通常の成長温度で数千Åの厚さの前
記化合物半導体層を成長し、次いで成長を停止して前記
通常の成長温度よりも100℃〜300℃高い温度でアニール
するサイクルを複数回繰り返すことにより、前記最下層
上に前記化合物半導体の繰り返し成長層を形成する工程
と、 前記繰り返し成長層上に、前記化合物半導体の通常の成
長温度で、所望の厚さの前記化合物半導体層を成長させ
る工程と を有することを特徴とする化合物半導体層の成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082892A JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082892A JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01256113A JPH01256113A (ja) | 1989-10-12 |
| JPH0732125B2 true JPH0732125B2 (ja) | 1995-04-10 |
Family
ID=13786926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082892A Expired - Lifetime JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0732125B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5164359A (en) * | 1990-04-20 | 1992-11-17 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
| JPH081955B2 (ja) * | 1991-08-21 | 1996-01-10 | ヒューズ・エアクラフト・カンパニー | 反転変調ドープされたヘテロ構造の製造方法 |
-
1988
- 1988-04-06 JP JP63082892A patent/JPH0732125B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 第４８回応用物理学会学術講演会講演予稿集（１９８７年）第１分冊Ｐ．２３１２０ａ−Ｘ−１０第１分冊Ｐ．２３２２０ａ−Ｘ−１１第１分冊Ｐ．９０６１７ｐ−ＺＥ−３ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01256113A (ja) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888885A (en) | Method for fabricating three-dimensional quantum dot arrays and resulting products | |
| JP3114809B2 (ja) | 半導体装置 | |
| JPH10256169A (ja) | 半導体装置の製造方法 | |
| EP0332329B1 (en) | Method for making a semiconductor substrate including a strained layer superlattice structure | |
| JP2576766B2 (ja) | 半導体基板の製造方法 | |
| JPH0732125B2 (ja) | 化合物半導体層の成長方法 | |
| JPH0236059B2 (ja) | Kagobutsuhandotainoseichohoho | |
| US5183776A (en) | Heteroepitaxy by growth of thermally strained homojunction superlattice buffer layers | |
| JP3667124B2 (ja) | 化合物半導体基板の製造方法 | |
| JP2854302B2 (ja) | 格子不整単結晶基板上のエピタキシャル層を含む半導体デバイス | |
| JPH0236060B2 (ja) | Kagobutsuhandotainoseichohoho | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2522428B2 (ja) | ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法 | |
| JP2565908B2 (ja) | 化合物半導体装置 | |
| JP2902160B2 (ja) | 半導体発光装置の製造方法 | |
| JP2786561B2 (ja) | シリコン基板上に形成した化合物半導体層の低転位密度領域形成方法 | |
| JP2547967B2 (ja) | 半導体積層構造とその製造方法およびそれを用いた半導体装置 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JP3400085B2 (ja) | 化合物半導体層の形成方法 | |
| JP2742855B2 (ja) | 半導体薄膜の製造方法 | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH05291156A (ja) | 元素半導体基板上の絶縁膜／化合物半導体積層構造 | |
| JP2771635B2 (ja) | Ｃａ▲下１▼―▲下ｘ▼Ｓｒ▲下ｘ▼Ｆ▲下２▼膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |