JP2719868B2 - 半導体基体及びその製造方法 - Google Patents
半導体基体及びその製造方法Info
- Publication number
- JP2719868B2 JP2719868B2 JP10964092A JP10964092A JP2719868B2 JP 2719868 B2 JP2719868 B2 JP 2719868B2 JP 10964092 A JP10964092 A JP 10964092A JP 10964092 A JP10964092 A JP 10964092A JP 2719868 B2 JP2719868 B2 JP 2719868B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- crystal
- oxide film
- substrate
- compound semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子デバイスや光デバ
イス等の半導体デバイス、及びその複合または集積デバ
イスの作製に使用される半導体基体及びその製造方法に
関する。
イス等の半導体デバイス、及びその複合または集積デバ
イスの作製に使用される半導体基体及びその製造方法に
関する。
【０００２】
【従来の技術】光電子集積回路は、同一基板上に光デバ
イス及び電子デバイスが作製されたものである。したが
って、光電子集積回路を実現するためには、適当な基板
上に任意の半導体層を成長させる技術が必要となる。
イス及び電子デバイスが作製されたものである。したが
って、光電子集積回路を実現するためには、適当な基板
上に任意の半導体層を成長させる技術が必要となる。
【０００３】現在までに、Ｓｉ、ＧａＡｓ、ＧａＰ等の
半導体について、様々な積層構造のエピタキシャル成長
に関する研究が盛んに行われている。例えば、Ｓｉ基板
上にＧａＡｓ層を成長させると、ＳｉとＧａＡｓとの間
の格子不整合や熱膨張係数の違いによって、ＧａＡｓ膜
厚約３μｍで表面に〜１０8 cm-2程度の転位が誘起され
る。しかし、光デバイス及び電子デバイスとして利用す
るためには、高品質の半導体材料が望まれるため、この
転位を低減させなければならない。そこで、この転位を
低減する様々な試みが行われている。
半導体について、様々な積層構造のエピタキシャル成長
に関する研究が盛んに行われている。例えば、Ｓｉ基板
上にＧａＡｓ層を成長させると、ＳｉとＧａＡｓとの間
の格子不整合や熱膨張係数の違いによって、ＧａＡｓ膜
厚約３μｍで表面に〜１０8 cm-2程度の転位が誘起され
る。しかし、光デバイス及び電子デバイスとして利用す
るためには、高品質の半導体材料が望まれるため、この
転位を低減させなければならない。そこで、この転位を
低減する様々な試みが行われている。
【０００４】従来、この様な格子不整合や熱膨張係数の
違いによって生じる転位を低減する方法として、以下の
ような方法が知られている。
違いによって生じる転位を低減する方法として、以下の
ような方法が知られている。
【０００５】（１）基板上に化合物半導体薄膜を結晶成
長した後、成長温度よりも高い温度で熱処理をし、成長
膜中の転位を熱運動させることによりバーガース・ベク
トルが保存されるような転位ループを形成させて、膜表
面での転位密度の減少をはかる方法（ポストアニール
法）。
長した後、成長温度よりも高い温度で熱処理をし、成長
膜中の転位を熱運動させることによりバーガース・ベク
トルが保存されるような転位ループを形成させて、膜表
面での転位密度の減少をはかる方法（ポストアニール
法）。
【０００６】（２）化合物半導体薄膜の結晶成長を途中
で中断し、Ｉｎx Ｇａ1-x Ａｓ／ＧａＡｓ等の歪超格子
を形成し、その後、再び、化合物半導体薄膜の結晶成長
を行うことで、化合物半導体薄膜中に応力場を導入し、
転位線の方向を界面方向に変化させることにより、転位
を基板側部へと導き、転位の先端が膜表面に出現しない
ようにする方法（歪超格子挿入法）。
で中断し、Ｉｎx Ｇａ1-x Ａｓ／ＧａＡｓ等の歪超格子
を形成し、その後、再び、化合物半導体薄膜の結晶成長
を行うことで、化合物半導体薄膜中に応力場を導入し、
転位線の方向を界面方向に変化させることにより、転位
を基板側部へと導き、転位の先端が膜表面に出現しない
ようにする方法（歪超格子挿入法）。
【０００７】（３）化合物半導体薄膜の結晶成長を行っ
ている最中に、成長温度を数回上下させ、成長膜中に発
生した転位の運動を制御し転位ループを形成させたり、
基板側部へ転位を導いて、成長膜表面での転位密度を低
減させる方法（熱サイクル法）。
ている最中に、成長温度を数回上下させ、成長膜中に発
生した転位の運動を制御し転位ループを形成させたり、
基板側部へ転位を導いて、成長膜表面での転位密度を低
減させる方法（熱サイクル法）。
【０００８】従来、上記の方法を、ＭＢＥ法、ＭＯＣＶ
Ｄ法等を用いた２段階成長法（成長初期段階で低温バッ
ファ層を形成する方法）と適宜組み合わせて転位密度の
低減をはかっている。
Ｄ法等を用いた２段階成長法（成長初期段階で低温バッ
ファ層を形成する方法）と適宜組み合わせて転位密度の
低減をはかっている。
【０００９】
【発明が解決しようとする課題】しかしながら、ポスト
アニール法や熱サイクル法などのように、熱履歴により
成長膜中の転位を運動させ、転位ループを形成したり、
転位を基板側部へ逃がす方法では、転位の密度がある程
度以下になると転位同志の出会う確率が減少するため
に、それ以上の転位の低減は期待できない。現在のとこ
ろ、その下限はＳｉ基板上のＧａＡｓ膜の場合で、〜１
０6 cm-2程度であるといわれている。
アニール法や熱サイクル法などのように、熱履歴により
成長膜中の転位を運動させ、転位ループを形成したり、
転位を基板側部へ逃がす方法では、転位の密度がある程
度以下になると転位同志の出会う確率が減少するため
に、それ以上の転位の低減は期待できない。現在のとこ
ろ、その下限はＳｉ基板上のＧａＡｓ膜の場合で、〜１
０6 cm-2程度であるといわれている。
【００１０】また、歪超格子挿入法では、界面における
歪場のために、転位はその方向を界面方向に変えるが、
例えば、ＩｎＧａＡｓとＧａＡｓとの歪超格子を考える
と、双方の膜中での転位の振る舞い（転位の伝播速度、
転位の発生臨界応力等）が非常によく似ており、転位は
歪場の揺動によって、容易に伝播方向を変え、膜表面に
向かってしまう。したがって、この方法でもある程度以
上の転位密度の低減は望めない。
歪場のために、転位はその方向を界面方向に変えるが、
例えば、ＩｎＧａＡｓとＧａＡｓとの歪超格子を考える
と、双方の膜中での転位の振る舞い（転位の伝播速度、
転位の発生臨界応力等）が非常によく似ており、転位は
歪場の揺動によって、容易に伝播方向を変え、膜表面に
向かってしまう。したがって、この方法でもある程度以
上の転位密度の低減は望めない。
【００１１】本発明は、基板上に転位密度の小さい化合
物半導体を成長させる方法を提供することを目的とす
る。
物半導体を成長させる方法を提供することを目的とす
る。
【００１２】
【課題を解決するための手段】本発明によれば、基板表
面上に酸化膜を形成する第１の工程と、前記酸化膜を局
部的に除去し前記基板表面を露出させる第２の工程と、
所定の原料を供給することにより、前記酸化膜上では層
状結晶となり前記局部的に露出した基板表面上では前記
層状結晶とは異なる結晶形の結晶層となる結晶層を形成
する第３の工程と、前記層状結晶とは異なる結晶形の結
晶層上に化合物半導体を成長させたあと横方向エピタキ
シー技術を用いて前記結晶層上全面に第１の化合物半導
体層を形成する第４の工程と、前記第１の化合物半導体
層上に前記第１の化合物半導体層と同じ組成の第２の化
合物半導体層を形成する第５の工程とを含むことを特徴
とする半導体基体の製造方法が得られる。
面上に酸化膜を形成する第１の工程と、前記酸化膜を局
部的に除去し前記基板表面を露出させる第２の工程と、
所定の原料を供給することにより、前記酸化膜上では層
状結晶となり前記局部的に露出した基板表面上では前記
層状結晶とは異なる結晶形の結晶層となる結晶層を形成
する第３の工程と、前記層状結晶とは異なる結晶形の結
晶層上に化合物半導体を成長させたあと横方向エピタキ
シー技術を用いて前記結晶層上全面に第１の化合物半導
体層を形成する第４の工程と、前記第１の化合物半導体
層上に前記第１の化合物半導体層と同じ組成の第２の化
合物半導体層を形成する第５の工程とを含むことを特徴
とする半導体基体の製造方法が得られる。
【００１３】また、本発明によれば、基板上に形成され
た第１の化合物半導体層の表面に酸化膜を形成する第１
の工程と、前記酸化膜及び前記第１の化合物半導体層を
局部的に除去して前記基板表面を露出させる第２の工程
と、所定の原料を供給することにより、前記酸化膜上で
は層状結晶となり前記局部的に露出した基板表面上では
前記層状結晶とは異なる結晶形の結晶層となる結晶層を
形成する第３の工程と、前記層状結晶とは異なる結晶形
の結晶層上に化合物半導体を成長させたあと横方向エピ
タキシー技術を用いて前記結晶層上全面に第２の化合物
半導体層を形成する第４の工程と、前記第２の化合物半
導体層上に当該第２の化合物半導体層と同じ組成の第３
の化合物半導体層を形成する第５の工程とを含むことを
特徴とする半導体基体の製造方法が得られる。
た第１の化合物半導体層の表面に酸化膜を形成する第１
の工程と、前記酸化膜及び前記第１の化合物半導体層を
局部的に除去して前記基板表面を露出させる第２の工程
と、所定の原料を供給することにより、前記酸化膜上で
は層状結晶となり前記局部的に露出した基板表面上では
前記層状結晶とは異なる結晶形の結晶層となる結晶層を
形成する第３の工程と、前記層状結晶とは異なる結晶形
の結晶層上に化合物半導体を成長させたあと横方向エピ
タキシー技術を用いて前記結晶層上全面に第２の化合物
半導体層を形成する第４の工程と、前記第２の化合物半
導体層上に当該第２の化合物半導体層と同じ組成の第３
の化合物半導体層を形成する第５の工程とを含むことを
特徴とする半導体基体の製造方法が得られる。
【００１４】
【実施例】以下、図面を参照して本発明の実施例を説明
する。図１に本発明の第１の実施例の工程図を示す。こ
こでは、Ｓｉ基板上にＧａＡｓ層を形成する場合につい
て説明する。
する。図１に本発明の第１の実施例の工程図を示す。こ
こでは、Ｓｉ基板上にＧａＡｓ層を形成する場合につい
て説明する。
【００１５】まず、Ｓｉ（１００）基板１１の表面を熱
処理等により清浄化する。続いて、酸素雰囲気中におい
て、水銀ランプ等の光を照射して数時間放置することに
より、図１（ａ）に示すように、Ｓｉ（１００）基板１
１表面に均一で薄い酸化膜１２を形成する。この酸化膜
１２の厚みはおよそ数十オングストローム程度である。
処理等により清浄化する。続いて、酸素雰囲気中におい
て、水銀ランプ等の光を照射して数時間放置することに
より、図１（ａ）に示すように、Ｓｉ（１００）基板１
１表面に均一で薄い酸化膜１２を形成する。この酸化膜
１２の厚みはおよそ数十オングストローム程度である。
【００１６】次に、Ｃｌ2 ガス雰囲気中で、酸化膜１２
が形成された基板１１に収束させた電子ビームを照射す
る。すると、図１（ｂ）に示すように、電子ビームが照
射された範囲の酸化膜１２は、基板１１から脱離する。
こうして、酸化膜１２の任意の位置に窓１３を形成する
ことができる。窓１３の内部では、基板１１の表面１４
が露出し、その表面はＣｌ2 ガスと電子ビームとの相互
作用によりエッチングされ、清浄化される。
が形成された基板１１に収束させた電子ビームを照射す
る。すると、図１（ｂ）に示すように、電子ビームが照
射された範囲の酸化膜１２は、基板１１から脱離する。
こうして、酸化膜１２の任意の位置に窓１３を形成する
ことができる。窓１３の内部では、基板１１の表面１４
が露出し、その表面はＣｌ2 ガスと電子ビームとの相互
作用によりエッチングされ、清浄化される。
【００１７】次に、窓１３が形成された酸化膜１２を有
する基板１１の表面に、ＧａとＳｅとを照射する。この
とき、適当な成長条件を選択すると、図１（ｃ）に示す
ように、酸化膜１２上では層状結晶のＧａＳｅ層１５が
成長し、基板表面１４上では閃亜鉛鉱型結晶のＧａ2 Ｓ
ｅ3 層１６が成長する。
する基板１１の表面に、ＧａとＳｅとを照射する。この
とき、適当な成長条件を選択すると、図１（ｃ）に示す
ように、酸化膜１２上では層状結晶のＧａＳｅ層１５が
成長し、基板表面１４上では閃亜鉛鉱型結晶のＧａ2 Ｓ
ｅ3 層１６が成長する。
【００１８】その次に、ＭＯＭＢＥ法等の方法を用いて
ＧａＡｓの成長を行う。このとき層状結晶のＧａＳｅ層
１５の表面は、不活性化されており、ＧａＡｓは結晶成
長しない。一方、閃亜鉛鉱型結晶のＧａ2 Ｓｅ3 層１６
上には、同じ閃亜鉛鉱型結晶であるＧａＡｓが結晶成長
する。そこで、Ｇａ2 Ｓｅ3 層１６上にＧａＡｓ層１７
を成長させた後、横方向エピタキシー技術を用いて、Ｇ
ａＳｅ層１５上にもＧａＡｓ層１８を形成する。
ＧａＡｓの成長を行う。このとき層状結晶のＧａＳｅ層
１５の表面は、不活性化されており、ＧａＡｓは結晶成
長しない。一方、閃亜鉛鉱型結晶のＧａ2 Ｓｅ3 層１６
上には、同じ閃亜鉛鉱型結晶であるＧａＡｓが結晶成長
する。そこで、Ｇａ2 Ｓｅ3 層１６上にＧａＡｓ層１７
を成長させた後、横方向エピタキシー技術を用いて、Ｇ
ａＳｅ層１５上にもＧａＡｓ層１８を形成する。
【００１９】最後に、図１（ｄ）に示すようにＧａＡｓ
層１７及び１８上に、通常のエピタキシー技術を用いて
ＧａＡｓ層１９を成長させる。
層１７及び１８上に、通常のエピタキシー技術を用いて
ＧａＡｓ層１９を成長させる。
【００２０】上述のようにして得られたＧａＡｓ層１９
は、層状結晶のＧａＳｅ層１５によって実質的に基板１
１と遮断される。したがって、ＧａＡｓ層１９は、基板
１１との格子定数差による影響や、熱膨張係数差による
影響をほとんど受けず、極めて転位の少ない高品質の結
晶となる。
は、層状結晶のＧａＳｅ層１５によって実質的に基板１
１と遮断される。したがって、ＧａＡｓ層１９は、基板
１１との格子定数差による影響や、熱膨張係数差による
影響をほとんど受けず、極めて転位の少ない高品質の結
晶となる。
【００２１】次に図２を参照して第２の実施例を説明す
る。ここでも、第１の実施例と同様に、Ｓｉ基板上にＧ
ａＡｓを形成する場合について説明する。
る。ここでも、第１の実施例と同様に、Ｓｉ基板上にＧ
ａＡｓを形成する場合について説明する。
【００２２】まず、図２（ａ）に示すように、Ｓｉ基板
２１上に２段階成長法を用いてＧａＡｓ層２２を形成す
る。そして、第１の実施例と同様の手法を用いて、酸化
膜２３を形成する。
２１上に２段階成長法を用いてＧａＡｓ層２２を形成す
る。そして、第１の実施例と同様の手法を用いて、酸化
膜２３を形成する。
【００２３】次に、Ｃｌガスと収束電子ビームを用い
て、図２（ｂ）に示すように、酸化膜２３に窓を設ける
と共に、窓内のＧａＡｓ層２２をエッチングしてＳｉ基
板の表面２４を露出させる。
て、図２（ｂ）に示すように、酸化膜２３に窓を設ける
と共に、窓内のＧａＡｓ層２２をエッチングしてＳｉ基
板の表面２４を露出させる。
【００２４】以降、第１の実施例と同様にして、図２
（ｃ）に示すように、酸化膜２３上に層状結晶のＧａＳ
ｅ層２５を、基板表面２４上では閃亜鉛鉱型結晶のＧａ
2 Ｓｅ3 層２６を形成する。そして、図２（ｄ）に示す
ように、Ｇａ2 Ｓｅ3 層２６上に、ＧａＡｓ層２７を成
長させて、横方向エピタキシー技術を用いて、ＧａＳｅ
層２５上にもＧａＡｓ層２８を形成し、ＧａＡｓ層２７
及び２８上に、ＧａＡｓ層２９を成長させる。
（ｃ）に示すように、酸化膜２３上に層状結晶のＧａＳ
ｅ層２５を、基板表面２４上では閃亜鉛鉱型結晶のＧａ
2 Ｓｅ3 層２６を形成する。そして、図２（ｄ）に示す
ように、Ｇａ2 Ｓｅ3 層２６上に、ＧａＡｓ層２７を成
長させて、横方向エピタキシー技術を用いて、ＧａＳｅ
層２５上にもＧａＡｓ層２８を形成し、ＧａＡｓ層２７
及び２８上に、ＧａＡｓ層２９を成長させる。
【００２５】本実施例におけるＧａＡｓ層２２には、基
板との格子定数差及び熱膨張計数差等による影響を受け
て多数の貫通転位が発生する。しかしながら、これらの
転位は、ファンデルワース力のみでつながっている層状
結晶のＧａＳｅ層２５によって、伝播が遮られ、ＧａＡ
ｓ層２８及び２９には伝播しない。また、ＧａＳｅ層２
５は、熱膨張差による歪も吸収するため、貫通転位の極
めて少ない高品質のＧａＡｓ層２９を得ることができ
る。
板との格子定数差及び熱膨張計数差等による影響を受け
て多数の貫通転位が発生する。しかしながら、これらの
転位は、ファンデルワース力のみでつながっている層状
結晶のＧａＳｅ層２５によって、伝播が遮られ、ＧａＡ
ｓ層２８及び２９には伝播しない。また、ＧａＳｅ層２
５は、熱膨張差による歪も吸収するため、貫通転位の極
めて少ない高品質のＧａＡｓ層２９を得ることができ
る。
【００２６】なお、上記実施例では、Ｓｉ基板上にＧａ
Ａｓ層を形成する方法について説明したが、これに限ら
れるものではなく、任意の結晶質及び非晶質基板や任意
の結晶層上に、格子不整合の薄膜を形成するのに適用で
きる。
Ａｓ層を形成する方法について説明したが、これに限ら
れるものではなく、任意の結晶質及び非晶質基板や任意
の結晶層上に、格子不整合の薄膜を形成するのに適用で
きる。
【００２７】
【発明の効果】本発明によれば、基板上あるいは基板上
に形成された結晶層上に酸化膜を設け、酸化膜に窓を設
けて基板を露出させ、酸化膜上に層状結晶層を、基板上
に層状結晶とは異なる結晶系の結晶層形成し、その上
に、半導体結晶層を形成するようにしたことで、層状結
晶層が格子定数差及び熱膨張係数等による影響を遮断ま
たは吸収するので、転位の少ない高品質の半導体結晶層
を得ることができる。
に形成された結晶層上に酸化膜を設け、酸化膜に窓を設
けて基板を露出させ、酸化膜上に層状結晶層を、基板上
に層状結晶とは異なる結晶系の結晶層形成し、その上
に、半導体結晶層を形成するようにしたことで、層状結
晶層が格子定数差及び熱膨張係数等による影響を遮断ま
たは吸収するので、転位の少ない高品質の半導体結晶層
を得ることができる。
【図１】本発明の第１の実施例を説明するための工程図
である。
である。
【図２】本発明の第２の実施例を説明するための工程図
である。
である。
１１ Ｓｉ（１００）基板 １２ 酸化膜 １３ 窓 １４ 基板表面 １５ ＧａＳｅ層 １６ Ｇａ2 Ｓｅ3 層 １７ ＧａＡｓ層 １８ ＧａＡｓ層 １９ ＧａＡｓ層 ２１ Ｓｉ基板 ２２ ＧａＡｓ層 ２３ 酸化膜 ２４ 基板表面 ２５ ＧａＳｅ層 ２６ Ｇａ2 Ｓｅ3 層 ２７ ＧａＡｓ層 ２８ ＧａＡｓ層 ２９ ＧａＡｓ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田村 誠男 埼玉県所沢市中新井５−17−６ (56)参考文献 特開 昭63−111610（ＪＰ，Ａ) 特開 平５−251339（ＪＰ，Ａ)
Claims (5)
- 【請求項１】 基板と、該基板表面上に所定部分を除い
て形成された酸化膜と、該酸化膜上では層状を呈する第
１の組成比の層となり、前記所定部分では前記層状とは
異なる結晶形を呈する第２の組成比の層となる、所定の
元素で構成された結晶層と、該結晶層上に形成された第
１の半導体成長層と、該第１の半導体成長層上に形成さ
れた第２の半導体結晶成長層を有することを特徴とする
半導体基体。 - 【請求項２】 基板と、該基板上に所定部分を除いて形
成された第１の半導体結晶層と、該第１の半導体結晶層
上に形成された酸化膜と、該酸化膜上では層状を呈する
第１の組成比の層となり、前記所定部分では前記層状と
は異なる結晶形を呈する第２の組成比の層となる、所定
の元素で構成された結晶層と、該結晶層上に形成された
第２の半導体成長層と、該第２の半導体成長層上に形成
された第３の半導体結晶層を有することを特徴とする半
導体基体。 - 【請求項３】 基板表面上に酸化膜を形成する第１の工
程と、前記酸化膜を局部的に除去し前記基板表面を露出
させる第２の工程と、所定の原料を供給することによ
り、前記酸化膜上では層状結晶となり前記局部的に露出
した基板表面上では前記層状結晶とは異なる結晶形の結
晶層となる結晶層を形成する第３の工程と、前記層状結
晶とは異なる結晶形の結晶層上に化合物半導体を成長さ
せたあと横方向エピタキシー技術を用いて前記結晶層上
全面に第１の化合物半導体層を形成する第４の工程と、
前記第１の化合物半導体層上に前記第１の化合物半導体
層と同じ組成の第２の化合物半導体層を形成する第５の
工程とを含むことを特徴とする半導体基体の製造方法。 - 【請求項４】 基板上に形成された第１の化合物半導体
層の表面に酸化膜を形成する第１の工程と、前記酸化膜
及び前記第１の化合物半導体層を局部的に除去して前記
基板表面を露出させる第２の工程と、所定の原料を供給
することにより、前記酸化膜上では層状結晶となり前記
局部的に露出した基板表面上では前記層状結晶とは異な
る結晶形の結晶層となる結晶層を形成する第３の工程
と、前記層状結晶とは異なる結晶形の結晶層上に化合物
半導体を成長させたあと横方向エピタキシー技術を用い
て前記結晶層上全面に第２の化合物半導体層を形成する
第４の工程と、前記第２の化合物半導体層上に当該第２
の化合物半導体層と同じ組成の第３の化合物半導体層を
形成する第５の工程とを含むことを特徴とする半導体基
体の製造方法。 - 【請求項５】 前記第２の工程が、電子ビームと反応性
ガスとを照射することにより行われることを特徴とする
請求項３または請求項４の半導体基体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10964092A JP2719868B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体基体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10964092A JP2719868B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体基体及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05304091A JPH05304091A (ja) | 1993-11-16 |
| JP2719868B2 true JP2719868B2 (ja) | 1998-02-25 |
Family
ID=14515413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10964092A Expired - Fee Related JP2719868B2 (ja) | 1992-04-28 | 1992-04-28 | 半導体基体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2719868B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11384448B1 (en) * | 2018-06-06 | 2022-07-12 | United States Of America As Represented By The Secretary Of The Air Force | Optimized Heteroepitaxial growth of semiconductors |
-
1992
- 1992-04-28 JP JP10964092A patent/JP2719868B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05304091A (ja) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0331467B1 (en) | Method of forming semiconductor thin film | |
| US4994867A (en) | Intermediate buffer films with low plastic deformation threshold for lattice mismatched heteroepitaxy | |
| US4935385A (en) | Method of forming intermediate buffer films with low plastic deformation threshold using lattice mismatched heteroepitaxy | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
| JP3169057B2 (ja) | 化合物半導体層の成長方法 | |
| JPH05275332A (ja) | ヘテロエピタキシャル膜の製膜方法 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JP2742854B2 (ja) | 半導体薄膜の製造方法 | |
| JP2560601B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH0645249A (ja) | ＧａＡｓ層の成長方法 | |
| JPH04199812A (ja) | 半導体結晶成長方法 | |
| JP2522428B2 (ja) | ＧａＡｓ基板上にＩｎＰ層を結晶成長させる方法 | |
| JP3364696B2 (ja) | Ｉｉｉ−ｖ族化合物薄膜の製造方法 | |
| JP2742855B2 (ja) | 半導体薄膜の製造方法 | |
| JPH06349733A (ja) | 化合物半導体基板及びその製造方法 | |
| JP3400085B2 (ja) | 化合物半導体層の形成方法 | |
| JP2560600B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JP3441773B2 (ja) | 半導体薄膜装置およびその製造方法 | |
| JP2853524B2 (ja) | 選択歪領域の形成方法 | |
| JPH05206026A (ja) | 半導体基板の形成方法 | |
| JP2734355B2 (ja) | 元素半導体基板上の金属膜／化合物半導体積層構造の製造方法 | |
| JPH08264456A (ja) | 化合物半導体の結晶成長方法 | |
| JP3084989B2 (ja) | 化合物半導体基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
| LAPS | Cancellation because of no payment of annual fees |