JP2771635B2 - Ca▲下1▼―▲下x▼Sr▲下x▼F▲下2▼膜の形成方法 - Google Patents
Ca▲下1▼―▲下x▼Sr▲下x▼F▲下2▼膜の形成方法Info
- Publication number
- JP2771635B2 JP2771635B2 JP26075389A JP26075389A JP2771635B2 JP 2771635 B2 JP2771635 B2 JP 2771635B2 JP 26075389 A JP26075389 A JP 26075389A JP 26075389 A JP26075389 A JP 26075389A JP 2771635 B2 JP2771635 B2 JP 2771635B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- crystal
- single crystal
- caf
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は、絶縁層としてCaF2,SrF2膜の混晶のCa1-xSr
xF2膜を用いたSOI(Semiconductor on Insulator)構造
を形成するためのSi基板上への単結晶Ca1-xSrxF2膜の形
成方法に関する。
xF2膜を用いたSOI(Semiconductor on Insulator)構造
を形成するためのSi基板上への単結晶Ca1-xSrxF2膜の形
成方法に関する。
(ロ)従来の技術 Si基板上に単結晶絶縁膜を形成し、更にこの絶縁膜上
に単結晶Siや単結晶GaAs膜を形成したSOI構造を有する
ものは、半導体集積回路における高集積化、高速化、低
消費電力化が図れるものとして知られている。
に単結晶Siや単結晶GaAs膜を形成したSOI構造を有する
ものは、半導体集積回路における高集積化、高速化、低
消費電力化が図れるものとして知られている。
CaF2はSiやGaAsと同じ立方晶構造をもち、その格子定
数は5.46ÅでSiとの格子不整合率は0.6%と極めて良い
ので、良質な単結晶CaF2を単結晶Si基板上に成長させる
ことができ、単結晶Si基板上に上層がSiであるSOI構造
を形成する際の絶縁膜として用いることが考えられてい
る。
数は5.46ÅでSiとの格子不整合率は0.6%と極めて良い
ので、良質な単結晶CaF2を単結晶Si基板上に成長させる
ことができ、単結晶Si基板上に上層がSiであるSOI構造
を形成する際の絶縁膜として用いることが考えられてい
る。
一方、SrF2も同様な結晶系で、その格子定数は5.8Å
であることから、CaF2とSrF2の混晶を用い、その混晶比
を制御することにより、単結晶Si基板上に5.46から5.8
Åの範囲で任意の格子定数を持つ単結晶絶縁膜が形成さ
れる。
であることから、CaF2とSrF2の混晶を用い、その混晶比
を制御することにより、単結晶Si基板上に5.46から5.8
Åの範囲で任意の格子定数を持つ単結晶絶縁膜が形成さ
れる。
半導体集積回路においては、高集積化のために、能動
層としての半導体層を間に絶縁膜を介在させて積層した
三次元回路の研究開発が進められており、多機能化の要
請から、異なる半導体層を積層することが研究されてい
る。
層としての半導体層を間に絶縁膜を介在させて積層した
三次元回路の研究開発が進められており、多機能化の要
請から、異なる半導体層を積層することが研究されてい
る。
その一つに単結晶Si基板上に絶縁層を介して単結晶Ga
As膜を形成するものがある。このときの絶縁層としてCa
1-xSrxF2膜が用いられる(Materials Reserch Society
Symposium Proceeding Vol.91 pp337〜pp348、1987参
照)。
As膜を形成するものがある。このときの絶縁層としてCa
1-xSrxF2膜が用いられる(Materials Reserch Society
Symposium Proceeding Vol.91 pp337〜pp348、1987参
照)。
しかし、単結晶Si基板上に直接Ca1-xSrxF2膜をエピタ
キシャル成長させると、その表面には無数のクラックが
発生するため、このCa1-xSrxF2膜上に単結晶GaAs膜を成
長させても、質の悪い半導体素子の作成には適さないGa
As膜しか得られない。
キシャル成長させると、その表面には無数のクラックが
発生するため、このCa1-xSrxF2膜上に単結晶GaAs膜を成
長させても、質の悪い半導体素子の作成には適さないGa
As膜しか得られない。
そこで、単結晶Si基板上にまず単結晶CaF2膜を成長さ
せ、そのCaF2膜上に組成比xを連続的に変化させてCa
1-xSrxF2膜を成長させることで、クラックの発生を抑え
たCa1-xSrxF2膜の成長を行っている。
せ、そのCaF2膜上に組成比xを連続的に変化させてCa
1-xSrxF2膜を成長させることで、クラックの発生を抑え
たCa1-xSrxF2膜の成長を行っている。
(ハ)発明が解決しようとする課題 然し乍ら、混晶比を連続的に変化させてCa1-xSrxF2膜
を成長させていくと、格子定数のわずかな違いによるSi
とCaF2の格子不整合により発生する単結晶CaF2膜中の欠
陥、あるいはCaF2とCa1-xSrxF2の格子定数の違いによる
格子不整合に起因して、単結晶CaF2膜とCa1-xSrxF2膜と
の界面で生じる結晶欠陥が、Ca1-xSrxF2膜の中で界面か
ら表面まで連続的に発生してしまう。
を成長させていくと、格子定数のわずかな違いによるSi
とCaF2の格子不整合により発生する単結晶CaF2膜中の欠
陥、あるいはCaF2とCa1-xSrxF2の格子定数の違いによる
格子不整合に起因して、単結晶CaF2膜とCa1-xSrxF2膜と
の界面で生じる結晶欠陥が、Ca1-xSrxF2膜の中で界面か
ら表面まで連続的に発生してしまう。
表面に結晶欠陥のあるCa1-xSrxF2膜上に単結晶GaAs膜
をエピタキシャル成長させても、やはり、半導体素子を
作成するに適した良好な単結晶GaAs膜を得ることはでき
なかった。
をエピタキシャル成長させても、やはり、半導体素子を
作成するに適した良好な単結晶GaAs膜を得ることはでき
なかった。
本発明は斯様な点に鑑みて為されたもので、単結晶Si
基板上に、良好な単結晶GaAs膜の成長が可能なCa1-xSrx
F2膜を形成するものである。
基板上に、良好な単結晶GaAs膜の成長が可能なCa1-xSrx
F2膜を形成するものである。
(ニ)課題を解決するための手段 本発明は、単結晶Si基板上に単結晶CaF2膜を形成し、
該単結晶CaF2膜上に、段階的に混晶比xを変化させて、
複数の単結晶Ca1-xSrxF2膜を形成し、GaAsの成長に適し
た格子定数のCa1-xSrxF2膜を得るCa1-xSrxF2膜の形成方
法である。
該単結晶CaF2膜上に、段階的に混晶比xを変化させて、
複数の単結晶Ca1-xSrxF2膜を形成し、GaAsの成長に適し
た格子定数のCa1-xSrxF2膜を得るCa1-xSrxF2膜の形成方
法である。
(ホ)作用 単結晶CaF2膜上に、混晶比xを段階的に変化させて単
結晶Ca1-xSrxF2膜を形成するので、単結晶CaF2膜上との
界面に発生する欠陥が、単結晶CaF2膜との界面から連続
してCa1-xSrxF2膜内に発生することを抑えられる。そし
て、欠陥密度の小さい単結晶Ca1-xSrxF2膜が形成され
る。
結晶Ca1-xSrxF2膜を形成するので、単結晶CaF2膜上との
界面に発生する欠陥が、単結晶CaF2膜との界面から連続
してCa1-xSrxF2膜内に発生することを抑えられる。そし
て、欠陥密度の小さい単結晶Ca1-xSrxF2膜が形成され
る。
(ヘ)実施例 第1図A乃至Fは本発明一実施例の工程説明図であ
る。
る。
(1)は(100)面を主面とする単結晶Si基板で(第
1図A)、化学的に洗浄され、図示しないMBE(分子線
エピタキシー)成長装置内に設置されている。そしてま
ず、1×10-11Torr台の真空度下で基板を850℃から950
℃に昇温して、約20〜30分間保持し、Si基板表面の薄い
自然酸化膜及びコンタミネーションを熱的に除去して清
浄な表面を露出させる。清浄な表面が露出したかどうか
は、MBE成長装置に備えられる電子線回折装置により判
断される。
1図A)、化学的に洗浄され、図示しないMBE(分子線
エピタキシー)成長装置内に設置されている。そしてま
ず、1×10-11Torr台の真空度下で基板を850℃から950
℃に昇温して、約20〜30分間保持し、Si基板表面の薄い
自然酸化膜及びコンタミネーションを熱的に除去して清
浄な表面を露出させる。清浄な表面が露出したかどうか
は、MBE成長装置に備えられる電子線回折装置により判
断される。
その後基板温度を約550℃に降下させ、あらかじめ約1
200℃に昇温しておいたCaF2が充填されているクヌード
センセルから、温度に応じた分子線強度を有するCaF2分
子線を単結晶Si基板(1)表面に照射して、単結晶CaF2
膜(2)を成長させる(第1図B)。単結晶CaF2膜
(2)は、約140Å/minの成長速度で、約700Å成長させ
る。
200℃に昇温しておいたCaF2が充填されているクヌード
センセルから、温度に応じた分子線強度を有するCaF2分
子線を単結晶Si基板(1)表面に照射して、単結晶CaF2
膜(2)を成長させる(第1図B)。単結晶CaF2膜
(2)は、約140Å/minの成長速度で、約700Å成長させ
る。
単結晶CaF2膜(2)を成長させたら、基板温度を約80
0℃に昇温し、3分間以上この温度を保持して、単結晶C
aF2膜(2)の結晶性及び表面モホロジーの改善を行
う。
0℃に昇温し、3分間以上この温度を保持して、単結晶C
aF2膜(2)の結晶性及び表面モホロジーの改善を行
う。
次に混晶比xが0.07、即ち、CaF2分子線の強度とSrF2
分子線の強度の比が0.93:0.07となる様に、先にCaF2が
充填されたクヌードセンセルとSrF2が充填されたクヌー
ドセンセルの温度を調節し、約800℃に保持された基板
の単結晶CaF2膜(2)表面に夫々の分子線を照射して、
単結晶Ca1-xSrxF2膜(ここではx=0.07なので、Ca0.93
Sr0.07F2膜)(3a)をエピタキシャル成長させる(第1
図C)。単結晶Ca0.93Sr0.07F2膜(3a)の成長速度は約
140Å/minで、約1000Å成長させる。
分子線の強度の比が0.93:0.07となる様に、先にCaF2が
充填されたクヌードセンセルとSrF2が充填されたクヌー
ドセンセルの温度を調節し、約800℃に保持された基板
の単結晶CaF2膜(2)表面に夫々の分子線を照射して、
単結晶Ca1-xSrxF2膜(ここではx=0.07なので、Ca0.93
Sr0.07F2膜)(3a)をエピタキシャル成長させる(第1
図C)。単結晶Ca0.93Sr0.07F2膜(3a)の成長速度は約
140Å/minで、約1000Å成長させる。
このときSiとの格子不整合により単結晶CaF2膜(2)
内に発生していた欠陥は、格子定数の異なるCa0.93Sr
0.07F2膜(3a)を成長させることで、単結晶CaF2膜
(2)とCa0.93Sr0.07F2膜(3a)との界面においてCa
0.93Sr0.07F2膜(3a)の成長面に吸収されて、欠陥数は
減少する。
内に発生していた欠陥は、格子定数の異なるCa0.93Sr
0.07F2膜(3a)を成長させることで、単結晶CaF2膜
(2)とCa0.93Sr0.07F2膜(3a)との界面においてCa
0.93Sr0.07F2膜(3a)の成長面に吸収されて、欠陥数は
減少する。
次に、混晶比xを0.07から0.1増化して0.17にする様
に、即ち、CaF2とSrF2の分子線強度の比を0.83:0.17に
する様に、CaF2とSrF2が充填された夫々のクヌードセン
セルの温度を制御する。そして、単結晶Ca0.93Sr0.07F2
膜(3a)の表面にCaF2とSrF2の分子線を照射してCa0.83
Sr0.17F2膜(3b)をエピタキシャル成長させる。
に、即ち、CaF2とSrF2の分子線強度の比を0.83:0.17に
する様に、CaF2とSrF2が充填された夫々のクヌードセン
セルの温度を制御する。そして、単結晶Ca0.93Sr0.07F2
膜(3a)の表面にCaF2とSrF2の分子線を照射してCa0.83
Sr0.17F2膜(3b)をエピタキシャル成長させる。
更に同様にして、混晶比xを0.1づつ増加して、夫々
約1000Åの厚さのCa0.73Sr0.27F2膜(3c)、Ca0.63Sr
0.37F2膜(3d)、Ca0.53Sr0.47F2膜(3e)を、順次エピ
タキシャル成長させる(第1図D)。
約1000Åの厚さのCa0.73Sr0.27F2膜(3c)、Ca0.63Sr
0.37F2膜(3d)、Ca0.53Sr0.47F2膜(3e)を、順次エピ
タキシャル成長させる(第1図D)。
単結晶Ca0.53Sr0.47F2膜(3e)を成長させたら、上述
と同様に、混晶比を0.1増加して、Ca0.53Sr0.47F2膜(3
e)上にCa0.43Sr0.57F2膜(3f)をエピタキシャル成長
させる(第1図E)。この時、単結晶Ca0.43Sr0.57F2膜
(3f)の膜厚は約3000Åとする。
と同様に、混晶比を0.1増加して、Ca0.53Sr0.47F2膜(3
e)上にCa0.43Sr0.57F2膜(3f)をエピタキシャル成長
させる(第1図E)。この時、単結晶Ca0.43Sr0.57F2膜
(3f)の膜厚は約3000Åとする。
そして最後に、このCa0.43Sr0.57F2膜(3f)上に単結
晶GaAs膜(4)をエピタキシャル成長させる(第1図
F)。
晶GaAs膜(4)をエピタキシャル成長させる(第1図
F)。
格子定数の異なる膜を成長させるためにCa1-xSrxF2膜
中に生じる欠陥は、混晶比xの異なるCa1-xSrxF2膜を成
長させるときの界面付近に局在するので、成長させたCa
1-xSrxF2膜の表面に現れる欠陥は少ない。従って、混晶
比xの異なる6層のCa1-xSrxF2膜の内、最上層のCa0.43
Sr0.57F2膜(3f)は、極めて欠陥の少ない単結晶Ca1-xS
rxF2膜となる。また、このCa0.43Sr0.57F2膜(3f)の格
子定数は約5.64Åで、GaAsの格子定数とほぼ等しいの
で、欠陥の少ない良質で半導体素子の作成に適した単結
晶GaAs膜のエピタキシャル成長がされる。
中に生じる欠陥は、混晶比xの異なるCa1-xSrxF2膜を成
長させるときの界面付近に局在するので、成長させたCa
1-xSrxF2膜の表面に現れる欠陥は少ない。従って、混晶
比xの異なる6層のCa1-xSrxF2膜の内、最上層のCa0.43
Sr0.57F2膜(3f)は、極めて欠陥の少ない単結晶Ca1-xS
rxF2膜となる。また、このCa0.43Sr0.57F2膜(3f)の格
子定数は約5.64Åで、GaAsの格子定数とほぼ等しいの
で、欠陥の少ない良質で半導体素子の作成に適した単結
晶GaAs膜のエピタキシャル成長がされる。
ここで、更に半導体素子の作成に好適な、表面モホロ
ジーが平坦な単結晶GaAs膜を形成する場合には、単結晶
Ca0.93Sr0.07F2膜(3a)、Ca0.83Sr0.17F2膜(3b)、単
結晶Ca0.73Sr0.27F2膜(3c)、単結晶Ca0.63Sr0.37F2膜
(3d)、単結晶Ca0.53Sr0.47F2膜(3e)及び単結晶Ca
0.43Sr0.57F2膜(3f)を夫々エピタキシャル成長させた
時点で、アニール処理を施すことによってこれらの膜の
表面モホロジーを改善させればよい。
ジーが平坦な単結晶GaAs膜を形成する場合には、単結晶
Ca0.93Sr0.07F2膜(3a)、Ca0.83Sr0.17F2膜(3b)、単
結晶Ca0.73Sr0.27F2膜(3c)、単結晶Ca0.63Sr0.37F2膜
(3d)、単結晶Ca0.53Sr0.47F2膜(3e)及び単結晶Ca
0.43Sr0.57F2膜(3f)を夫々エピタキシャル成長させた
時点で、アニール処理を施すことによってこれらの膜の
表面モホロジーを改善させればよい。
即ち、上述と同様に、単結晶Si基板(1)上に単結晶
CaF2(2)をエピタキシャル成長させ、アニール処理に
より表面モホロジーの改善を行った後、基板温度を約73
0℃に設定保持して単結晶Ca0.93Sr0.07F2膜(3a)をエ
ピタキシャル成長させる。
CaF2(2)をエピタキシャル成長させ、アニール処理に
より表面モホロジーの改善を行った後、基板温度を約73
0℃に設定保持して単結晶Ca0.93Sr0.07F2膜(3a)をエ
ピタキシャル成長させる。
続いて、基板温度を約750℃以上、ここでは約800℃に
昇温し、3分間以上保持してアニール処理を行う。この
アニール処理により単結晶Ca0.93Sr0.07F2膜(3a)の表
面モホロジーは改善され、平坦となる。
昇温し、3分間以上保持してアニール処理を行う。この
アニール処理により単結晶Ca0.93Sr0.07F2膜(3a)の表
面モホロジーは改善され、平坦となる。
更に、それ以降のCa0.83Sr0.17F2膜(3b)、単結晶Ca
0.73Sr0.27F2膜(3c)、単結晶Ca0.63Sr0.37F2膜(3
d)、単結晶Ca0.53Sr0.47F2膜(3e)及び単結晶Ca0.43S
r0.57F2膜(3f)についても、基板温度約530℃でエピタ
キシャル成長させ、続いて約800℃、3分以上のアニー
ル処理を行って、これら膜の表面モホロジーの改善を行
う。
0.73Sr0.27F2膜(3c)、単結晶Ca0.63Sr0.37F2膜(3
d)、単結晶Ca0.53Sr0.47F2膜(3e)及び単結晶Ca0.43S
r0.57F2膜(3f)についても、基板温度約530℃でエピタ
キシャル成長させ、続いて約800℃、3分以上のアニー
ル処理を行って、これら膜の表面モホロジーの改善を行
う。
そして、斯様にして形成された単結晶Ca0.43Sr0.57F2
膜(3f)上に単結晶GaAs膜をエピタキシャル成長させれ
ば、欠陥が少なく、表面が平坦で半導体素子の作成に好
適な単結晶GaAs膜が得られる。
膜(3f)上に単結晶GaAs膜をエピタキシャル成長させれ
ば、欠陥が少なく、表面が平坦で半導体素子の作成に好
適な単結晶GaAs膜が得られる。
(ト)発明の効果 本発明は、以上の説明から明らかな如く、複数のCa
1-xSrxF2膜を、混晶比xを段階的に変化させて単結晶Ca
F2膜上にエピタキシャル成長させることにより、結晶欠
陥の極めて少ないCa1-xSrxF2膜を形成することができ
る。そして、半導体素子の作成に適した単結晶GaAs膜を
絶縁膜上に形成でき、半導体集積回路の多機能化を図る
ことが可能になる。
1-xSrxF2膜を、混晶比xを段階的に変化させて単結晶Ca
F2膜上にエピタキシャル成長させることにより、結晶欠
陥の極めて少ないCa1-xSrxF2膜を形成することができ
る。そして、半導体素子の作成に適した単結晶GaAs膜を
絶縁膜上に形成でき、半導体集積回路の多機能化を図る
ことが可能になる。
また、各々の単結晶Ca1-xSrxF2膜を、アニール処理に
よりその表面モホロジーを改善すれば、より半導体素子
の作成に適した単結晶GaAs膜が形成できる。
よりその表面モホロジーを改善すれば、より半導体素子
の作成に適した単結晶GaAs膜が形成できる。
第1図A乃至Fは本発明の一実施例の工程説明図であ
る。 (1)……単結晶Si基板、(2)……単結晶CaF2膜、
(3a)……単結晶Ca0.93Sr0.07F2膜、(3b)……単結晶
Ca0.83Sr0.17F2膜、(3c)……単結晶Ca0.73Sr0.27F
2膜、(3d)……単結晶Ca0.63Sr0.37F2膜、(3e)……
単結晶Ca0.53Sr0.47F2膜、(3f)……単結晶Ca0.43Sr
0.57F2膜、(4)……単結晶GaAs膜。
る。 (1)……単結晶Si基板、(2)……単結晶CaF2膜、
(3a)……単結晶Ca0.93Sr0.07F2膜、(3b)……単結晶
Ca0.83Sr0.17F2膜、(3c)……単結晶Ca0.73Sr0.27F
2膜、(3d)……単結晶Ca0.63Sr0.37F2膜、(3e)……
単結晶Ca0.53Sr0.47F2膜、(3f)……単結晶Ca0.43Sr
0.57F2膜、(4)……単結晶GaAs膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 Materials Reserch Society Symposium Procecdlng,Vol.91, (1987) P.337−348 (58)調査した分野(Int.Cl.6,DB名) H01L 21/314 JOISファイル
Claims (4)
- 【請求項1】単結晶半導体基板上に単結晶CaF2膜を形成
し、該単結晶CaF2膜上に混晶比x(0<x<1)を所望
の値まで段階的に変化させた複数の単結晶Ca1-xSrxF2膜
を形成することを特徴とするCa1-xSrxF2膜の形成方法。 - 【請求項2】前記単結晶半導体基板は単結晶Si基板であ
り、混晶比xは段階的に増加することを特徴とする請求
項1記載のCa1-xSrxF2膜の形成方法。 - 【請求項3】前記混晶比xを約0.07から約0.57まで0.1
づつ増加させ、6層の単結晶Ca1-xSrxF2膜を形成するこ
とを特徴とする請求項2記載のCa1-xSrxF2膜の形成方
法。 - 【請求項4】前記複数の単結晶Ca1-xSrxF2膜各々は、基
板温度約530℃で形成され、次いで、約750℃以上の温度
でアニール処理されることを特徴とする請求項1、2又
は3記載のCa1-xSrxF2膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26075389A JP2771635B2 (ja) | 1989-02-15 | 1989-10-05 | Ca▲下1▼―▲下x▼Sr▲下x▼F▲下2▼膜の形成方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3671689 | 1989-02-15 | ||
JP1-36716 | 1989-02-15 | ||
JP26075389A JP2771635B2 (ja) | 1989-02-15 | 1989-10-05 | Ca▲下1▼―▲下x▼Sr▲下x▼F▲下2▼膜の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH02290023A JPH02290023A (ja) | 1990-11-29 |
JP2771635B2 true JP2771635B2 (ja) | 1998-07-02 |
Family
ID=26375804
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26075389A Expired - Fee Related JP2771635B2 (ja) | 1989-02-15 | 1989-10-05 | Ca▲下1▼―▲下x▼Sr▲下x▼F▲下2▼膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2771635B2 (ja) |
-
1989
- 1989-10-05 JP JP26075389A patent/JP2771635B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
Title |
---|
Materials Reserch Society Symposium Procecdlng,Vol.91,(1987) P.337−348 |
Also Published As
Publication number | Publication date |
---|---|
JPH02290023A (ja) | 1990-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
JP2771635B2 (ja) | Ca▲下1▼―▲下x▼Sr▲下x▼F▲下2▼膜の形成方法 | |
JPH04233219A (ja) | 半導体デバイスからなる製品の製造方法 | |
US5254211A (en) | Method for forming crystals | |
CA1333248C (en) | Method of forming crystals | |
JPS5860556A (ja) | 半導体装置の製法 | |
JPS62132312A (ja) | 半導体薄膜の製造方法 | |
JP2747823B2 (ja) | ガリウムヒ素層の製造方法及びガリウムヒ素・アルミニウムガリウムヒ素積層体の製造方法 | |
JP2619734B2 (ja) | 半導体基板およびその製造方法 | |
JPH01149483A (ja) | 太陽電池 | |
JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
JPH0524113B2 (ja) | ||
JP2721683B2 (ja) | 化合物半導体薄膜結晶の成長方法 | |
JPH02191321A (ja) | 結晶の形成方法 | |
JPS5934626A (ja) | 半導体膜形成方法 | |
JPH0524884A (ja) | Cu系カルコパイライト膜の製造方法 | |
JP2737152B2 (ja) | Soi形成方法 | |
JPS61145823A (ja) | 分子線エピタキシ成長法 | |
JPH0746684B2 (ja) | 半導体ウェーハとその製造方法 | |
JPH06140332A (ja) | AlGaAs膜形成方法 | |
JPH0828325B2 (ja) | 半導体薄膜の形成方法 | |
JPH01243513A (ja) | 化合物半導体基板 | |
JPS63137412A (ja) | 半導体用基板の製造方法 | |
JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
JPH01149466A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |