JPH01256113A - 化合物半導体層の成長方法 - Google Patents
化合物半導体層の成長方法Info
- Publication number
- JPH01256113A JPH01256113A JP8289288A JP8289288A JPH01256113A JP H01256113 A JPH01256113 A JP H01256113A JP 8289288 A JP8289288 A JP 8289288A JP 8289288 A JP8289288 A JP 8289288A JP H01256113 A JPH01256113 A JP H01256113A
- Authority
- JP
- Japan
- Prior art keywords
- growth
- temperature
- layer
- compound semiconductor
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 150000001875 compounds Chemical class 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000012010 growth Effects 0.000 claims abstract description 83
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 101100264195 Caenorhabditis elegans app-1 gene Proteins 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000009646 cyclic growth Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は、シリコン(Sl)基板上にこの基板と格子
定数が異なった化合物半導体層、特に■−V族化合物半
導体層をヘテロエピタキシャル成長させる方法に関する
。
定数が異なった化合物半導体層、特に■−V族化合物半
導体層をヘテロエピタキシャル成長させる方法に関する
。
(従来の技術)
従来より、81基板上にGaAs等の■−V族化合物半
導体層を成長させで、大型で良質のウェハを製作する技
術の開発が進められ、実用に供されでいる。Si基板に
これら化合物半導体層をヘテロエピタキシャル成長させ
ると、はぼ鏡面の成長層が得られるが、この成長層中に
は108/cm2程度の密度の転位が残留しでいた。こ
の転位密度が高いと光学的及び電気的な特性が悪くなる
ため、従来よりこれを低減する技術か開発されてきでい
る。
導体層を成長させで、大型で良質のウェハを製作する技
術の開発が進められ、実用に供されでいる。Si基板に
これら化合物半導体層をヘテロエピタキシャル成長させ
ると、はぼ鏡面の成長層が得られるが、この成長層中に
は108/cm2程度の密度の転位が残留しでいた。こ
の転位密度が高いと光学的及び電気的な特性が悪くなる
ため、従来よりこれを低減する技術か開発されてきでい
る。
文献■:App1.Phys、Lett、48(18)
(1986)p、 1223−1225に開示されてい
る技術は、第3図に示すように、Si基板20上にGa
As層22を成長させた復、その上側にG a A s
/ I n G a A s等の歪超格子の層24ヲ
成長させ、さらにその上側にGaAs層26を成長させ
る方法を取っている。
(1986)p、 1223−1225に開示されてい
る技術は、第3図に示すように、Si基板20上にGa
As層22を成長させた復、その上側にG a A s
/ I n G a A s等の歪超格子の層24ヲ
成長させ、さらにその上側にGaAs層26を成長させ
る方法を取っている。
文献■:日本結晶成長学会誌、腺(4X 1986)p
、253−258に開示されでいる技術は、第4図(ハ
)(横軸にvr間及び縦軸に温度(’C)をプロットし
て示しである。)及び第4図(B)に示すように、Si
基板30ヲ900℃程度の温度で熱処理した後、第1段
階では400°C程度の低温てGaAsの薄層32を成
長させ、続いて第2段階では、通常の温度例えば700
°C程度の温度でGaAs層を成長させる2段階成長法
である。この技術では、2段階目の成長を、その成長途
中で成長を一旦停止し、■300°C程度まで温度降下
、■続いて通常の成長温度である700°C程度までの
温度上昇、■その後のGaAs層の再成長を1つの周期
とした熱サイクルを複数回繰り返し行う熱サイクル成長
法で行っている。図中熱サイクルで形成した複数のGa
As層を全体として34で示し、この熱サイクル層34
の上側に通常の温度で成長させたGaAs層を36で示
しである。
、253−258に開示されでいる技術は、第4図(ハ
)(横軸にvr間及び縦軸に温度(’C)をプロットし
て示しである。)及び第4図(B)に示すように、Si
基板30ヲ900℃程度の温度で熱処理した後、第1段
階では400°C程度の低温てGaAsの薄層32を成
長させ、続いて第2段階では、通常の温度例えば700
°C程度の温度でGaAs層を成長させる2段階成長法
である。この技術では、2段階目の成長を、その成長途
中で成長を一旦停止し、■300°C程度まで温度降下
、■続いて通常の成長温度である700°C程度までの
温度上昇、■その後のGaAs層の再成長を1つの周期
とした熱サイクルを複数回繰り返し行う熱サイクル成長
法で行っている。図中熱サイクルで形成した複数のGa
As層を全体として34で示し、この熱サイクル層34
の上側に通常の温度で成長させたGaAs層を36で示
しである。
文献■:App1.Phys、Le t t、50(1
5XI986)p、992−994に開示されている技
術は、GaAs層の成長後高温でアニールする方法であ
る。
5XI986)p、992−994に開示されている技
術は、GaAs層の成長後高温でアニールする方法であ
る。
文献■1こ開示された高温でアニールする方法は短時間
で処理出来ること及び文献■に開示されているような歪
超格子を形成する場合のように、他の物質を必要としな
いため、容易に実施出来ること等といった利点を有して
いる。
で処理出来ること及び文献■に開示されているような歪
超格子を形成する場合のように、他の物質を必要としな
いため、容易に実施出来ること等といった利点を有して
いる。
(発明が解決しようとする問題点)
しかしなから、これらいずれの従来方法によっても、低
減出来る転位は高々1桁程度であり、従って107/c
rn2程度となるにすぎない。この程度の転位密度であ
ると、得られたウェハを発光素子等の少数キャリアを用
いる素子に用いるにはその結晶性か電気的及び光学的に
不充分であった。
減出来る転位は高々1桁程度であり、従って107/c
rn2程度となるにすぎない。この程度の転位密度であ
ると、得られたウェハを発光素子等の少数キャリアを用
いる素子に用いるにはその結晶性か電気的及び光学的に
不充分であった。
また、高温での成長後のアニールは発光素子等を作り込
むウェハ表面近くの層を高温にすることになり、添加す
る不純物の拡散といった不所望な現象が生じてしまうと
いう問題点かあった。
むウェハ表面近くの層を高温にすることになり、添加す
る不純物の拡散といった不所望な現象が生じてしまうと
いう問題点かあった。
この発明の目的は、81基板上に化合物半導体層をヘテ
ロエピタキシャル成長させたとき、化合物半導体層中に
残留する転位密度を一層低減させて高品質の化合物半導
体成長層を得る方法を提供することにある。
ロエピタキシャル成長させたとき、化合物半導体層中に
残留する転位密度を一層低減させて高品質の化合物半導
体成長層を得る方法を提供することにある。
(問題点を解決するための手段)
この目的の達成を図るため、この発明によれば、
シリコン(Si)基板上にこの基板と格子定数の異なっ
た化合物半導体層をヘテロエピタキシャル成長させるに
当り、 化合物半導体層の成長途中で、通常の成長温度での数千
Aの膜厚の成長と、該成長を停止して該成長温度よりも
1o○〜300″C程度高い高温でのアニールとのサイ
クルを1回又は2回以上繰り返して行う ことを特徴とするつ (作用) 上述したこの発明の構成によれば、成長途中で、通常の
成長温度での化合物半導体層の成長と、それより100
〜300°C高温でのアニールとを1サイクルとする成
長を行うので、成長を短時間で行わせることが出来ると
井(こ、成長層の転位密度を低減させることが出来る。
た化合物半導体層をヘテロエピタキシャル成長させるに
当り、 化合物半導体層の成長途中で、通常の成長温度での数千
Aの膜厚の成長と、該成長を停止して該成長温度よりも
1o○〜300″C程度高い高温でのアニールとのサイ
クルを1回又は2回以上繰り返して行う ことを特徴とするつ (作用) 上述したこの発明の構成によれば、成長途中で、通常の
成長温度での化合物半導体層の成長と、それより100
〜300°C高温でのアニールとを1サイクルとする成
長を行うので、成長を短時間で行わせることが出来ると
井(こ、成長層の転位密度を低減させることが出来る。
この発明では、81基板上に同一の化合物半導体層を繰
り返し成長させて一つの成長層を形成するので、従来の
歪超格子を用いる場合のように他の物質を導入すること
なく、転位密度を効果的に低減させることが出来る。
り返し成長させて一つの成長層を形成するので、従来の
歪超格子を用いる場合のように他の物質を導入すること
なく、転位密度を効果的に低減させることが出来る。
ざらに、この発明の構成によれば、成長途中で上述のサ
イクルによる成長を行い、成長層の最上層は通常の成長
温度で成長させることか出来るので、この最上層に不純
物が拡散する恐れはなく、従って電気的、光学的な特性
の優れた高品質の化合物半導体層を得ることが出来る。
イクルによる成長を行い、成長層の最上層は通常の成長
温度で成長させることか出来るので、この最上層に不純
物が拡散する恐れはなく、従って電気的、光学的な特性
の優れた高品質の化合物半導体層を得ることが出来る。
(実施例)
以下、図面を参照しで、この発明の実施例につき説明す
る。
る。
この実施例では、81基板上に■−■化合物のうち−例
としてGaAs層uMOcVD法によって成長させ、第
3図(8)に示したような構造のウェハを得る場合につ
き説明する。
としてGaAs層uMOcVD法によって成長させ、第
3図(8)に示したような構造のウェハを得る場合につ
き説明する。
第1図はこの発明の化合物半導体層の成長方法における
成長温度と熱処理温度の説明に供する図であり、第2図
(ハ)〜(B)は化合物半導体層の成長状態の説明に供
する工程図である。尚、第2図に示す各図は、この発明
を理解出来る程度に主要工程段階でのウェハの状態を概
略的に示す断面図であり、寸法、形状等は図示例にのみ
限定されるものではないことを理解されたい。また、断
面を表わすハツチング等は省略しで示しである。
成長温度と熱処理温度の説明に供する図であり、第2図
(ハ)〜(B)は化合物半導体層の成長状態の説明に供
する工程図である。尚、第2図に示す各図は、この発明
を理解出来る程度に主要工程段階でのウェハの状態を概
略的に示す断面図であり、寸法、形状等は図示例にのみ
限定されるものではないことを理解されたい。また、断
面を表わすハツチング等は省略しで示しである。
また、以下説明する実施例は、単なる好適例であるにす
ぎないため、数値的条件、その他の条件はこの実施例に
あげた例にのみ限定されるものではないことを理解され
たい。
ぎないため、数値的条件、その他の条件はこの実施例に
あげた例にのみ限定されるものではないことを理解され
たい。
先ず、Si基板10を用意し、これを従来と同様に90
0℃程度或はそれ以上の好適な温度で加熱処理を行って
その表面の清浄化を行う(第1図に■で示す及び第2図
(A))。
0℃程度或はそれ以上の好適な温度で加熱処理を行って
その表面の清浄化を行う(第1図に■で示す及び第2図
(A))。
次に、この基板10上に2段回成長法によって、GaA
s層を成長させる。このため、第1段階では、従来と同
様に、温度!400〜450°C程度の低温成長温度に
まで降下させ、この低温度でSi基板10上に100〜
20OA程度の膜厚のGaAsの最下層12を成長させ
る(第1図にIIで示す及び第2図(B))。
s層を成長させる。このため、第1段階では、従来と同
様に、温度!400〜450°C程度の低温成長温度に
まで降下させ、この低温度でSi基板10上に100〜
20OA程度の膜厚のGaAsの最下層12を成長させ
る(第1図にIIで示す及び第2図(B))。
次に、第2段階では、この低温度から通常の成長温度で
ある600〜700″Cにまで温度を上昇させて、この
温度でGaAsの層を成長させる。この第2段階でのG
aAsの成長の途中であるが、このGaAs層の単一層
の膜厚が数千A程度となったら、−層成長を停止させ(
第1図に■で示す及び第2図(C)) 、このGaAs
層を以下説明するサイクル成長によって得られるGaA
sの繰り返し成長層14の第−層14aとする。
ある600〜700″Cにまで温度を上昇させて、この
温度でGaAsの層を成長させる。この第2段階でのG
aAsの成長の途中であるが、このGaAs層の単一層
の膜厚が数千A程度となったら、−層成長を停止させ(
第1図に■で示す及び第2図(C)) 、このGaAs
層を以下説明するサイクル成長によって得られるGaA
sの繰り返し成長層14の第−層14aとする。
次に、この通常の成長温度から温度上昇させて、好まし
くは、それよりも100〜300℃程度高い例えば80
0〜900℃という高温で熱処理従ってアニールを行う
(第1図に■で示す)。
くは、それよりも100〜300℃程度高い例えば80
0〜900℃という高温で熱処理従ってアニールを行う
(第1図に■で示す)。
このような通常の成長温度におけるGaAsの成長とそ
れより高温での熱処理とのサイクルを1回又は2回以上
繰り返して行って、−層が数千人の膜厚となるように、
GaAsの第二層14b、第三層14c、・・・という
ように複数層成長させGaAsの繰り返し成長層14を
形成する(第1図に■及び■で示す及び第2図(C))
。勿論、設計条件によっては、このGaAs成長層14
は第−層14aだけであっても良い場合もある。
れより高温での熱処理とのサイクルを1回又は2回以上
繰り返して行って、−層が数千人の膜厚となるように、
GaAsの第二層14b、第三層14c、・・・という
ように複数層成長させGaAsの繰り返し成長層14を
形成する(第1図に■及び■で示す及び第2図(C))
。勿論、設計条件によっては、このGaAs成長層14
は第−層14aだけであっても良い場合もある。
このような第2段階の成長を行う間、GaAs成長層1
4の各層の分解を抑えるため、アルシン(AsH,)@
流しなから行うのが好適である。
4の各層の分解を抑えるため、アルシン(AsH,)@
流しなから行うのが好適である。
また、上述したアニール時間は数分間で充分である。
最後のサイクルのアニール後、再度ウェハの温度を通常
の成長温度まで降下させて、このGaAs成長層14上
に第2段階のGaAs層の最上層16、すなわち、発光
素子等を作り込むための目的の層を設計に応した所望の
膜厚て成長させ(第1図にVで示す及び第2図(D))
、最終的なウェハを得る。
の成長温度まで降下させて、このGaAs成長層14上
に第2段階のGaAs層の最上層16、すなわち、発光
素子等を作り込むための目的の層を設計に応した所望の
膜厚て成長させ(第1図にVで示す及び第2図(D))
、最終的なウェハを得る。
上述したこの発明の成長方法によれば、第2段階の成長
の途中で、GaAsの通常の成長温度での成長と、それ
よりも100〜300℃高い温度での熱処理(アニール
)とのサイクルを1回又は複数回繰り返し行うことによ
って1層又は複数層のGaAs層からなるGaAsRc
長層を形成するしている。
の途中で、GaAsの通常の成長温度での成長と、それ
よりも100〜300℃高い温度での熱処理(アニール
)とのサイクルを1回又は複数回繰り返し行うことによ
って1層又は複数層のGaAs層からなるGaAsRc
長層を形成するしている。
このようにしで得られたウェハをエッチビットパターン
の観察によって転位密度評価したところ、上述したG
a A、 s成長層14のサイクル成長を3〜4回繰り
返し行って得たウェハであると、転位密度が2桁程度低
減し108/cm2となっていることが確認出来た。ま
た、この3〜4回の繰り返し成長を行った場合の転位2
度は、従来の文献■に開示されでいる熱サイクル成長の
1Q回行った場合の転位2度と同程度なるため、従って
、基板上に化合物半導体を成長させるに要する全体の成
長時間を著しく短縮することか出来る。
の観察によって転位密度評価したところ、上述したG
a A、 s成長層14のサイクル成長を3〜4回繰り
返し行って得たウェハであると、転位密度が2桁程度低
減し108/cm2となっていることが確認出来た。ま
た、この3〜4回の繰り返し成長を行った場合の転位2
度は、従来の文献■に開示されでいる熱サイクル成長の
1Q回行った場合の転位2度と同程度なるため、従って
、基板上に化合物半導体を成長させるに要する全体の成
長時間を著しく短縮することか出来る。
ざらに、このサイクル成長を多数回行うと転位密度をさ
らに低減出来ることがわかった。
らに低減出来ることがわかった。
また、上述したこの発明の成長法により、通常の成長温
度での成長とそれより高温でのアニールとを行う場合、
それぞれのGaAs層の成長量を1000人程度以下と
すると、転位密度の低減か小ざくなり、一方、成長量を
数千へ程度以上とすると転位密度の低減が大きく有効と
なることも確認出来た。特に、第−層14aのGaAs
層は数千A程度以上の膜厚とするのか好適であることか
確認出来た。
度での成長とそれより高温でのアニールとを行う場合、
それぞれのGaAs層の成長量を1000人程度以下と
すると、転位密度の低減か小ざくなり、一方、成長量を
数千へ程度以上とすると転位密度の低減が大きく有効と
なることも確認出来た。特に、第−層14aのGaAs
層は数千A程度以上の膜厚とするのか好適であることか
確認出来た。
また、ある程度の膜厚まで成長させた後、成長を停止さ
せ、続いてアニールと単なる冷却とを繰り返し行っても
、−回のアニールを行う以上の効果を期待出来なかった
。従って、上述したこの発明の成長方法のような成長と
アニールとのサイクルを少なくとも1回或は2回以上繰
り返して行うことか転位密度の低減及び成長時間の短縮
に重要である。
せ、続いてアニールと単なる冷却とを繰り返し行っても
、−回のアニールを行う以上の効果を期待出来なかった
。従って、上述したこの発明の成長方法のような成長と
アニールとのサイクルを少なくとも1回或は2回以上繰
り返して行うことか転位密度の低減及び成長時間の短縮
に重要である。
尚、上述した実施例で、特に言及しなかった種々の条件
等は設計に応じて任意好適な条件を設定すれば良い。
等は設計に応じて任意好適な条件を設定すれば良い。
この発明は上述した実施例にのみ限定されるものではな
く、多くの変形又は変更をなし得ること明らかである。
く、多くの変形又は変更をなし得ること明らかである。
例えば、GaAs以外の■−V族化合物半導体材料例え
ばInP、GaP、これらの混晶、その他の材料を用い
てもこの発明を適用することか出来る。
ばInP、GaP、これらの混晶、その他の材料を用い
てもこの発明を適用することか出来る。
また、この化合物半導体層の成長tMOcVD法以外の
方法で成長させる場合にも、この発明の成長方法を適用
して好適である。
方法で成長させる場合にも、この発明の成長方法を適用
して好適である。
(発明の効果)
上述した説明からも明らかなように、この発明の化合物
半導体層の成長方法によれば、従来よりも短時間の成長
時間で成長層の転位密度を容易に低減させることか出来
る。
半導体層の成長方法によれば、従来よりも短時間の成長
時間で成長層の転位密度を容易に低減させることか出来
る。
しかも、成長の段階で歪超格子を用いる場合のような他
の物質を導入する必要が無いので、転位密度を106/
Cm2という程度にまで効果的に低減を図ることか出来
る。
の物質を導入する必要が無いので、転位密度を106/
Cm2という程度にまで効果的に低減を図ることか出来
る。
さらに、成長層の最上層は通常の成長温度で成長させる
ことが出来るので、成長段階で不純物の拡散等といった
不所望な現象が起ることか無い。
ことが出来るので、成長段階で不純物の拡散等といった
不所望な現象が起ることか無い。
第1図はこの発明の化合物半導体層の成長方法の説明に
供する、成長温度と熱処理温度とを示す図、 第2図(A)〜(D)はこの発明の化合物半導体層の成
長方法の説明に供する工程図、第3図は従来の化合物半
導体層の成長方法の説明図、 篤4図(A)は従来の化合物半導体層の成長方法の説明
に供する、成長温度と熱処理温度とを示す図、 第4図(B)は従来の化合物半導体層の成長方法の説明
に供する断面図である。 10・・・Si半導体基板、 12・・・GaAsの最
下層14・・・GaAsの繰り返し成長層 14a・・・(ylつ返し成長層の)第−層+4b・・
・(繰り返し成長層の)第二層14c・・・(繰り返し
成長層の)第三層16・・・GaAsの最上層。 特許出願人 工業技術院長 飯塚 幸三成長温度
(°C) 第2図 63一 基板熱処理 時間 従来の成長温度と熱処理湯度の図 従来の説明に供する断面図 第4図
供する、成長温度と熱処理温度とを示す図、 第2図(A)〜(D)はこの発明の化合物半導体層の成
長方法の説明に供する工程図、第3図は従来の化合物半
導体層の成長方法の説明図、 篤4図(A)は従来の化合物半導体層の成長方法の説明
に供する、成長温度と熱処理温度とを示す図、 第4図(B)は従来の化合物半導体層の成長方法の説明
に供する断面図である。 10・・・Si半導体基板、 12・・・GaAsの最
下層14・・・GaAsの繰り返し成長層 14a・・・(ylつ返し成長層の)第−層+4b・・
・(繰り返し成長層の)第二層14c・・・(繰り返し
成長層の)第三層16・・・GaAsの最上層。 特許出願人 工業技術院長 飯塚 幸三成長温度
(°C) 第2図 63一 基板熱処理 時間 従来の成長温度と熱処理湯度の図 従来の説明に供する断面図 第4図
Claims (1)
- (1)シリコン(Si)基板上に当該基板と格子定数の
異なった化合物半導体層をヘテロエピタキシャル成長さ
せるに当り、 化合物半導体層の成長途中で、通常の成長温度での数千
Åの膜厚の成長と、該成長を停止して該成長温度よりも
100〜300℃程度高い高温でのアニールとのサイク
ルを1回又は2回以上繰り返して行う ことを特徴とする化合物半導体層の成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63082892A JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63082892A JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01256113A true JPH01256113A (ja) | 1989-10-12 |
JPH0732125B2 JPH0732125B2 (ja) | 1995-04-10 |
Family
ID=13786926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63082892A Expired - Lifetime JPH0732125B2 (ja) | 1988-04-06 | 1988-04-06 | 化合物半導体層の成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0732125B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5159413A (en) * | 1990-04-20 | 1992-10-27 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
US5322808A (en) * | 1991-08-21 | 1994-06-21 | Hughes Aircraft Company | Method of fabricating inverted modulation-doped heterostructure |
-
1988
- 1988-04-06 JP JP63082892A patent/JPH0732125B2/ja not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5159413A (en) * | 1990-04-20 | 1992-10-27 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
US5164359A (en) * | 1990-04-20 | 1992-11-17 | Eaton Corporation | Monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
US5356831A (en) * | 1990-04-20 | 1994-10-18 | Eaton Corporation | Method of making a monolithic integrated circuit having compound semiconductor layer epitaxially grown on ceramic substrate |
US5322808A (en) * | 1991-08-21 | 1994-06-21 | Hughes Aircraft Company | Method of fabricating inverted modulation-doped heterostructure |
Also Published As
Publication number | Publication date |
---|---|
JPH0732125B2 (ja) | 1995-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6380103B2 (en) | Rapid thermal etch and rapid thermal oxidation | |
JPH0484418A (ja) | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 | |
US5252173A (en) | Process for growing semiconductor layer on substrate | |
JPH0236059B2 (ja) | Kagobutsuhandotainoseichohoho | |
JPH01256113A (ja) | 化合物半導体層の成長方法 | |
JPH04186824A (ja) | 半導体基板およびその製造方法 | |
JPH0645249A (ja) | GaAs層の成長方法 | |
JP2522428B2 (ja) | GaAs基板上にInP層を結晶成長させる方法 | |
JP2565908B2 (ja) | 化合物半導体装置 | |
KR100329776B1 (ko) | 실리콘웨이퍼의표면결함제거를위한반도체소자제조방법 | |
JP2719868B2 (ja) | 半導体基体及びその製造方法 | |
JP2546531B2 (ja) | 半導体積層構造、半導体装置及びそれらの製造方法 | |
JPH01312821A (ja) | ヘテロエピタキシャル成長方法 | |
JPH05267175A (ja) | 化合物半導体基板 | |
TWI221009B (en) | A method for growing Ge epitaxial layers on Si substrate | |
JP4216580B2 (ja) | ZnTe系化合物半導体の表面処理方法および半導体装置の製造方法 | |
JPS63192227A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
JPH02172899A (ja) | 複合半導体基板 | |
JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
JPH05206026A (ja) | 半導体基板の形成方法 | |
JPS61241911A (ja) | 化合物半導体装置 | |
JPH03253021A (ja) | 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法 | |
JPH0532486A (ja) | 化合物半導体基板の製造方法 | |
JPH02158126A (ja) | 半導体装置の製造方法 | |
JPS63276218A (ja) | 半導体薄膜結晶の成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |