JPH07307413A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH07307413A
JPH07307413A JP12445194A JP12445194A JPH07307413A JP H07307413 A JPH07307413 A JP H07307413A JP 12445194 A JP12445194 A JP 12445194A JP 12445194 A JP12445194 A JP 12445194A JP H07307413 A JPH07307413 A JP H07307413A
Authority
JP
Japan
Prior art keywords
lead
semiconductor substrate
power supply
leads
bonding wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP12445194A
Other languages
English (en)
Other versions
JP2938344B2 (ja
Inventor
Makoto Kikuchi
誠 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12445194A priority Critical patent/JP2938344B2/ja
Priority to US08/438,968 priority patent/US5523621A/en
Publication of JPH07307413A publication Critical patent/JPH07307413A/ja
Application granted granted Critical
Publication of JP2938344B2 publication Critical patent/JP2938344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 従来の構造を変えること無く特性インピーダ
ンスの整合がなされる高周波領域での動作が可能な半導
体装置を提供し、同時に半導体基板裏面から電位をとる
半導体装置の構造をシールド効果をも含めた形で容易に
実現する。 【構成】 リードフレームから形成したコーナーリード
３２をグランドなどの電源系リード３４と同電位にする
ためにパッケージの基板搭載部１０に多層配線基板４０
を搭載しこれを電源系と同電位にするか、この基板搭載
部そのものを多層配線構造にして半導体基板１の電極パ
ッド９０と電源系リード及びコーナーリードとをボンデ
ィングワイヤを介して電気的に接続させる。電源系のイ
ンダクタンスが低減するとともにグランドなどの電源系
リード間に挟まれる信号系リード３１の本数を最小限に
することが可能となり、パッケージ全体での使用周波数
のバラツキをなくしてインピーダンス整合ができるよう
になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、例えば、３００ＭＨｚ
〜１ＧＨｚの周波数帯で使用する高周波特性に優れた半
導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】ＩＣ、ＬＳＩなどの集積回路が形成され
た半導体装置は通常セラミックなどのパッケージに収容
されている。図１２はキャップ部分を除いた従来の半導
体装置の平面図であり、鎖線で囲まれた領域にのみ基板
搭載部から突出したリード部分とボンディングワイヤを
表示し、その他の領域ではこれらリード部分やボンディ
ングワイヤの表示は省略する。図１３は従来の半導体装
置の断面図であり、図１２のＡ−Ａ′線に沿う部分を示
している。集積回路が形成されているシリコン半導体な
どの半導体基板１は、窒化アルミニウムなどのセラミッ
ク基板からなる基板搭載部２の中央部分に接合されてい
る。例えば、Ｎｉ４２ｗｔ％を含むＦｅ合金からなるリ
ードフレームから形成されたリード３が基板搭載部２の
周辺部にガラスなどの絶縁性シール材４によって接合さ
れている。リード３は、半導体基板１とは間隔をおいて
対向している。そして、Ａｕ線やＡｌ線などのボンディ
ングワイヤ５でリード３の先端部（インナーリード）と
半導体基板１の集積回路と電気的に接続している半導体
基板１の表面上の電極パッド９などの接続電極とを接続
する。そして、これらのリード３は各種電源線や信号線
として用いられる。
【０００３】リード群の内、基板搭載部１の角部から中
央部分に沿って配置されているリード（以下、コーナー
リードという）８は、通常、リードフレームの支持体で
あるので、半導体装置が完成してもリードとしては用い
られず、フローティング状態にある。したがって、角部
にはリード配線を施さないのが一般的である。基板搭載
部２はリード３を接合したシール材４と同じ材料でキャ
ップ６に接合される。キャップ６は凹状部を有し、基板
搭載部２と接合する主面が凹状になっており、凹状部に
は半導体基板１、リード３のインナーリード部及びボン
ディングワイヤとが配置され、これらは密封されてい
る。キャップ材は、基板搭載部と同じ窒化アルミニウム
などのセラミックからなる。そして、基板搭載部２の中
央部分に搭載された半導体基板１は、エポキシ樹脂など
の導電性接着剤７によって接合されている。図１２に示
すようにリード３は電源線（斜線）と信号線（白地）が
含まれていて、２つの電源線に複数本の信号線を挟む構
造になっている。
【０００４】
【発明が解決しようとする課題】近年、半導体装置は高
周波での使用が多くなっている。前述した従来の半導体
装置は、電源線にリードフレームから形成したリードを
使用しているためインダクタンスが大きくノイズが増大
する。又、図１２に示すようにコーナーリードの終端は
外部端子（アウターリード）でなく通常ワイヤ接続せず
フローテイング状態にある。この図の場合、コーナーリ
ード８の両側に信号系リードが位置し、それらの外側に
グランドなどの電源系リードが位置する構造であるが、
２本の電源系リード間に信号リード、コーナーリード、
信号リードと３種類のリードが配置されており、電源系
リード間の距離が離れているために周波数が３００ＭＨ
ｚを越すと共振を起こし、信号系リードにこれ以上の信
号を通すことができずインピーダンス整合を取ることも
できない。また、図１２に示すように左下のコーナーリ
ード８の両側に信号系リードが位置し、それらの外側に
グランドのような電源系リードと信号系リードが位置す
る構造の場合も電源系リード間の距離が離れているため
に前述と同様の現象が起こる。
【０００５】ここで、コーナーリードをグランドなどの
電源系リードと同電位にすることにより信号系リードに
通す周波数を高くできるが、コーナーリードにワイヤ接
続を実施する場合、集積回路が形成された半導体基板の
電源系のパッド数を増やさなければならず、このことか
ら半導体基板のサイズが大きくなり、最終的にはパッケ
ージの基板搭載部のサイズが大きくなるなどの不都合が
生じる。以上のことから、リードによって使用できる周
波数が異なるためにパッケージ内での使用周波数バラツ
キが大きくなる。本発明は、このような事情によりなさ
れたもので、高周波領域での動作が可能な半導体装置の
従来の構造を変えること無く特性インピーダンスの整合
がなされる電源線を提供することを目的にしている。ま
た、集積回路が形成された半導体基板裏面から電位をと
る構造をシールド効果をも含めた形で容易に実現するこ
とを目的にしている。
【０００６】
【課題を解決するための手段】本発明は、コーナーリー
ドをグランドなどの電源系リードと同電位にするために
パッケージの基板搭載部に多層配線基板を搭載しこれを
電源系と同電位にするか、この基板搭載部そのものを多
層配線構造にして半導体基板の電源系パッドと電源系リ
ード及びコーナーリードをワイヤを介して電気的に接続
させることを特徴としている。即ち本発明の半導体装置
は、集積回路が形成され、表面に接続電極として信号系
パッドと電源系パッドとを有する半導体基板と、主面中
央部分に前記半導体基板が固着されている基板搭載部
と、前記主面周辺部分にその先端が前記半導体基板に対
向するように配置され、信号系リードと電源系リードと
を有する複数のリードと、前記半導体基板と前記リード
の間に固着され、表面にその内部配線層によって互いに
電気的に接続された複数の接続電極を備えた少なくとも
１つの多層配線基板と、前記リードの先端部と前記半導
体基板の前記接続電極もしくは前記多層配線基板の前記
接続電極とを接続するボンディングワイヤと、前記半導
体基板、前記ボンディングワイヤ及び前記リードの前記
先端部を少なくとも被覆するキャップとを備え、前記リ
ードは前記基板搭載部の角部から前記半導体基板に向か
うコーナーリードを備え、このコーナーリードは前記電
源系リードと同電位であることを第１の特徴としてい
る。前記信号系リードと前記半導体基板の前記信号系パ
ッドとを前記ボンディングワイヤで接続し、かつ前記電
源系リードと前記半導体基板の前記電源系パッドとを前
記ボンディングワイヤで接続し、さらに前記電源系リー
ド及び前記コーナーリードと前記多層配線基板の前記接
続電極とを前記ボンディングワイヤで接続するようにし
ても良い。
【０００７】また、前記信号系リードと前記半導体基板
の前記信号系パッドとを前記ボンディングワイヤで接続
し、前記コーナーリードと前記多層配線基板の前記接続
電極とを前記ボンディングワイヤで接続し、前記電源系
リードと前記多層配線基板の前記接続電極又は前記半導
体基板の前記電源系パッドとを前記ボンディングワイヤ
で接続し、前記ボンディングワイヤで前記信号系及び電
源系リードとを接続しない前記多層配線基板の前記接続
電極は、前記ボンディングワイヤを介して前記半導体基
板の前記電源系パッドに電気的に接続するようにしても
良い。更に集積回路が形成され、表面に接続電極として
信号系パッドと電源系パッドとを有する半導体基板と、
主面中央部分に前記半導体基板が固着されている基板搭
載部と、前記主面周辺部分にその先端が前記半導体基板
に対向するように配置され、信号系リードと電源系リー
ドとを有する複数のリードと、前記半導体基板と前記リ
ードの間の前記基板搭載部表面に形成され、この基板搭
載部の内部配線層によって互いに電気的に接続された複
数の接続電極と、前記リードの先端部と前記半導体基板
の前記接続電極もしくは前記基板搭載部の前記接続電極
とを接続するボンディングワイヤと、前記半導体基板、
前記ボンディングワイヤ及び前記リードの前記先端部を
少なくとも被覆するキャップとを備え、前記リードは前
記基板搭載部の角部から前記半導体基板に向かうコーナ
ーリードを備え、このコーナーリードは前記電源系リー
ドと同電位であることを第２の特徴としている。
【０００８】前記信号系リードと前記半導体基板の前記
信号系パッドとを前記ボンディングワイヤで接続し、か
つ前記電源系リードと前記半導体基板の前記電源系パッ
ドとを前記ボンディングワイヤで接続し、さらに前記電
源系リード及び前記コーナーリードと前記基板搭載部の
前記接続電極とを前記ボンディングワイヤで接続するよ
うにしても良い。また前記信号系リードと前記半導体基
板の前記信号系パッドとを前記ボンディングワイヤで接
続し、前記コーナーリードと前記基板搭載部の前記接続
電極とを前記ボンディングワイヤで接続し、前記電源系
リードと前記基板搭載部の前記接続電極又は前記半導体
基板の前記電源系パッドとを前記ボンディングワイヤで
接続し、前記ボンディングワイヤで前記信号系及び電源
系リードを接続しない前記基板搭載部の前記接続電極
は、前記ボンディングワイヤを介して前記半導体基板の
前記電源系パッドに電気的に接続するようにしても良
い。
【０００９】
【作用】電源系のインダクタンスが低減すると共にグラ
ンドなどの電源系リード間に挟まれる信号系リードの本
数を最小限にすることが可能となり、パッケージ全体で
の使用周波数のバラツキをなくしてインピーダンス整合
ができるようになる。
【００１０】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図４を参照して第１の実施例を説
明する。図１は、半導体装置の平面図、図２は、図１の
Ａ−Ａ′線に沿う部分の断面図、図３は、図１に示す基
板搭載部に載置された多層配線基板の断面図、そして、
図４は、図１の領域Ｂの拡大平面図である。図１の平面
図はキャップ及びシール材の表示及び領域Ｂ以外のコー
ナー領域のワイヤや多層配線基板の配置は省略してい
る。集積回路が形成されているシリコン半導体などの半
導体基板１は、パッケージを構成する窒化アルミニウム
やアルミナなどのセラミック基板からなる基板搭載部１
０の中央部分に接合されている。例えば、Ｎｉ４２ｗｔ
％を含むＦｅ合金やＣｕなどからなるリードフレームか
ら形成された複数のリードが基板搭載部１０の周辺部
に、ガラスなどの絶縁性シール材３３によって接合され
ている。リード３１、３２、３４は、半導体基板１とは
間隔をおいて対向している。そして、Ａｕ線やＡｌ線な
どのボンディングワイヤ３５でリード３１の先端部（イ
ンナーリード）と半導体基板１と電気的に接続してい
る。半導体基板１の表面上の電極パッド９０などの接続
電極とを接続する。そして、これらのリードは、各種電
源線や信号線として用いられる。リード群の内、基板搭
載部１の角部から中央部分に沿って配置されているリー
ド（以下、コーナーリードという）３２は、従来、フロ
ーティング状態にあったが、本発明ではこれを電源線に
利用していることに特徴がある。
【００１１】この実施例では、複数の接続電極４１を表
面に形成した多層配線基板４０を基板搭載部１０表面の
半導体基板１とリード３１、３２、３４との間に配置
し、この接続電極４１とコーナーリード３２とをボンデ
ィングワイヤ３６で接続する。図４では、基板搭載部１
０の左下側のコーナー領域Ｂを拡大して示しているが、
他の３つのコーナー領域も同様の構造を有している。即
ち、多層配線基板４０を有し、コーナーリード３２を電
源系リードと同電位にしている。しかし、多層配線基板
の位置など多少構造が異なっていても良い。図２は、図
１のＡ−Ａ′線に沿う部分の断面図であり、左側はコー
ナー領域Ｂを示し、右側は、右上のコーナー領域を示し
ている。この図によると多層配線基板４０の位置などほ
ぼ対称に配置されている。この多層配線基板４０の内部
には、少なくとも１層の配線パターン４２が埋め込まれ
ており、接続電極４１とこの配線パターン４２は、導電
路４３によって電気的に接続される（図３参照）。した
がって、これら複数の接続電極４１は、配線パターン４
２を介して互いに電気的に接続されている。多層配線基
板は、例えば、窒化アルミニウムのようなセラミック基
板からなり、基板搭載部１０へは半田などの導電性接着
材１４により接着されている。一方、この多層配線基板
４０の接続電極４１へは電源リード３４に接続されたボ
ンディングワイヤ３６を接続することもできる。
【００１２】そして、電源リード３４はボンディングワ
イヤを介して半導体基板１上の接続電極９０である電源
系パッド９２に電気的に接続される。この様にしてコー
ナーリード３２は電源系リード３４に電気的に接続され
る。リード群の内信号系リード３１はボンディングワイ
ヤ３５で半導体基板１上の接続電極９０である信号系パ
ッド９１に接続される（図４参照）。基板搭載部１０
は、リード３１等を接合したシール材３３と同じ材料で
キャップ２０に接合される。キャップ２０は凹状部を有
し、基板搭載部１０と接合する主面が凹状になってお
り、凹状部には半導体基板１、リード３１、３２、３４
のインナーリード部及びボンディングワイヤ３５、３６
が配置され、これらは密封されている。キャップ材は、
例えば、基板搭載部１０と同じ窒化アルミニウムなどの
セラミックからなる。そして、基板搭載部１０の中央部
分に搭載された半導体基板１は、エポキシ樹脂などの導
電性接着材１３によって接合されている。図１に示すよ
うにリード群には、電源線（斜線）３４と、信号線（白
地）３１と電源線３４に電気的に接続するコーナーリー
ド３２が含まれており、図４に示す基板搭載部１０のコ
ーナー部において、コーナーリード３２とその両側の信
号リード３１は、２本の電源系リード３４に挟まれてい
る。
【００１３】図に示すように基板搭載部１０は、窒化ア
ルミニウムやアルミナなどのセラミック基板から構成さ
れている。この実施例では、基板搭載部１０は４角形で
あるが、本発明ではその形状には拘らない。５角形や６
角形などの多角形でも良い。従来、コーナーリード３２
がフローティング状態であったのに比較して、コーナー
リード３２が電源系リード３４と同電位の状態に有るの
で、インダクタンスを低減させてノイズを小さくするこ
とが可能になる。この多層配線基板を形成するには、前
述の積層法を利用する。表面に導電ペーストのパターン
を形成したグリーンシートを積層し焼結して表面に電極
パッド４１、内部に配線パターン４２を形成する。導電
路４３は、グリーンシートに貫通孔を形成し、この中に
導電ペーストからなる導電層を充填して形成する。
【００１４】次に、図５を参照して第２の実施例を説明
する。図は半導体装置の平面図であり、キャップ及びシ
ール材の表示及び領域Ａ以外のコーナー領域のワイヤや
多層配線基板の配置は省略している。集積回路が形成さ
れている半導体基板１は、パッケージを構成する窒化ア
ルミニウムなどのセラミック基板からなる基板搭載部１
０の中央部分に接合されている。そして、リードフレー
ムから形成された複数のリードが基板搭載部１０の周辺
部にガラスなどの絶縁性シール材によって接合されてい
る。リード３１、３２、３４は、半導体基板１とは間隔
をおいて対向している。そして、Ａｕ線などのボンディ
ングワイヤ３５でリード３１の先端部と半導体基板１の
集積回路とを電気的に接続している。半導体基板１の表
面上の電極パッド９０などの接続電極とを接続する。そ
して、これらのリードは、各種電源線や信号線として用
いられる。リード群の内コーナーリード３２は電源線に
利用していることに特徴がある。この実施例では複数の
接続電極を表面に形成した多層配線基板４０を基板搭載
部１０表面の半導体基板１とリード３１、３２、３４と
の間に配置し、この多層配線基板４０の接続電極とコー
ナーリード３２若しくはこの接続電極と電源系リード３
４とをボンディングワイヤ３６で接続する。さらに、そ
の接続電極と半導体基板１の電源パッドなどの接続電極
９０とをボンディングワイヤ３７で接続する。一方で、
電源系リード３４は、直接半導体基板１の電源パッドな
どの接続電極９０にボンディングワイヤ３８で接続す
る。
【００１５】図５では、基板搭載部１０の左下側のコー
ナー領域Ａのみ詳細を示しているが、他の３つのコーナ
ー領域も同様の構造を有している。即ち、多層配線基板
４０を有し、コーナーリード３２を電源系リードと同電
位にしている。しかし、多層配線基板の位置など多少構
造が異なっていても良い。多層配線基板４０は、内部に
配線パターンを備えており、表面の複数の接続電極は、
導電路を介して配線パターンと接続されている。したが
って、これら接続電極は、配線パターンを介して互いに
電気的に接続されている。この実施例の多層配線基板４
０は、前実施例より接続電極を多くしており、増えた接
続電極で半導体基板１の電源系パッドにワイヤボンディ
ングしている。この多層配線基板の利用によって、配線
の自由度が増すので、基板搭載部のスペースを有効に利
用することができる。
【００１６】次に、図６及至図８を参照して第３の実施
例を説明する。図６は半導体装置の平面図であり、キャ
ップ及びシール材の表示及び領域Ａ以外のコーナー領域
のボンディングワイヤや多層配線基板の配置は省略して
いる。図７は、図６のＢ−Ｂ′線に沿う部分の基板搭載
部の断面図、図８は、図７のＡ−Ａ′線に沿う基板搭載
部の内部配線層を示す内部平面図である。集積回路が形
成されている半導体基板１は、パッケージを構成する窒
化アルミニウムなどのセラミック基板からなる基板搭載
部１０の中央部分にエポキシ樹脂などの導電性接着材１
３で接続されている。そして、リードフレームから形成
された複数のリードが基板搭載部１０の周辺部にガラス
などの絶縁性シール材によって接合されている。リード
３１、３２、３４は、半導体基板１とは間隔をおいて対
向している。そして、Ａｕ線などのボンディングワイヤ
３５でリード３１の先端部と半導体基板１の表面上の電
極パッド（接続電極）９０とを接続して集積回路とこの
リード３１とを電気的に接続している。そして、これら
のリードは、各種電源線や信号線として用いられ、とく
にリード群の内のコーナーリード３２は電源線に利用さ
れている。この実施例では、複数の接続電極１５を表面
に形成した基板搭載部１０を用いることに特徴がある。
この接続電極１５を半導体基板１とリード３１、３２、
３４との間に配置し、この接続電極１５とコーナーリー
ド３２若しくはこの接続電極１５と電源系リード３４と
をボンディングワイヤ３６で接続する。
【００１７】さらに、電源系リード３４と半導体基板１
の電源パッドなどの接続電極９０とをボンディングワイ
ヤ３８で接続する。図８に示すように、基板搭載部１０
の内部には電源層１６が形成されており、これが導電路
１７を介して表面の接続電極１５に繋がっている。図７
は、図６の基板搭載部の断面図であり、基板搭載部１０
にエポキシ樹脂などの導電性接着材１３によって半導体
基板１が固定され、ガラスなどのシール材３３によって
リード群が固定されている。基板搭載部の接続電極は、
表面の任意の位置に形成することができるので、配線の
自由度が増し基板搭載部のスペースを有効に利用するこ
とができる。この実施例では図８のように基板搭載部１
０の内部で半導体基板１を取り巻くように環状線が形成
されているが、この様な環状に限るものではなく、馬蹄
形の様にとぎれていても良い。この基板搭載部内部に形
成するには、前述の積層法を利用し、表面に導電ペース
トのパターンを形成したグリーンシートを積層し焼結し
て電極パッド１５と電源層１６を形成する。導電路１７
は、グリーンシートに貫通孔を形成し、この中に導電層
を充填して形成する。
【００１８】次に、図９を参照して第４の実施例を説明
する。図は半導体装置の平面図であり、キャップ及びシ
ール材の表示及び領域Ａ以外のコーナー領域のワイヤや
多層配線基板の配置は省略している。集積回路が形成さ
れている半導体基板１は、パッケージを構成する基板搭
載部１０の中央部分に接合されている。そして、リード
フレームから形成された複数のリードが基板搭載部１０
の周辺部にガラスなどの絶縁性シール材によって接合さ
れている。これらリード３１、３２、３４は半導体基板
１とは間隔をおいて対向している。そして、Ａｕ線など
のボンディングワイヤ３５でリード３１の先端部と半導
体基板１の表面上の信号パッドなどの接続電極９０とを
接続してこのリード３１と集積回路とを電気的に接続し
ている。そして、これらのリードは、各種電源線や信号
線として用いられる。本発明ではリード群の内コーナー
リード３２を電源線に利用していることに特徴がある。
この実施例では、基板搭載部１０表面に複数の接続電極
１５を半導体基板１とリード３１、３２、３４との間に
配置し、この接続電極１５とコーナーリード３２もしく
はこの接続電極１５と電源系リード３４とをボンディン
グワイヤ３６で接続する。さらに、その接続電極１５と
半導体基板１の電源パッドなどの接続電極９０とをボン
ディングワイヤ３７で接続する。
【００１９】一方で、電源系リード３４は、直接半導体
基板１の電源パッドなどの接続電極９０にボンディング
ワイヤ３８で接続する。図では基板搭載部１０の左下側
のコーナー領域Ａのみ詳細を示しているが、他の３つの
コーナー領域も同様の構造を有している。即ち、基板搭
載部１０の接続電極１５を有し、コーナーリードを電源
系リードと同電位にしている。しかし、この接続電極の
位置など多少構造が異なっていても良い。基板搭載部１
０の内部には電源層が形成されており、これが導電路を
介して表面の接続電極１５に繋がっている。この実施例
では前実施例より基板搭載部上の接続電極を多くしてお
り、増えた接続電極で半導体基板１の電源系パッドにワ
イヤボンディングしている。また、基板搭載部の接続電
極は、表面の任意の位置に形成することができるので、
配線の自由度が増し基板搭載部のスペースを有効に利用
することができる。
【００２０】次に、図１０を参照して第５の実施例を説
明する。図は、基板搭載部の内部配線層を示す内部平面
図である。半導体基板１は、パッケージを構成する窒化
アルミニウムなどのセラミック基板からなる基板搭載部
１０の中央部分にエポキシ樹脂などの導電性接着材で接
続されている。そして、図示はしないが、リードフレー
ムから形成された複数のリードが基板搭載部１０の周辺
部にガラスなどの絶縁性シール材によって接合されてい
る。そして、ボンディングワイヤによって、これらリー
ドと半導体基板１の接続電極、リードと基板搭載部の接
続電極１５、この接続電極１５と半導体基板１の接続電
極等を接続する。これらのリードは、各種電源線や信号
線として用いられている。この接続電極１５を半導体基
板１とリードとの間に配置する。図に示すように、基板
搭載部１０の内部には電源層１６が形成されており、こ
れが導電路を介して表面の接続電極１５に繋がってい
る。この実施例では、半導体基板を取り巻くように前実
施例より幅の広い電源層が形成されている。したがっ
て、接続電極の位置がさらに自由になる。この幅広い電
源層は環状に繋がっている必要はなく、任意の位置で切
断されていても良いし、幾つかに分離されていても良
い。
【００２１】基板搭載部の接続電極は、表面の任意の位
置に形成することができるので、配線の自由度が増し基
板搭載部のスペースを有効に利用することができる。こ
の実施例では図１０のように基板搭載部１０の内部で半
導体基板１を取り巻くように環状帯が形成されている
が、この様な環状に限るものではなく、馬蹄形の様にと
ぎれていても良い。この基板搭載部を形成するには、第
４の実施例と同様に前述の積層法を利用して形成する。
【００２２】本発明のコーナーリードの形状について図
１１を参照して説明する。図は基板搭載部の平面図であ
る。前述のように本発明ではリード３２、３４をリード
フレームから形成している（図１参照）。リードフレー
ムからリードを形成する場合にコーナーリードはリード
フレームの支持ピンであり、通常リードとして利用して
いなかったので、従来は図１１に示すようなボンディン
グワイヤを接続するスペースの無い形状（ｃ）をしてい
た（図１３参照）。しかし、本発明では実線で囲まれた
Ａ部分に表示されたコーナーリードはリード（インナー
リード）として用いるので、少なくとも先端部分はボン
ディングワイヤを接続するスペースが確保されなければ
ならない。図のコーナーリード（ａ）、（ｂ）はその例
であり、いづれも先端部分にはそのスペースが確保され
ている。なお、リード（ａ）、（ｃ）は、先端部に貫通
孔を形成しているが、これは、基板搭載部とキャップを
接合するガラスなどのシール材の流通を良くするために
存在するものであり、これがある方がシール材の密着性
が向上する。
【００２３】
【発明の効果】以上のように、本発明は、コーナーリー
ドをグランドなどの電源系リードと同電位にする事によ
りインダクタンスを低減させ、ノイズを小さくする事が
できる。さらに、電源系リード間に挟まれる信号系リー
ドの本数を最小限にすることができるので、例えば、周
波数帯３００ＭＨｚ〜１ＧＨｚのような高周波領域での
使用が容易になる。以上のことが可能になる結果、リー
ド毎に使用できる周波数が決定されないのでパッケージ
内での使用周波数バラツキが少なくインピーダンス整合
を取ることを可能にする。
【図面の簡単な説明】
【図１】本発明の第１の実施例の半導体装置の平面図。
【図２】図１のＡ−Ａ′線に沿う部分の断面図。
【図３】図１に示す多層配線基板の断面図。
【図４】図１の領域Ｂの拡大平面図。
【図５】第２の実施例の半導体装置の平面図。
【図６】第３の実施例の半導体装置の平面図。
【図７】図６のＢ−Ｂ′線に沿う部分の断面図。
【図８】図６の内部平面図。
【図９】第４の実施例の半導体装置の平面図。
【図１０】第５の実施例の半導体装置の基板搭載部の内
部平面図。
【図１１】本発明の半導体装置の平面図及び従来及び本
発明のコーナーリードの平面図。
【図１２】従来の半導体装置の平面図。
【図１３】図１２のＡ−Ａ′線に沿う部分の断面図。
【符号の説明】
１ 半導体基板 １０ 基板搭載部 １３、１４ 導電性接着材 １５ 基板搭載部の接続電極 １６ 基板搭載部の内部電源層 １７ 基板搭載部の導電路 ２０ キャップ ３１、３２、３４ リード ３３ シール材 ３５、３６、３７、３８ ボンディングワイヤ ４０ 多層配線基板 ４１ 多層配線基板の接続電極 ４２ 多層配線基板の内部配線パターン ４３ 多層配線基板の導電路 ９０ 電極パッド ９１ 信号パッド ９２ 電源パッド

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 集積回路が形成され、表面に接続電極と
    して信号系パッドと電源系パッドとを有する半導体基板
    と、 主面中央部分に前記半導体基板が固着されている多角形
    の基板搭載部と、 前記主面周辺部分にその先端が前記半導体基板に対向す
    るように配置され、信号系リードと電源系リードとを有
    する複数のリードと、 前記半導体基板と前記リードの間に固着され、表面にそ
    の内部配線層によって互いに電気的に接続された複数の
    接続電極を備えた少なくとも１つの多層配線基板と、 前記リードの先端部と前記半導体基板の前記接続電極も
    しくは前記多層配線基板の前記接続電極とを接続するボ
    ンディングワイヤと、 前記半導体基板、前記ボンディングワイヤ及び前記リー
    ドの前記先端部を少なくとも被覆するキャップとを備
    え、 前記リードは前記基板搭載部の角部から前記半導体基板
    に向かうコーナーリードを備え、このコーナーリードは
    前記電源系リードと同電位であることを特徴とする半導
    体装置。
  2. 【請求項２】 前記信号系リードと前記半導体基板の前
    記信号系パッドとを前記ボンディングワイヤで接続し、
    かつ前記電源系リードと前記半導体基板の前記電源系パ
    ッドとを前記ボンディングワイヤで接続し、さらに前記
    電源系リード及び前記コーナーリードと前記多層配線基
    板の前記接続電極とを前記ボンディングワイヤで接続す
    ることを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 前記信号系リードと前記半導体基板の前
    記信号系パッドとを前記ボンディングワイヤで接続し、
    前記コーナーリードと前記多層配線基板の前記接続電極
    とを前記ボンディングワイヤで接続し、前記電源系リー
    ドと前記多層配線基板の前記接続電極又は前記半導体基
    板の前記電源系パッドとを前記ボンディングワイヤで接
    続し、前記ボンディングワイヤで前記信号系及び電源系
    リードとを接続しない前記多層配線基板の前記接続電極
    は、前記ボンディングワイヤを介して前記半導体基板の
    前記電源系パッドに電気的に接続することを特徴とする
    請求項１に記載の半導体装置。
  4. 【請求項４】 集積回路が形成され、表面に接続電極と
    して信号系パッドと電源系パッドとを有する半導体基板
    と、 主面中央部分に前記半導体基板が固着されている多角形
    の基板搭載部と、 前記主面周辺部分にその先端が前記半導体基板に対向す
    るように配置され、信号系リードと電源系リードとを有
    する複数のリードと、 前記半導体基板と前記リードの間の前記基板搭載部表面
    に形成され、この基板搭載部の内部配線層によって互い
    に電気的に接続された複数の接続電極と、 前記リードの先端部と前記半導体基板の前記接続電極も
    しくは前記基板搭載部の前記接続電極とを接続するボン
    ディングワイヤと、 前記半導体基板、前記ボンディングワイヤ及び前記リー
    ドの前記先端部を少なくとも被覆するキャップとを備
    え、 前記リードは前記基板搭載部の角部から前記半導体基板
    に向かうコーナーリードを備え、このコーナーリードは
    前記電源系リードと同電位であることを特徴とする半導
    体装置。
  5. 【請求項５】 前記信号系リードと前記半導体基板の前
    記信号系パッドとを前記ボンディングワイヤで接続し、
    かつ前記電源系リードと前記半導体基板の前記電源系パ
    ッドとを前記ボンディングワイヤで接続し、さらに前記
    電源系リード及び前記コーナーリードと前記基板搭載部
    の前記接続電極とを前記ボンディングワイヤで接続する
    ことを特徴とする請求項４に記載の半導体装置。
  6. 【請求項６】 前記信号系リードと前記半導体基板の前
    記信号系パッドとを前記ボンディングワイヤで接続し、
    前記コーナーリードと前記基板搭載部の前記接続電極と
    を前記ボンディングワイヤで接続し、前記電源系リード
    と前記基板搭載部の前記接続電極又は前記半導体基板の
    前記電源系パッドとを前記ボンディングワイヤで接続
    し、前記ボンディングワイヤで前記信号系及び電源系リ
    ードを接続しない前記基板搭載部の前記接続電極は、前
    記ボンディングワイヤを介して前記半導体基板の前記電
    源系パッドに電気的に接続することを特徴とする請求項
    ４に記載の半導体装置。
JP12445194A 1994-05-15 1994-05-15 半導体装置 Expired - Fee Related JP2938344B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12445194A JP2938344B2 (ja) 1994-05-15 1994-05-15 半導体装置
US08/438,968 US5523621A (en) 1994-05-15 1995-05-11 Semiconductor device having a multilayer ceramic wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12445194A JP2938344B2 (ja) 1994-05-15 1994-05-15 半導体装置

Publications (2)

Publication Number Publication Date
JPH07307413A true JPH07307413A (ja) 1995-11-21
JP2938344B2 JP2938344B2 (ja) 1999-08-23

Family

ID=14885848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12445194A Expired - Fee Related JP2938344B2 (ja) 1994-05-15 1994-05-15 半導体装置

Country Status (2)

Country Link
US (1) US5523621A (ja)
JP (1) JP2938344B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883929A1 (en) * 1996-02-28 1998-12-16 California Micro Devices Corporation Methods and apparatus for improving frequency response of integrated rc filters

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914529A (en) * 1998-02-20 1999-06-22 Micron Technology, Inc. Bus bar structure on lead frame of semiconductor device package
US6392298B1 (en) * 2000-02-28 2002-05-21 Ericsson Inc. Functional lid for RF power package
JP3833669B2 (ja) * 2004-04-08 2006-10-18 シャープ株式会社 半導体装置および半導体装置の製造方法
EP1795496A2 (en) * 2005-12-08 2007-06-13 Yamaha Corporation Semiconductor device for detecting pressure variations
JP4872663B2 (ja) * 2006-12-28 2012-02-08 株式会社日立製作所 接合用材料及び接合方法
KR100950511B1 (ko) * 2009-09-22 2010-03-30 테세라 리써치 엘엘씨 와이어 본딩 및 도전성 기준 소자에 의해 제어되는 임피던스를 포함하는 마이크로전자 어셈블리
KR100935854B1 (ko) 2009-09-22 2010-01-08 테세라 리써치 엘엘씨 와이어 본딩 및 기준 와이어 본딩에 의해 제어되는 임피던스를 가진 마이크로전자 어셈블리
US8222725B2 (en) 2010-09-16 2012-07-17 Tessera, Inc. Metal can impedance control structure
US9136197B2 (en) 2010-09-16 2015-09-15 Tessera, Inc. Impedence controlled packages with metal sheet or 2-layer RDL
US8853708B2 (en) 2010-09-16 2014-10-07 Tessera, Inc. Stacked multi-die packages with impedance control
US8786083B2 (en) 2010-09-16 2014-07-22 Tessera, Inc. Impedance controlled packages with metal sheet or 2-layer RDL
US8581377B2 (en) 2010-09-16 2013-11-12 Tessera, Inc. TSOP with impedance control

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3825805A (en) * 1971-06-25 1974-07-23 Rca Corp Transistor carrier for microwave stripline circuit
JPS58169942A (ja) * 1982-03-29 1983-10-06 Fujitsu Ltd 半導体装置
JP2566207B2 (ja) * 1986-09-23 1996-12-25 シーメンス、アクチエンゲゼルシヤフト 半導体デバイス
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置
JPH0770641B2 (ja) * 1989-03-17 1995-07-31 三菱電機株式会社 半導体パッケージ
JP2678696B2 (ja) * 1991-08-08 1997-11-17 株式会社三井ハイテック 半導体装置の製造方法
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JPH06120368A (ja) * 1992-10-08 1994-04-28 Shinko Electric Ind Co Ltd 半導体パッケージ及びこれを用いた半導体装置
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0883929A1 (en) * 1996-02-28 1998-12-16 California Micro Devices Corporation Methods and apparatus for improving frequency response of integrated rc filters
EP0883929A4 (en) * 1996-02-28 2001-10-04 Micro Devices Corp California METHOD AND DEVICE FOR IMPROVING THE FREQUENCY RATE OF INTEGRATED RC FILTERS

Also Published As

Publication number Publication date
JP2938344B2 (ja) 1999-08-23
US5523621A (en) 1996-06-04

Similar Documents

Publication Publication Date Title
US6593647B2 (en) Semiconductor device
US5384488A (en) Configuration and method for positioning semiconductor device bond pads using additional process layers
JP2000223653A (ja) チップ・オン・チップ構造の半導体装置およびそれに用いる半導体チップ
US20060197197A1 (en) Surface acoustic wave device and manufacruring method thereof
JPH07135290A (ja) マルチチップモジュール
JPH11214578A (ja) Ｍｍｉｃパッケージ
JP2938344B2 (ja) 半導体装置
JP3063846B2 (ja) 半導体装置
US20050035448A1 (en) Chip package structure
JPH07147352A (ja) 半導体集積回路装置
JP3512331B2 (ja) 半導体装置のプラスチックパッケージ
JP4190111B2 (ja) 高周波モジュール
JPH07321140A (ja) 半導体装置
JP3247544B2 (ja) 半導体装置
US7091594B1 (en) Leadframe type semiconductor package having reduced inductance and its manufacturing method
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
JPH01272144A (ja) 半導体装置とその組立方法
JP2002110889A (ja) 半導体装置及びその製造方法
JPH09213868A (ja) マイクロ波半導体集積回路用リ−ドフレ−ム
JPH04317364A (ja) 樹脂封止型半導体装置とそれの製造に使用するリードフレーム
JP2002330050A (ja) 中空樹脂モールド弾性表面波フィルタ
JP2522182B2 (ja) 半導体装置
JP3645701B2 (ja) 半導体装置
JP2701348B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees