JPH04317364A - 樹脂封止型半導体装置とそれの製造に使用するリードフレーム - Google Patents

樹脂封止型半導体装置とそれの製造に使用するリードフレーム

Info

Publication number
JPH04317364A
JPH04317364A JP3112404A JP11240491A JPH04317364A JP H04317364 A JPH04317364 A JP H04317364A JP 3112404 A JP3112404 A JP 3112404A JP 11240491 A JP11240491 A JP 11240491A JP H04317364 A JPH04317364 A JP H04317364A
Authority
JP
Japan
Prior art keywords
power supply
lead
die pad
leads
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3112404A
Other languages
English (en)
Inventor
Tomonori Nishino
西野　友規
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP3112404A priority Critical patent/JPH04317364A/ja
Publication of JPH04317364A publication Critical patent/JPH04317364A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
、特に半導体チップの電源供給用電極パッドが複数対あ
る樹脂封止型半導体装置とそれの製造に使用するリード
フレームに関する。
【０００２】
【従来の技術】従来の樹脂封止型半導体装置は、半導体
チップが電極パッドを一対有し、そして、一対の電源用
インナーリードとその一対の電極パッドとがワイヤを介
して接続されている構造を有しているのが普通であった
。しかし、半導体チップが大型化し、素子数が増加する
傾向にあり、それに伴って半導体チップの信号用電極パ
ッドの数が増えつつある。
【０００３】そのため、電源供給用電極パッドの数も増
やす必要が生じている。即ち、電源供給用電極パッドが
複数対必要である。さもないと、大型化した半導体チッ
プのどの部分にも安定した電源電圧を供給することが難
しいからである。ところで、従来においては電源供給用
電極パッドの数を増やすとその電源供給用電極パッドに
電源電圧を供給するための電源用外部端子リードの数も
増やさざるを得なかった。
【０００４】
【発明が解決しようとする課題】ところが、上述したよ
うに半導体チップの大型化、素子数増大化に伴って半導
体チップの信号用電極パッドの数が増大し、更に電源供
給用電極パッドの数も増やすと、必然的に外部端子リー
ド（インナーリードとアウターリードが一体になったリ
ード）の数が非常に多くなる。外部端子リードが多くな
ると、外部端子リードが占有する面積が広くなり、その
分樹脂封止型半導体装置の大きさが大きくなる。換言す
れば、外部端子リードの樹脂封止型半導体装置に占める
面積が広くなり、樹脂封止型半導体装置の実装密度の向
上が阻まれたりする。
【０００５】また、外部端子リードの数が多くなるに従
ってボンディングワイヤの長さが長くなり、インピーダ
ンス成分（主として抵抗、インダクタンス）が大きくな
り、性能の向上を阻害する要因となる。また、外部端子
リードが多いと電源供給用電極パッドの位置や外部端子
リードの位置に制約が多くなり、耐ノイズ性、高速性の
向上を図ることも難しくなり、クロックスキューの問題
も生じてくる。そして、外部端子リード数が多いことは
回路基板に樹脂封止型半導体装置を実装するための半田
付けの不良率を高くする要因となる。
【０００６】本発明はこのような問題点を解決すべく為
されたものであり、電源用外部端子リードを増やすこと
なく半導体チップの電源供給用電極パッドを増加し、半
導体チップの各部に安定に電源電圧を供給できるように
するという要請に応えることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、周縁に複数の
電源用インナーリードを有するするダイパッドの主面に
、周縁に複数の電源用インナーリードを有する導電性プ
レーンを絶縁フィルムを介して接着したものをリードフ
レームとして用い、外部から電源用外部端子リードを介
して受ける電源電圧を、その電源用外部端子リードの電
源用インナーリードから上記ダイパッド及び導電性プレ
ーンと、該ダイパッド及び導電性プレーンの周縁に形成
された電源用インナーリードを介して半導体チップの各
電源供給用電極パッド対に印加するようにしたことを特
徴とする。
【０００８】
【実施例】以下、本発明樹脂封止型半導体装置とそれの
製造に使用するリードフレームを図示実施例に従って詳
細に説明する。図１（Ａ）、（Ｂ）は本発明樹脂封止型
半導体装置の一つの実施例を示すもので、（Ａ）は断面
図、（Ｂ）は半導体チップ及びインナーリードを示す平
面図であり、図２（Ａ）、（Ｂ）は図１（Ａ）、（Ｂ）
に示す樹脂封止型半導体装置の製造に用いるリードフレ
ームを示すもので、（Ａ）は断面図、（Ｂ）は分解斜視
図である。
【０００９】図面において、１はリードフレーム、２は
該リードフレーム２のダイパッド（−側導電性プレーン
）、３は該ダイパッド２を吊るダイパッド吊りリード、
４、４、…はリードフレーム１の一部を成すインナーリ
ードで、アウターリードと一体を成している。即ち、４
、４、…はアウターリード５、５、…により外部へ電気
的に導出されるインナーリード（普通のインナーリード
）である。
【００１０】そのインナーリード４、４、…のうち、４
ｓはＶＳＳ用インナーリード、４ｄはＶＤＤ用インナー
リード、そして、ＶＳＳ用インナーリード４ｓ、ＶＤＤ
用インナーリード４ｄ以外のインナーリード４、４、…
は信号用インナーリードである。６、６、…はダイパッ
ド（−側導電性プレーン）２の周縁に形成されたＶＳＳ
用インナーリードで、アウターリードを介して樹脂外部
に電気的に導出されているリードではない。即ち、一体
に連なるアウターリード５を有しないインナーリードで
ある。
【００１１】７は上記ダイパッド（−側導電性プレーン
）２の表面に絶縁フィルム８を介して積層された＋側導
電性プレーンで、その周縁にはＶＤＤ用インナーリード
９、９、…が形成されている。１０は＋側導電性プレー
ン７表面に例えば銀エポキシペーストにより熱加熱処理
により接着された半導体チップ、１１、１１、…は該半
導体チップ１０の表面に形成された電極パッドであり、
そのうち１１ｓ、１１ｓ、…はＶＤＤ側電源供給用電極
パッド、１１ｄ、１１ｄ、…はＶＳＳ側電源供給用電極
パッド、それ以外の電極パッド１１、１１、…は信号用
電極パッドである。１２、１２、…はインナーリードと
電極パッドとの間あるいは電源用インナーリード間を接
続するワイヤ、１３は封止樹脂である。尚、導電性プレ
ーン７及びダイパッド２に形成されたインナーリード６
、６、…及び９、９、…はその先端の高さが他のインナ
ーリード４、４、…と同じ高さになるようにデプレスさ
れている。
【００１２】本樹脂封止型半導体装置は、リードフレー
ム１としてダイパッド２の周縁にＶＳＳ用インナーリー
ド６、６、…を形成し、該ダイパッド２の表面に、周縁
にＶＤＤ用インナーリード９、９、…を形成した導電性
プレーン７を絶縁フィルム８を介して積層したものを用
い、そして、半導体チップ１０の電源供給用電極パッド
１１ｓ、１１ｓ、…、１１ｄ、１１ｄ、…には電源供給
用外部端子リードのアウターリード、インナーリード、
導電性プレーン２・７及び電源用インナーリード６、６
、…、７、７、…を介して電源電圧が印加されるように
なっている。具体的には、ＶＳＳについては、半導体チ
ップ吊りリード３のアウターリード部分から電源のアー
ス電位を受け、その電位は、半導体チップ吊りリード３
から絶縁フィルム（−側導電性プレーン）２、ＶＳＳ用
インナーリード６、６、…及びワイヤ１２、１２、…を
経由してＶＳＳ用電極パッド１１ｓ、１１ｓ、…に伝達
される。 又、ＶＤＤについては、普通の電源用外部端子リード４
ｄ、ワイヤ１２，＋側導電性プレーン７、ＶＤＤ用イン
ナーリード９、９、…及びワイヤ１２、１２、…を経由
してＶＤＤ用電極パッド１１ｄ、１１ｄ、…に伝達され
る。
【００１３】このような樹脂封止型半導体装置によれば
、半導体チップの大型化、高集積化に伴って信号用電極
パッドが増加し、電源供給用電極パッドが増加しても、
樹脂封止型半導体装置の電源用外部端子リードはその電
源供給用電極パッドの増加に応じて増やすことは必要で
はない。というのは、半導体チップ１０の各電源供給用
電極パッド１１ｄ、１１ｄ、…、１１ｓ、１１ｓ、…は
直接的にはダイパッド２（−側導電性プレーン）、＋側
導電性プレーン７の周縁に形成された電源用インナーリ
ード６、６、…９、９、…から電圧を受ければ良いから
であり、電源用外部端子リード４ｄ、４ｓはダイパッド
２、＋側導電性プレーン７にさえ電位を与えれば良いの
で一対でも済む。少なくとも半導体チップ１０の電源供
給用電極パッドの数よりも相当に少なくて良いのである
。
【００１４】このように、樹脂封止型半導体装置の電源
用外部端子リードを電源供給用電極パッドの増加に応じ
て増すことは必要ではないので、外部端子リードの樹脂
封止型半導体装置に占める面積が広くなり樹脂封止型半
導体装置の実装密度の向上が阻まれるという問題を回避
し易くなる。また、外部端子リードの数が徒らに多くな
ることがないので、ボンディングワイヤの長さも短くし
易くなる。従って、インピーダンス成分を小さくし易く
なり、また、耐ノイズ性、高速性を高め易くなり、更に
は、クロックスキューも少なくできる。
【００１５】
【発明の効果】本発明樹脂封止型半導体装置は、ダイパ
ッドの周縁に複数の電源用インナーリードを有し、その
ダイパッドの主面に、周縁に複数の電源用インナーリー
ドを有する導電性プレーンを絶縁フィルムを介して接着
したものをリードフレームとして用い、外部から電源用
外部端子リードを介して受ける電源電圧をその電源用外
部端子リードの電源用インナーリードから上記ダイパッ
ド及び導電性プレーンと、該ダイパッド及び導電性プレ
ーンの周縁に形成された電源用インナーリードを介して
半導体チップの各電源供給用電極パッド対に印加するよ
うにしたことを特徴とするものである。従って、本発明
樹脂封止型半導体装置によれば、半導体チップの大型化
、高集積化に伴って信号用電極パッドが増加し、電源供
給用電極パッドが増加しても、樹脂封止型半導体装置の
電源用外部端子リードはその電源供給用電極パッドの増
加に応じて増やすことは必要ではない。依って、外部端
子リードの樹脂封止型半導体装置に占める面積が広くな
り樹脂封止型半導体装置の実装密度の向上が阻まれると
いう問題を回避し易くなる。また、外部端子リードの数
が徒らに多くなることがないので、ボンディングワイヤ
の長さも短くし易くなる。従って、インピーダンス成分
を小さくし易くなり、耐ノイズ性、高速性を高め易くな
り、又、クロックスキューも少なくできる。
【００１６】本発明リードフレームは、ダイパッドの周
縁に電源用インナーリードが形成され、該ダイパッドの
一方の主面に、周縁に複数の電源用インナーリードが形
成された導電性プレーンが絶縁フィルムを介して接着さ
れてなることを特徴とするものである。従って、本発明
リードフレームによれば、ダイパッド及び導電性プレー
ンの周縁に形成されたインナーリードを通して半導体チ
ップの電源電極パッドに電極を印加することを可能にで
き、電源電極パッドの数が多くてもそれに伴って電源用
外部端子リードの数を増やすことを必要でなくすことが
できる。そして、かかるリードフレームはダイパッドに
インナーリードを形成し、該ダイパッドに、インナーリ
ードを有する導電性プレーンを絶縁フィルムを介して接
続するだけで製造できる。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）は本発明樹脂封止型半導体装置
の一つの実施例を示すもので、（Ａ）は断面図、（Ｂ）
はワイヤボンディング部を示す拡大平面図である。
【図２】（Ａ）、（Ｂ）は図１の樹脂封止型半導体装置
の製造に使用するリードフレームを示すもので、（Ａ）
は断面図、（Ｂ）は分解斜視図である。
【符号の説明】
１　　リードフレーム ２　　ダイパッド（ＶＳＳ側導電性プレーン）３、４ｓ
　　電源用外部端子リード ４ｄ　　電源用外部端子リード ５　　アウターリード ６　　ダイパッド２の電源用インナーリード７　　導電
性プレーン（ＶＤＤ側導電性プレーン）８　　絶縁フィ
ルム ９　　導電性プレーン７の電源用インナーリード１０　
　半導体チップ １１　　電極パッド １１ｓ、１１ｄ　　電源供給用電極パッド１２　　ワイ
ヤ １３　　封止樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】　　ダイパッドの周縁に複数の電源用イン
    ナーリードを有するリードフレームの該ダイパッドの主
    面に絶縁フィルムを介して導電性プレーンが積層され、
    上記導電性プレーンの表面に半導体チップがダイボンデ
    ィングされ、電源用インナーリードとして上記ダイパッ
    ド及び導電性プレーンの周縁に形成されたところの一体
    に連なるアウターリードを有しないものと、信号用イン
    ナーリードのように一体に連なるアウターリードを有す
    る電源用インナーリードを有し、上記各電源用インナー
    リード及び信号用インナーリードの端部が上記半導体チ
    ップの側方に配置され、更に半導体チップの電極と接続
    され、そして、アウターリードを有する電源用インナー
    リードと、上記ダイパッド及び上記導電性プレーンに形
    成された電源用インナーリードとの間が電気的に接続さ
    れてなることを特徴とする樹脂封止型半導体装置【請求
    項２】　　ダイパッドの周縁に電源用インナーリードが
    形成され、上記ダイパッドの一方の主面に、周縁に複数
    の電源用インナーリードが形成された導電性プレーンが
    絶縁フィルムを介して接着されてなることを特徴とする
    請求項１記載の樹脂封止型半導体装置の製造に使用する
    リードフレーム
JP3112404A 1991-04-16 1991-04-16 樹脂封止型半導体装置とそれの製造に使用するリードフレーム Pending JPH04317364A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3112404A JPH04317364A (ja) 1991-04-16 1991-04-16 樹脂封止型半導体装置とそれの製造に使用するリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3112404A JPH04317364A (ja) 1991-04-16 1991-04-16 樹脂封止型半導体装置とそれの製造に使用するリードフレーム

Publications (1)

Publication Number Publication Date
JPH04317364A true JPH04317364A (ja) 1992-11-09

Family

ID=14585810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3112404A Pending JPH04317364A (ja) 1991-04-16 1991-04-16 樹脂封止型半導体装置とそれの製造に使用するリードフレーム

Country Status (1)

Country Link
JP (1) JPH04317364A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945731A (en) * 1995-10-11 1999-08-31 Nec Corporation Resin encapsulated semiconductor device and method for manufacturing the same
DE10149318A1 (de) * 2001-10-05 2003-05-08 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlussplatte und Verfahren zu seiner Herstellung
JP2006253681A (ja) * 2005-03-07 2006-09-21 Agere Systems Inc 集積回路パッケージ
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5945731A (en) * 1995-10-11 1999-08-31 Nec Corporation Resin encapsulated semiconductor device and method for manufacturing the same
DE10149318A1 (de) * 2001-10-05 2003-05-08 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlussplatte und Verfahren zu seiner Herstellung
US7230321B2 (en) * 2003-10-13 2007-06-12 Mccain Joseph Integrated circuit package with laminated power cell having coplanar electrode
JP2006253681A (ja) * 2005-03-07 2006-09-21 Agere Systems Inc 集積回路パッケージ
JP2013141026A (ja) * 2005-03-07 2013-07-18 Agere Systems Inc 集積回路パッケージ

Similar Documents

Publication Publication Date Title
US5646831A (en) Electrically enhanced power quad flat pack arrangement
US6153924A (en) Multilayered lead frame for semiconductor package
US6486535B2 (en) Electronic package with surface-mountable device built therein
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
JP2546195B2 (ja) 樹脂封止型半導体装置
JP2509027B2 (ja) 半導体装置
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
US10211134B2 (en) Semiconductor package
JPH04307943A (ja) 半導体装置
KR100621547B1 (ko) 멀티칩 패키지
JP2938344B2 (ja) 半導体装置
US9852966B2 (en) Semiconductor package
JPH04317364A (ja) 樹脂封止型半導体装置とそれの製造に使用するリードフレーム
JPH0521698A (ja) 半導体装置
JP2524482B2 (ja) Ｑｆｐ構造半導体装置
JPH02343A (ja) 電子部品搭載用基板
JP2990120B2 (ja) 半導体装置
JPH09252076A (ja) Ｉｃ及びｉｃ用リードフレーム
JP2737332B2 (ja) 集積回路装置
JPH04127563A (ja) 半導体装置用パッケージ
JP2000269376A (ja) 半導体装置
JPH04326556A (ja) 樹脂封止型半導体装置
JP2830816B2 (ja) 樹脂封止型半導体装置
JP2629461B2 (ja) 樹脂封止形半導体装置
JPS63305542A (ja) ピングリツドアレイパツケ−ジ