JP3063846B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3063846B2 JP3063846B2 JP10119482A JP11948298A JP3063846B2 JP 3063846 B2 JP3063846 B2 JP 3063846B2 JP 10119482 A JP10119482 A JP 10119482A JP 11948298 A JP11948298 A JP 11948298A JP 3063846 B2 JP3063846 B2 JP 3063846B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- frame
- integrated circuit
- semiconductor integrated
- gnd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05023—Disposition the whole internal layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、配線テープを使用
したBGAやCSPなどの半導体装置に関する。
したBGAやCSPなどの半導体装置に関する。
【0002】
【従来の技術】近年、半導体装置は多ピン化、小型化の
要請が強く、これに伴いBGAやCSPと称される半導
体装置が提案されている。このような半導体装置の一例
として、例えば特開平9−55447号公報に示される
ものがある。図8はこの公報に記載の半導体装置を示し
たものである。図8において(A)は公報記載の半導体
装置を(B)のC−C’線で切って見た断面図、(B)
は(A)のA―A’線断面図、(C)は(A)のB−
B’線断面図を示している。この図に示すように上記公
報の半導体装置は、TABテープ102の窓内に延出し
ているインナーリード102fに半導体集積回路素子
(以下、チップと称す)101の内部電極101aを接
続し、TABテープ102を金属製のサポートフレーム
107に接着し、チップ101の周囲をポッティング樹
脂106で覆ったものである。因みにTABテープ10
2の回路パターン102a及びインナーリード102f
は、枠形状のベース材(例えばポリイミドテープ)10
2c上に接着した金属箔をエッチングすることで形成さ
れており、回路パターン102aは外部端子104を接
続する部分を除いてカバーレジスト102eで覆われて
いる。
要請が強く、これに伴いBGAやCSPと称される半導
体装置が提案されている。このような半導体装置の一例
として、例えば特開平9−55447号公報に示される
ものがある。図8はこの公報に記載の半導体装置を示し
たものである。図8において(A)は公報記載の半導体
装置を(B)のC−C’線で切って見た断面図、(B)
は(A)のA―A’線断面図、(C)は(A)のB−
B’線断面図を示している。この図に示すように上記公
報の半導体装置は、TABテープ102の窓内に延出し
ているインナーリード102fに半導体集積回路素子
(以下、チップと称す)101の内部電極101aを接
続し、TABテープ102を金属製のサポートフレーム
107に接着し、チップ101の周囲をポッティング樹
脂106で覆ったものである。因みにTABテープ10
2の回路パターン102a及びインナーリード102f
は、枠形状のベース材(例えばポリイミドテープ)10
2c上に接着した金属箔をエッチングすることで形成さ
れており、回路パターン102aは外部端子104を接
続する部分を除いてカバーレジスト102eで覆われて
いる。
【0003】このような構造では、配線テープ102に
外部端子104とサポートフレーム107を電気的に導
通させるためのスルーホールを設けることで、サポート
フレーム107にGNDプレーンの機能を持たせること
ができる。
外部端子104とサポートフレーム107を電気的に導
通させるためのスルーホールを設けることで、サポート
フレーム107にGNDプレーンの機能を持たせること
ができる。
【0004】また、上記公報のBGA型半導体装置とは
別構造のものとして、図9に示す半導体装置が提案され
ている。図9において(A)は別の従来例の半導体装置
を(B)のC−C’線で切って見た断面図、(B)は
(A)のA―A’線断面図、(C)は(A)のB−B’
線断面図を示している。この図に示す半導体装置は、チ
ップ201と単層の配線テープ202と外形保持のため
のモールド樹脂203より構成されている。チップ20
1上の内部電極201aは、配線テープ202のベース
材202cに設けたスルーホール202bとベース材2
02c上の回路パターン202aとを介して外部端子
(例えば半田ボール)204に接続されている。回路パ
ターン202aは、外部端子204が接続される部分と
スルーホール202bの部分とを除いて、カバーレジス
ト202eで覆われている。チップ201上の内部電極
201aと配線テープ202のスルーホール202bと
はバンプによって接続されている。この接続方法はイン
ナーバンプボンディング(IBB)法と呼ばれている。
配線テープ202とチップ201は熱圧着方法を用い
て、配線テープ202に設けた接着封止材202dで密
着されている。チップ201の周囲を覆っているモール
ド樹脂203はトランスファーモールド法により形成さ
れている。
別構造のものとして、図9に示す半導体装置が提案され
ている。図9において(A)は別の従来例の半導体装置
を(B)のC−C’線で切って見た断面図、(B)は
(A)のA―A’線断面図、(C)は(A)のB−B’
線断面図を示している。この図に示す半導体装置は、チ
ップ201と単層の配線テープ202と外形保持のため
のモールド樹脂203より構成されている。チップ20
1上の内部電極201aは、配線テープ202のベース
材202cに設けたスルーホール202bとベース材2
02c上の回路パターン202aとを介して外部端子
(例えば半田ボール)204に接続されている。回路パ
ターン202aは、外部端子204が接続される部分と
スルーホール202bの部分とを除いて、カバーレジス
ト202eで覆われている。チップ201上の内部電極
201aと配線テープ202のスルーホール202bと
はバンプによって接続されている。この接続方法はイン
ナーバンプボンディング(IBB)法と呼ばれている。
配線テープ202とチップ201は熱圧着方法を用い
て、配線テープ202に設けた接着封止材202dで密
着されている。チップ201の周囲を覆っているモール
ド樹脂203はトランスファーモールド法により形成さ
れている。
【0005】この構造によれば、上記の公報によるTA
Bテープを用いた半導体装置に比べてチップが占める範
囲の上にも外部端子を配置することができるため、内部
電極と外部端子とを結ぶ配線パターンの長さを短くする
ことができ、その結果、電気特性が向上するとともに、
実装基板への放熱特性も良くなる。さらに、TABテー
プのインナーリードと異なり、外部端子の配置が自由で
ある。
Bテープを用いた半導体装置に比べてチップが占める範
囲の上にも外部端子を配置することができるため、内部
電極と外部端子とを結ぶ配線パターンの長さを短くする
ことができ、その結果、電気特性が向上するとともに、
実装基板への放熱特性も良くなる。さらに、TABテー
プのインナーリードと異なり、外部端子の配置が自由で
ある。
【0006】
【発明が解決しようとする課題】図9に示した半導体装
置においてノイズ低減など電気特性を向上するために
は、例えば、配線テープ202のベース材202cの外
周にGNDプレーンや電源プレーンを設け、チップ20
1のGND用電極からGNDプレーンへ、あるいはチッ
プの電源用電極から電源プレーンへと配線パターンを、
信号用外部端子が接続されるパッド間に通して引き回す
ことが考えられる。しかし、更なる多ピン化が進むと、
信号用外部端子が接続されるパッド間のピッチは狭くな
り、パッド間に通せる配線パターンの本数に限界が生じ
るため、GND用配線パターンや電源用配線パターンの
引き回しが困難になる。よって、多ピン化が進むとノイ
ズ低減などの電気特性の改善が図れなくなる恐れがあ
る。
置においてノイズ低減など電気特性を向上するために
は、例えば、配線テープ202のベース材202cの外
周にGNDプレーンや電源プレーンを設け、チップ20
1のGND用電極からGNDプレーンへ、あるいはチッ
プの電源用電極から電源プレーンへと配線パターンを、
信号用外部端子が接続されるパッド間に通して引き回す
ことが考えられる。しかし、更なる多ピン化が進むと、
信号用外部端子が接続されるパッド間のピッチは狭くな
り、パッド間に通せる配線パターンの本数に限界が生じ
るため、GND用配線パターンや電源用配線パターンの
引き回しが困難になる。よって、多ピン化が進むとノイ
ズ低減などの電気特性の改善が図れなくなる恐れがあ
る。
【0007】この対策として、配線テープを多層化し
て、信号層、GND層、電源層に分けることが考えられ
るが、多層の配線テープは高価であり、製品の低コスト
化が図れない。
て、信号層、GND層、電源層に分けることが考えられ
るが、多層の配線テープは高価であり、製品の低コスト
化が図れない。
【0008】そこで本発明の目的は、安価な単層の配線
テープを用いた状態でGNDラインや電源ラインを強化
したり信号特性を向上させたりすることができ、かつ、
更なる多ピン化にも対応することができる半導体装置を
提供することにある。
テープを用いた状態でGNDラインや電源ラインを強化
したり信号特性を向上させたりすることができ、かつ、
更なる多ピン化にも対応することができる半導体装置を
提供することにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、インナーバンプボンディング(IB
B)でチップが電気的に接続された単層の配線テープ
が、GNDプレーンや電源プレーンを設けたプリント基
板に接着されている。そして、チップ上の電極のうちの
電源用電極やGND用電極に接続されている前記配線テ
ープの配線パターンはインナーバンプボンディングによ
り前記GNDプレーンや電源プレーンに一旦接続され、
さらに前記GNDプレーンや電源プレーンを介して、配
線テープ上に配置された複数の外部端子のうちの電源用
外部端子やGND用外部端子にまで引き回されている。
に、本発明では、インナーバンプボンディング(IB
B)でチップが電気的に接続された単層の配線テープ
が、GNDプレーンや電源プレーンを設けたプリント基
板に接着されている。そして、チップ上の電極のうちの
電源用電極やGND用電極に接続されている前記配線テ
ープの配線パターンはインナーバンプボンディングによ
り前記GNDプレーンや電源プレーンに一旦接続され、
さらに前記GNDプレーンや電源プレーンを介して、配
線テープ上に配置された複数の外部端子のうちの電源用
外部端子やGND用外部端子にまで引き回されている。
【0010】このような構成では、GND層や電源層を
配線テープではなく、チップを囲むプリント基板に設け
たことにより配線テープは信号配線に特化できる。その
ため、より高密度の信号配線を配置することで多ピン化
に対応することができたり、配線ピッチをゆるめること
で配線テープのコスト低減、ノイズ低減を図ることがで
きる。また、GND、電源層を大きく別の層とすること
により相互インダクタンスの低減が図れる。さらに、プ
リント基板は、高密度な信号配線を施さずに、単純なG
NDプレーンや電源プレーンを有するのみとしたので安
価であり、配線テープとの接続もチップ上の電極と同じ
IBB方法を使用するため容易であり、総合的にみる
と、多層の配線テープを使用するのに比べ、コスト低減
が図れる。
配線テープではなく、チップを囲むプリント基板に設け
たことにより配線テープは信号配線に特化できる。その
ため、より高密度の信号配線を配置することで多ピン化
に対応することができたり、配線ピッチをゆるめること
で配線テープのコスト低減、ノイズ低減を図ることがで
きる。また、GND、電源層を大きく別の層とすること
により相互インダクタンスの低減が図れる。さらに、プ
リント基板は、高密度な信号配線を施さずに、単純なG
NDプレーンや電源プレーンを有するのみとしたので安
価であり、配線テープとの接続もチップ上の電極と同じ
IBB方法を使用するため容易であり、総合的にみる
と、多層の配線テープを使用するのに比べ、コスト低減
が図れる。
【0011】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【0012】図1は、本発明の実施の一形態による半導
体装置を示したものである。図J1において(A)は本
実施形態による半導体装置を(B)のC−C’線で切っ
て見た断面図、(B)は(A)のA―A’線断面図、
(C)は(A)のB−B’線断面図を示している。この
図に示す半導体装置は、チップ1が接続された単層の配
線テープ2と、チップ1の側面を囲む枠板であって配線
テープ2と接続され、片面にGNDプレーン又は電源プ
レーンとしてのプレーン状金属パターン5aを有するガ
ラスエポキシ製のプリント基板5とから構成されてい
る。配線テープ2は接着封止材2d、ベース材2c、回
路パターン2a、およびカバーレジスト2eから成る。
接着封止材2dはベース材2cの一方の面に設けられて
いて、チップ1及びプリント基板5と接着されている。
ベース材2c及び接着封止材2dには、チップ1の内部
電極1a及びプリント基板5のプレーン状金属パターン
5aの位置に対応してスルーホール2bが設けられてい
る。各スルーホール2bの内部には金属メッキが充填さ
れており、各スルーホール2bはIBB(インナーバン
プボンディング)方法でチップ1の内部電極1aやプリ
ント基板5上のプレーン状金属パターン5aと接続され
ている。ベース材2cのもう一方の面(接着封止材2と
反対側の面)には回路パターン2aが設けられている。
体装置を示したものである。図J1において(A)は本
実施形態による半導体装置を(B)のC−C’線で切っ
て見た断面図、(B)は(A)のA―A’線断面図、
(C)は(A)のB−B’線断面図を示している。この
図に示す半導体装置は、チップ1が接続された単層の配
線テープ2と、チップ1の側面を囲む枠板であって配線
テープ2と接続され、片面にGNDプレーン又は電源プ
レーンとしてのプレーン状金属パターン5aを有するガ
ラスエポキシ製のプリント基板5とから構成されてい
る。配線テープ2は接着封止材2d、ベース材2c、回
路パターン2a、およびカバーレジスト2eから成る。
接着封止材2dはベース材2cの一方の面に設けられて
いて、チップ1及びプリント基板5と接着されている。
ベース材2c及び接着封止材2dには、チップ1の内部
電極1a及びプリント基板5のプレーン状金属パターン
5aの位置に対応してスルーホール2bが設けられてい
る。各スルーホール2bの内部には金属メッキが充填さ
れており、各スルーホール2bはIBB(インナーバン
プボンディング)方法でチップ1の内部電極1aやプリ
ント基板5上のプレーン状金属パターン5aと接続され
ている。ベース材2cのもう一方の面(接着封止材2と
反対側の面)には回路パターン2aが設けられている。
【0013】回路パターン2aは、チップ1上の電源ま
たはGND用の内部電極と接続されたスルーホール2b
からプリント基板5上のプレーン状金属パターン5aと
接続されたスルーホール2bまでと、プリント基板5上
のプレーン状金属パターン5aと接続されたスルーホー
ル2bから所望の外部端子4の搭載パッドまでと、チッ
プ1上の信号用の内部電極と接続されたスルーホール2
bから所望の外部端子4の搭載パッドまでに形成されて
いる(図1(B)参照)。そして回路パターン2aは、
外部端子(例えば半田ボール)4の接続されるパッド部
分やスルーホール2bの直上部分を除いてカバーレジス
ト2eで覆われている。また、チップ1の周囲はポッテ
ィング樹脂6で覆われている。
たはGND用の内部電極と接続されたスルーホール2b
からプリント基板5上のプレーン状金属パターン5aと
接続されたスルーホール2bまでと、プリント基板5上
のプレーン状金属パターン5aと接続されたスルーホー
ル2bから所望の外部端子4の搭載パッドまでと、チッ
プ1上の信号用の内部電極と接続されたスルーホール2
bから所望の外部端子4の搭載パッドまでに形成されて
いる(図1(B)参照)。そして回路パターン2aは、
外部端子(例えば半田ボール)4の接続されるパッド部
分やスルーホール2bの直上部分を除いてカバーレジス
ト2eで覆われている。また、チップ1の周囲はポッテ
ィング樹脂6で覆われている。
【0014】次に、本実施形態による半導体装置の製造
方法について説明する。図2は本発明による半導体装置
の製造工程の一例を示したものである。
方法について説明する。図2は本発明による半導体装置
の製造工程の一例を示したものである。
【0015】まず、図2(A)に示すようにチップ1を
配線テープ2の接着封止材2dに熱圧着方法で接着させ
る。このとき、配線テープ2のスルーホール2bに設け
られたバンプ2lをチップ1の内部電極1a上に合わせ
ておく。
配線テープ2の接着封止材2dに熱圧着方法で接着させ
る。このとき、配線テープ2のスルーホール2bに設け
られたバンプ2lをチップ1の内部電極1a上に合わせ
ておく。
【0016】次に、図2(B)に示すようにボンディン
グツール9によって、配線テープ2のスルーホール2b
内に充填された金属メッキとチップ1の内部電極1aと
をバンプ2lを介して接続する。
グツール9によって、配線テープ2のスルーホール2b
内に充填された金属メッキとチップ1の内部電極1aと
をバンプ2lを介して接続する。
【0017】次に、図2(C)に示すように枠状のプリ
ント基板5の窓の中にチップ1を通すようにしてプリン
ト基板5を配線テープ2の接着封止材2dに熱圧着方法
で接着させる。このとき、配線テープ2のスルーホール
2bに設けられたバンプ2lに、プリント基板5上のプ
レーン状金属パターン5aが接触する。
ント基板5の窓の中にチップ1を通すようにしてプリン
ト基板5を配線テープ2の接着封止材2dに熱圧着方法
で接着させる。このとき、配線テープ2のスルーホール
2bに設けられたバンプ2lに、プリント基板5上のプ
レーン状金属パターン5aが接触する。
【0018】次に、図2(D)に示すようにボンディン
グツール9によって、配線テープ2のスルーホール2b
内に充填された金属メッキとプリント基板5上のプレー
ン状金属パターン5aとをバンプ2lを介して接続す
る。
グツール9によって、配線テープ2のスルーホール2b
内に充填された金属メッキとプリント基板5上のプレー
ン状金属パターン5aとをバンプ2lを介して接続す
る。
【0019】次に、図2(E)に示すようにチップ1と
プリント基板5との間に生じた隙間をポッティング樹脂
6で封止する。
プリント基板5との間に生じた隙間をポッティング樹脂
6で封止する。
【0020】最後に、図2(F)に示すようにチップ1
の内部電極1aやプリント基板5のプレーン状金属パタ
ーン5aと繋がったパッド上に外部端子(例えば半田ボ
ール)4を接続する。
の内部電極1aやプリント基板5のプレーン状金属パタ
ーン5aと繋がったパッド上に外部端子(例えば半田ボ
ール)4を接続する。
【0021】上述した構造の半導体装置では、チップ上
のGNDや電源用の電極からIBB方法により接続され
た配線パターンは、チップを囲むプリント基板上に設け
られたプレーン状金属パターンにIBB方法により一旦
接続され、更にそのプレーン状金属パターンを介して、
外部端子に繋がる配線パターンとIBB方法により接続
されている。一方、チップ上の信号用の電極からIBB
方法により接続された配線パターンは、プリント基板上
のプレーン状金属パターンを介することなく、そのまま
外部端子まで引き回されている。これにより、安価な単
層の配線テープのままでGNDライン又は電源ラインが
強化され、ノイズの低減が図れる。
のGNDや電源用の電極からIBB方法により接続され
た配線パターンは、チップを囲むプリント基板上に設け
られたプレーン状金属パターンにIBB方法により一旦
接続され、更にそのプレーン状金属パターンを介して、
外部端子に繋がる配線パターンとIBB方法により接続
されている。一方、チップ上の信号用の電極からIBB
方法により接続された配線パターンは、プリント基板上
のプレーン状金属パターンを介することなく、そのまま
外部端子まで引き回されている。これにより、安価な単
層の配線テープのままでGNDライン又は電源ラインが
強化され、ノイズの低減が図れる。
【0022】次に、本発明の他の実施の形態について述
べる。
べる。
【0023】図3は本発明のその他の実施形態による半
導体装置を示したものであり、(A)は縦断面図、
(B)はチップ側から見た平面図である。本発明では、
上述した実施形態の構造に加えて、図3に示すようにプ
リント基板5の一面にGNDプレーン5cと電源プレー
ン5bを設け、その反対側面にチップコンデンサ8又は
チップ抵抗を設けることによって、ノイズ低減を図るこ
とができる。
導体装置を示したものであり、(A)は縦断面図、
(B)はチップ側から見た平面図である。本発明では、
上述した実施形態の構造に加えて、図3に示すようにプ
リント基板5の一面にGNDプレーン5cと電源プレー
ン5bを設け、その反対側面にチップコンデンサ8又は
チップ抵抗を設けることによって、ノイズ低減を図るこ
とができる。
【0024】図4に図3に示したプリント基板5の構造
を示す。プリント基板5において図4に示すように、配
線テープ2側となる面にGNDプレーン5cと電源プレ
ーン5bが環状に設けられ、その反対側面にはチップコ
ンデンサ8が搭載される搭載パッド5eが設けられてい
る。チップコンデンサ8の一方の電極が接続される搭載
パッド5eは電源プレーン5bに、チップコンデンサ8
のもう一方の電極が接続される搭載パッド5eはGND
プレーン5cにそれぞれバイアホール5dを介して接続
されている。
を示す。プリント基板5において図4に示すように、配
線テープ2側となる面にGNDプレーン5cと電源プレ
ーン5bが環状に設けられ、その反対側面にはチップコ
ンデンサ8が搭載される搭載パッド5eが設けられてい
る。チップコンデンサ8の一方の電極が接続される搭載
パッド5eは電源プレーン5bに、チップコンデンサ8
のもう一方の電極が接続される搭載パッド5eはGND
プレーン5cにそれぞれバイアホール5dを介して接続
されている。
【0025】このプリント基板5上に設けられたGND
プレーン5c、電源プレーン5bを、例えば図5に示す
ような配線テープ2と接続することにより、ノイズの低
減が図られている。図5は図3に示した配線テープの一
例を示したものであり、(A)は外部端子の搭載パッド
側から見た平面図、(B)は(A)のA−A’線断面
図、(C)は(B)のB−B’線断面図である。この図
において、チップ上の電源用電極に繋がる配線パターン
2fはIBB法によりプリント基板5上の電源プレーン
5bに一旦接続され、更にその電源プレーン5bを介し
て、電源用外部端子の搭載パッド2gに繋がる配線パタ
ーンとIBB方法により接続されている。GND用電極
に繋がる配線パターン2hはIBB法によりプリント基
板5上のGNDプレーン5cに一旦接続され、更にその
GNDプレーン5cを介して、GND用外部端子の搭載
パッド2iに繋がる配線パターンとIBB方法により接
続されている。チップ上の信号用の電極にIBB方法に
より接続された配線パターン2jは、プリント基板5上
の電源プレーン5bやGNDプレーン5cを介すること
なく、そのまま信号用外部端子の搭載パッド2kまで引
き回されている。さらに、電源プレーン5bにチップコ
ンデンサ8の一方の電極が接続され、そのチップコンデ
ンサ8の他方の電極はGNDプレーン5cに接続されて
いる。これにより、安価な単層の配線テープのままでG
NDラインと電源ラインが強化され、ノイズの低減が図
れる。また、チップコンデンサ8又はチップ抵抗の値に
よって、インピーダンス整合を行える効果もある。
プレーン5c、電源プレーン5bを、例えば図5に示す
ような配線テープ2と接続することにより、ノイズの低
減が図られている。図5は図3に示した配線テープの一
例を示したものであり、(A)は外部端子の搭載パッド
側から見た平面図、(B)は(A)のA−A’線断面
図、(C)は(B)のB−B’線断面図である。この図
において、チップ上の電源用電極に繋がる配線パターン
2fはIBB法によりプリント基板5上の電源プレーン
5bに一旦接続され、更にその電源プレーン5bを介し
て、電源用外部端子の搭載パッド2gに繋がる配線パタ
ーンとIBB方法により接続されている。GND用電極
に繋がる配線パターン2hはIBB法によりプリント基
板5上のGNDプレーン5cに一旦接続され、更にその
GNDプレーン5cを介して、GND用外部端子の搭載
パッド2iに繋がる配線パターンとIBB方法により接
続されている。チップ上の信号用の電極にIBB方法に
より接続された配線パターン2jは、プリント基板5上
の電源プレーン5bやGNDプレーン5cを介すること
なく、そのまま信号用外部端子の搭載パッド2kまで引
き回されている。さらに、電源プレーン5bにチップコ
ンデンサ8の一方の電極が接続され、そのチップコンデ
ンサ8の他方の電極はGNDプレーン5cに接続されて
いる。これにより、安価な単層の配線テープのままでG
NDラインと電源ラインが強化され、ノイズの低減が図
れる。また、チップコンデンサ8又はチップ抵抗の値に
よって、インピーダンス整合を行える効果もある。
【0026】また、上記のプリント基板5の配線パター
ンに代えて、次のような構成にすればノイズを一層低減
することができる。図6は図3に示した配線テープの別
の例を示したものであり、(A)は外部端子の搭載パッ
ド側から見た平面図、(B)は(A)のA−A’線断面
図、(C)は(B)のB−B’線断面図である。すなわ
ち配線テープ2において、図6に示すようにGND用配
線パターン2hがプレーン状の金属パターンになってお
り、このGND用配線パターン2hで信号用配線パター
ン2jが挟まれている。この事により、信号用配線パタ
ーン2jが電気的にシールドされるため、信号ラインに
おけるノイズを低減することができる。また本発明で
は、上述した構造に加えて、図7に示すようにチップ及
びプリント基板5にヒートシンク10を接着材11で接
着することにより、放熱性を向上させることもできる。
ンに代えて、次のような構成にすればノイズを一層低減
することができる。図6は図3に示した配線テープの別
の例を示したものであり、(A)は外部端子の搭載パッ
ド側から見た平面図、(B)は(A)のA−A’線断面
図、(C)は(B)のB−B’線断面図である。すなわ
ち配線テープ2において、図6に示すようにGND用配
線パターン2hがプレーン状の金属パターンになってお
り、このGND用配線パターン2hで信号用配線パター
ン2jが挟まれている。この事により、信号用配線パタ
ーン2jが電気的にシールドされるため、信号ラインに
おけるノイズを低減することができる。また本発明で
は、上述した構造に加えて、図7に示すようにチップ及
びプリント基板5にヒートシンク10を接着材11で接
着することにより、放熱性を向上させることもできる。
【0027】
【発明の効果】以上説明したように本発明は、GND層
や電源層を配線テープではなく、チップを囲むプリント
基板に設けたことにより配線テープは信号配線に特化で
きる。そのため、より高密度の信号配線を配置すること
で多ピン化に対応することができたり、配線ピッチをゆ
るめることで配線テープのコスト低減、ノイズ低減を図
ることができる。また、GND、電源層を大きく別の層
とすることにより相互インダクタンスの低減が図れる。
信号、GND、電源各層を分ける方法としては多層の配
線テープを使用する方法があるが、多層の配線テープは
単層の配線テープより高価である。この発明では、プリ
ント基板は、高密度な信号配線を施さずに、単純なGN
Dプレーンや電源プレーンを有するのみとしたので安価
であり、配線テープとの接続もチップ上の電極と同じI
BB方法を使用するため容易であり、総合的にみると、
多層の配線テープを使用するのに比べ、コスト低減が図
れる。
や電源層を配線テープではなく、チップを囲むプリント
基板に設けたことにより配線テープは信号配線に特化で
きる。そのため、より高密度の信号配線を配置すること
で多ピン化に対応することができたり、配線ピッチをゆ
るめることで配線テープのコスト低減、ノイズ低減を図
ることができる。また、GND、電源層を大きく別の層
とすることにより相互インダクタンスの低減が図れる。
信号、GND、電源各層を分ける方法としては多層の配
線テープを使用する方法があるが、多層の配線テープは
単層の配線テープより高価である。この発明では、プリ
ント基板は、高密度な信号配線を施さずに、単純なGN
Dプレーンや電源プレーンを有するのみとしたので安価
であり、配線テープとの接続もチップ上の電極と同じI
BB方法を使用するため容易であり、総合的にみると、
多層の配線テープを使用するのに比べ、コスト低減が図
れる。
【図1】本発明の実施の一形態による半導体装置を示し
た図である。
た図である。
【図2】本発明による半導体装置の製造工程の一例を示
した工程図である。
した工程図である。
【図3】本発明のその他の実施形態による半導体装置を
示した図である。
示した図である。
【図4】図3に示したプリント基板の構造を示した図で
ある。
ある。
【図5】図3に示した配線テープの一例を示した図であ
る。
る。
【図6】図3に示した配線テープの別の例を示した図で
ある。
ある。
【図7】本発明のその他の実施形態による半導体装置を
示した図である。
示した図である。
【図8】特開平9−55447号公報による従来の半導
体装置を示した図である。
体装置を示した図である。
【図9】図9の半導体装置とは別の従来例を示した図で
ある。
ある。
1 チップ 1a 内部電極 2 配線テープ 2a 回路パターン 2b スルーホール 2c ベース材 2d 接着封止材 2e カバーレジスト 2f 電源用配線パターン 2g 電源用外部端子の搭載パッド 2h GND用配線パターン 2i GND用外部端子の搭載パッド 2j 信号用配線パターン 2k 信号用外部端子の搭載パッド 2l バンプ 4 外部端子 5 プリント基板 5a プレーン状金属パターン 5b 電源プレーン 5c GNDプレーン 5d バイアホール 5e 搭載パッド 6 ポッティング樹脂 8 チップコンデンサ 9 ボンディングツール 10 ヒートシンク 11 接着材
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−256420(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12
Claims (7)
- 【請求項1】 半導体集積回路素子の側面を囲み、プレ
ーン状金属パターンを有する枠状基板と、 一方の面に複数の外部端子が配設され、もう一方の面に
前記半導体集積回路素子と共に前記枠状基板が接着さ
れ、前記半導体集積回路素子上の電極と前記枠状基板の
プレーン状金属パターンとに接続されたスルーホールが
設けられ、該スルーホールに金属メッキが充填され、前
記外部端子を配設した面に配線パターンが形成された配
線テープと、を有し、 前記配線テープの配線パターンは、前記半導体集積回路
素子上の電源用又はGND用の電極と接続されたスルー
ホールから前記枠状基板のプレーン状金属パターンと接
続されたスルーホールまでと、前記枠状基板のプレーン
状金属パターンと接続された別のスルーホールから前記
複数の外部端子のうちの電源用又はGND用の外部端子
までと、前記半導体集積回路素子上の信号用の電極と接
続されたスルーホールから前記複数の外部端子のうちの
信号用の外部端子までに形成されている半導体装置。 - 【請求項2】 前記配線テープのスルーホールと前記半
導体集積回路素子上の電極、および前記枠状基板のプレ
ーン状金属パターンとはインナーバンプボンディングに
より接続されている請求項1に記載の半導体装置。 - 【請求項3】 半導体集積回路素子の側面を囲み、電源
プレーン及びGNDプレーンを有する枠状基板と、 一方の面に複数の外部端子が配設され、もう一方の面に
前記半導体集積回路素子と共に前記枠状基板が接着さ
れ、前記半導体集積回路素子上の電極と前記電源プレー
ンと前記GNDプレーンとに接続されたスルーホールが
設けられ、該スルーホールに金属メッキが充填され、前
記外部端子を配設した面に配線パターンが形成された配
線テープと、を備え、 前記配線テープの配線パターンは、前記半導体集積回路
素子上の電源用の電極と接続されたスルーホールから前
記枠状基板の電源プレーンと接続されたスルーホールま
でと、前記枠状基板の電源プレーンと接続された別のス
ルーホールから前記複数の外部端子のうちの電源用の外
部端子までと、前記半導体集積回路素子上のGND用の
電極と接続されたスルーホールから前記枠状基板のGN
Dプレーンと接続されたスルーホールまでと、前記枠状
基板のGNDプレーンと接続された別のスルーホールか
ら前記複数の外部端子のうちのGND用の外部端子まで
と、前記半導体集積回路素子上の信号用の電極と接続さ
れたスルーホールから前記複数の外部端子のうちの信号
用の外部端子までに形成されている半導体装置。 - 【請求項4】 前記配線テープのスルーホールと前記半
導体集積回路素子の電極、前記枠状基板の電源プレー
ン、および前記枠状基板のGNDプレーンとはインナー
バンプボンディングにより接続されている請求項3に記
載の半導体装置。 - 【請求項5】 前記枠状基板の表面にはチップコンデン
サ又はチップ抵抗を実装可能な一対の搭載パッドが設け
られ、該一対の搭載パッドの一方は前記電源プレーンに
電気的に接続され、前記一対の搭載パッドの他方は前記
GNDプレーンに電気的に接続されている請求項3に記
載の半導体装置。 - 【請求項6】 前記半導体集積回路素子上のGND用の
電極と接続されたスルーホールから前記枠状基板のGN
Dプレーンと接続されたスルーホールまでと、前記枠状
基板のGNDプレーンと接続された別のスルーホールか
ら前記複数の外部端子のうちのGND用の外部端子まで
とにそれぞれ形成されている配線パターンがプレーン状
金属パターンであり、該プレーン状金属パターンによっ
て、前記半導体集積回路素子上の信号用の電極と接続さ
れたスルーホールから前記複数の外部端子のうちの信号
用の外部端子までに形成されている配線パターンが囲ま
れている請求項3に記載の半導体装置。 - 【請求項7】 前記半導体集積回路素子及び前記枠状基
板にヒートシンクが接着されている請求項1から6のい
ずれか1項に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10119482A JP3063846B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置 |
US09/301,176 US6201298B1 (en) | 1998-04-28 | 1999-04-28 | Semiconductor device using wiring tape |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10119482A JP3063846B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11312756A JPH11312756A (ja) | 1999-11-09 |
JP3063846B2 true JP3063846B2 (ja) | 2000-07-12 |
Family
ID=14762388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10119482A Expired - Fee Related JP3063846B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6201298B1 (ja) |
JP (1) | JP3063846B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6396136B2 (en) * | 1998-12-31 | 2002-05-28 | Texas Instruments Incorporated | Ball grid package with multiple power/ground planes |
JP3339473B2 (ja) * | 1999-08-26 | 2002-10-28 | 日本電気株式会社 | パッケージ基板、該パッケージ基板を備える半導体装置及びそれらの製造方法 |
US6509646B1 (en) * | 2000-05-22 | 2003-01-21 | Silicon Integrated Systems Corp. | Apparatus for reducing an electrical noise inside a ball grid array package |
US6320757B1 (en) * | 2000-07-12 | 2001-11-20 | Advanced Semiconductor Engineering, Inc. | Electronic package |
JP2002270611A (ja) * | 2001-03-14 | 2002-09-20 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
DE10133571B4 (de) * | 2001-07-13 | 2005-12-22 | Infineon Technologies Ag | Elektronisches Bauteil und Verfahren zu seiner Herstellung |
DE10153211A1 (de) * | 2001-10-31 | 2003-01-30 | Infineon Technologies Ag | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben |
US6964584B2 (en) * | 2001-12-21 | 2005-11-15 | Intel Corporation | Low impedance, high-power socket and method of using |
JP2003318311A (ja) * | 2002-04-22 | 2003-11-07 | Nec Compound Semiconductor Devices Ltd | 半導体装置及びその製造方法 |
CN1303685C (zh) * | 2002-06-28 | 2007-03-07 | 矽品精密工业股份有限公司 | 球栅阵列半导体封装件 |
JP4094494B2 (ja) * | 2002-08-23 | 2008-06-04 | 新光電気工業株式会社 | 半導体パッケージ |
JP3617647B2 (ja) * | 2002-11-08 | 2005-02-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
JP3808030B2 (ja) * | 2002-11-28 | 2006-08-09 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
US6921975B2 (en) * | 2003-04-18 | 2005-07-26 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging, exposed active surface and a voltage reference plane |
US7109573B2 (en) * | 2003-06-10 | 2006-09-19 | Nokia Corporation | Thermally enhanced component substrate |
US7872346B1 (en) * | 2007-12-03 | 2011-01-18 | Xilinx, Inc. | Power plane and land pad feature to prevent human metal electrostatic discharge damage |
US8476111B2 (en) * | 2011-06-16 | 2013-07-02 | Stats Chippac Ltd. | Integrated circuit packaging system with intra substrate die and method of manufacture thereof |
KR102639101B1 (ko) * | 2017-02-24 | 2024-02-22 | 에스케이하이닉스 주식회사 | 전자기간섭 차폐 구조를 갖는 반도체 패키지 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5776796A (en) * | 1994-05-19 | 1998-07-07 | Tessera, Inc. | Method of encapsulating a semiconductor package |
JPH0955447A (ja) | 1995-08-11 | 1997-02-25 | Mitsui High Tec Inc | 半導体装置 |
JPH10256420A (ja) | 1997-03-07 | 1998-09-25 | Shinko Electric Ind Co Ltd | 半導体装置用パッケージ及び半導体装置 |
-
1998
- 1998-04-28 JP JP10119482A patent/JP3063846B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-28 US US09/301,176 patent/US6201298B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11312756A (ja) | 1999-11-09 |
US6201298B1 (en) | 2001-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3063846B2 (ja) | 半導体装置 | |
JP3481444B2 (ja) | 半導体装置及びその製造方法 | |
US6228683B1 (en) | High density leaded ball-grid array package | |
US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
US7372131B2 (en) | Routing element for use in semiconductor device assemblies | |
JP4071914B2 (ja) | 半導体素子及びこれを用いた半導体装置 | |
US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
JP2546195B2 (ja) | 樹脂封止型半導体装置 | |
JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH05211275A (ja) | 半導体装置及びその製造方法 | |
JPH09283695A (ja) | 半導体実装構造 | |
KR20050023930A (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
US5559305A (en) | Semiconductor package having adjacently arranged semiconductor chips | |
JP3330468B2 (ja) | 配線基板及び半導体装置 | |
JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
JP2004186362A (ja) | 回路装置 | |
KR100207902B1 (ko) | 리드 프레임을 이용한 멀티 칩 패키지 | |
WO1999013509A1 (en) | Semiconductor device | |
JP3053013B2 (ja) | 半導体集積回路装置 | |
JP3645701B2 (ja) | 半導体装置 | |
JP3149836B2 (ja) | 半導体装置 | |
JPH0645763A (ja) | 印刷配線板 | |
KR20020028473A (ko) | 적층 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |