JPH0944413A - ページ境界試験方法 - Google Patents

ページ境界試験方法

Info

Publication number
JPH0944413A
JPH0944413A JP7190610A JP19061095A JPH0944413A JP H0944413 A JPH0944413 A JP H0944413A JP 7190610 A JP7190610 A JP 7190610A JP 19061095 A JP19061095 A JP 19061095A JP H0944413 A JPH0944413 A JP H0944413A
Authority
JP
Japan
Prior art keywords
page
physical
page boundary
boundary
address space
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7190610A
Other languages
English (en)
Inventor
Hironobu Oura
裕信 大浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP7190610A priority Critical patent/JPH0944413A/ja
Publication of JPH0944413A publication Critical patent/JPH0944413A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 論理アドレス空間中のページ境界試験を効率
よく行い得るようになったページ境界試験方法を提供す
ること。 【解決手段】 ページ境界試験の対象となる論理アドレ
ス空間中の全論理ページを物理アドレス空間上の1個の
物理ページPに割り付ける。読み出し又は書き込み試験
を行う場合には、ページ境界の直前にデータを書き込
み、ページ境界の直後にデータを書き込み、これらのデ
ータに対する読み出し又は書き込みを行い、読み出し又
は書き込みが正常に行われたかを確認する。命令実行試
験を行う場合には、ページ境界の直前に命令を書き込
み、ページ境界の直後に命令を書き込み、これらの命令
を実行し、命令が正しく実行されたかを確認する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、情報処理装置のぺ
ージ境界試験方法に関するものである。近年、情報処理
装置は大型化し、巨大なアクセス空間を持つものが増加
している。それらの情報処理装置のぺージ境界を試験す
るためには、複数ぺージにわたる連続したぺージの使用
が必須であり、更に物理メモリが実装されている範囲で
のぺージ境界試験となってしまい、非常に効率が悪くな
る。このため、情報処理装置のぺージ境界試験を効率よ
く、かつ確実に行うために本発明を使用する。
【0002】
【従来の技術】本発明の対象となる情報処理装置は、ア
ドレス変換機構と記憶保護機構を備えている。図10は
セグメント・テーブル・エントリの形式を示す図、図1
1はページ・テーブル・エントリの形式を示す図、図1
2はセグメント/ページ・テーブル参照による動的アド
レス変換過程を示す図である。
【0003】セグメント・テーブルは、複数のセグメン
ト・テーブル・エントリから構成されている。図10に
示すように、セグメント・テーブル・エントリは4バイ
トの大きさを持つ。ビット0〜3はページ・テーブルの
長さを示し、ビット8〜28はページ・テーブル先頭ア
ドレスを示し、ビット31はセグメント無効ビットを示
す。
【0004】セグメント無効ビットは、そのセグメント
・エントリが有効か無効かを示す。セグメント無効ビッ
トが0であるときは当該セグメント・テーブル・エント
リが有効であり、セグメント無効ビットが1であるとき
は当該セグメント・テーブル・エントリが無効である。
セグメント無効ビットが1であるセグメント・テーブル
・エントリをアクセスすると、セグメント変換例外が検
出され、オペレーションは取り消される。
【0005】ページ・テーブルは、複数のページ・テー
ブル・エントリから構成される。図11に示すように、
ページ・サイズが2Kバイトの場合は、ビット0〜12
はページ・アドレスを示し、ビット13がページ無効ビ
ットを示し、ビット14がチャネル・ページ無効ビット
を示す。ページ・サイズが4Kバイトの場合は、ビット
0〜11はページ・アドレスを示し、ビット12がペー
ジ無効ビットを示し、ビット13がチャネル・ページ無
効ビットを示す。
【0006】ページ無効ビットは、ページ・テーブル・
エントリに属するページが無効か,主メモリ上に存在し
ていて有効かを示す。ページ無効ビットが0のときは有
効であり、ページ・テーブル・エントリを使用してアド
レス変換が実行される。ページ無効ビットが1のとき
は、そのページ・テーブル・エントリは無効であり、そ
のページ・テーブル・エントリにアクセスすると、ペー
ジ変換例外が検出され、オペレーションは取り消され
る。
【0007】図示されないが、ページ単位に記憶保護情
報が設けられる。記憶保護情報は、読み出し可/不可,
書き込み可/不可,命令実行可/不可などを指示するも
のである。記憶保護情報は、各ページ・テーブル・エン
トリに設けられている。勿論、ページ単位の記憶保護情
報を別のメモリ領域に設けても良い。
【0008】図12はセグメント・テーブルおよびペー
ジ・テーブルを参照する動的アドレス変換過程を示す図
である。同図において、,,…は処理の順序を表し
ている。 制御レジスタ1のセグメント・テーブルの先頭アド
レスと仮想アドレスのセグメント番号とによって、セグ
メント・テーブルを参照し、その中のセグメント・テー
ブル・エントリを参照する。 仮想アドレスのページ番号と,で指定されたセグ
メント・テーブル・エントリのページ・テーブルの先頭
アドレスとによって、セグメント・テーブル・エントリ
に属するページ・テーブルから、ページ・テーブル・エ
ントリを一つ選択する。 で求められたページ・テーブル・エントリのペー
ジ・アドレスと,仮想アドレスのページ内変位とによっ
て実アドレスを求める。
【0009】図13は従来のページ境界試験の処理フロ
ーを示す図、図14は従来のページ境界試験を説明する
図、図15はページ境界の初期化とページ・テーブルの
設定とデータ書き込み結果の例を示す図である。
【0010】図13の処理フローは、試験制御部(図1
4を参照)によって行われる。ステップS1では、ペー
ジ境界の初期化を行う。ページ境界の初期化とは、ペー
ジiにおける最後のNバイト域(Nは例えば4)にデー
タ又は命令を書くと共に、ページi+1における先頭の
Nバイト域にデータ又は命令を書くことを意味してい
る。
【0011】ステップS2では、ページ・テーブルの設
定を行う。このページ・テーブルの設定とは、読み出し
禁止,書き込み禁止,命令実行禁止などの記憶保護情報
をページ・テーブル・エントリに書き込むことを意味し
ている。
【0012】ステップS3では、ページ境界へのアクセ
スを行う。例えば、ページiにおける最後のNバイト・
データの読出アクセスを行い、ページi+1における先
頭のNバイト・データの読出アクセスを行う。
【0013】ステップS4では、割込み情報やデータの
比較を行う。例えば、ページi+1に対して読み出し禁
止を設定した状態の下で、ページiの最後のNバイト・
データに対して読出アクセスを行い、ページi+1にお
ける先頭のNバイト・データに対して読出アクセスを行
った場合には、ページiの最後のNバイト・データにつ
いては此れを読み出すことが出来るが、ページi+1の
先頭のNバイト・データを読み出そうとしたときに記憶
保護違反の割込みが起こる。ステップS4においては、
読み出されたデータがステップS1で初期化したデータ
と等しいか、記憶保護違反の割込みが正常に起こってい
るか等を調べる。
【0014】ステップS5では、実装されているメモリ
の全てについて、ページ境界試験を行ったか否かを調
べ、行った場合には終了とし、行っていない場合にはス
テップS6に進む。ステップS6では、ページ境界試験
の対象ページを次のページとし、ステップS3に戻る。
【0015】図14は従来のページ境界試験を説明する
図である。試験プログラム10は、試験制御部11と割
込みハンドラ12を有している。試験制御部11は、図
13に示したような一連の処理を行うものである。割込
みハンドラ12は、割込みを受け付けた時に、旧PSW
やレジスタなどを退避し、各割込み種類の内で、さらに
詳細に割込み原因の解析を行う。メモリ空間とは、プロ
グラマが使用できる論理アドレス空間を意味している。
論理アドレス空間の一部が主メモリに実装されている。
【0016】従来のぺージ境界試験では、実装されてい
るメモリ空間に対してぺージ単位に読み出し可/否,書
き込み可/否,実行可/否を設定し、その境界部分にア
クセスを行い、結果を確認していた。
【0017】まず、試験制御部は、ぺージ境界に初期値
を書き込み、初期化を行う。読み出し,書き込みを行う
場合はデータaで、実行アクセスを行う場合は命令列b
で初期化する。
【0018】bで指示される「BRC ERROR」は
エラー処理に分岐せよと言う命令である。直前のページ
の最後に書かれている「LD GR1,GR2」は、2
番の汎用レジスタの内容を1番の汎用レジスタにロード
せよと言う命令である。図示の例では、「BRC ER
ROR」と言う命令が書かれているページは実行禁止と
されており、このページの命令は実行されない筈である
が、間違って此のページにおける先頭の命令が実行され
ると、エラー処理に飛ぶ。
【0019】ページ境界への初期化が行われた後、ぺー
ジ・テーブルを操作し、ぺージ単位での読み出し可/否
または書き込み可/否または実行可/否を設定する(c
を参照)。そして、ぺージ境界へのアクセスを行う。読
み出し可/否,書き込み可/否の確認を行うためには、
リード・アクセスやライト・アクセスを行う(dを参
照)。命令実行可/否を確認するためには、ぺージ境界
に設定されている命令列に分岐させ、その命令列を実行
させる(eを参照)。
【0020】禁止アクセス(読み出し禁止時の読み出し
実行,書き込み禁止時の書き込み実行,実行禁止時の実
行)を行った場合は例外が発生するので、割込みハンド
ラにより割込み情報を収集する(fを参照)。最後に、
割込み情報の調査やデータの比較を行い、割込みアドレ
ス,割込み種別,データの読み出し可/否,書き込み可
/否,実行可/否を確認する。
【0021】図15はページ境界の初期化,ページ・テ
ーブルの設定およびデータ書き込み結果の例を示す図で
ある。ページ境界の初期化では、ページ2における最後
の4バイト領域に「11111111」が書き込まれ、
ページ3における先頭の4バイト領域に「222222
22」と書き込まれる。ページ・テーブルの設定では、
ページ3が書き込み禁止とされる。
【0022】図示の例では、ページ境界のアクセスは書
き込みアクセスとなっている。ページ2における最後の
4バイト領域に対する書込データは「3333333
3」であり、ページ3における先頭の4バイト領域に対
する書込データは「44444444」である。情報処
理装置が正常の場合には、ページ2における最後の4バ
イト領域のデータは「33333333」に更新され、
ページ3における先頭の4バイト領域のデータは「22
222222」のままである。このような処理は実装メ
モリが存在するまで続けられる。
【0023】
【発明が解決しようとする課題】従来のぺージ境界試験
の問題点について述べる。先ずメモリ実装域を意識して
の試験であるため、全メモリ空間におけるぺージ境界の
試験をすることは不可能であり、ページ境界試験に洩れ
が生じている。また、たかだかぺージ境界付近の前後数
バイトを試験するために連続した複数ぺージの使用が必
要であるので、非常にメモリ使用効率が悪い。
【0024】さらに、ぺージ境界域の初期化において
は、試験プログラムのローディングによって行っている
ことが多いため、数ぺージにわたる巨大な試験プログラ
ムを用意しなければならず、無駄が多い。本発明は、こ
の点に鑑みて創作されたものであって、論理アドレス空
間の全てのページ境界試験を効率よく行い得るようにな
ったページ境界試験方法を提供することを目的としてい
る。
【0025】
【課題を解決するための手段】請求項1のページ境界試
験方法は、アドレス変換機構と記憶保護機構を有する情
報処理装置のページ境界試験方法であって、試験対象の
論理アドレス空間中の全ての論理ページを物理アドレス
空間中の1個の物理ページに割り付け、1個の物理ペー
ジだけでページ境界の試験を行うことを特徴とするもの
である。
【0026】請求項2のページ境界試験方法は、アドレ
ス変換機構と記憶保護機構を有する情報処理装置のペー
ジ境界試験方法であって、試験対象の論理アドレス空間
中の全ての論理ページを物理アドレス空間上の1個の物
理ページに割り付け、1個の物理ページだけでページ境
界の読み出し試験を行うことを特徴とするものである。
【0027】請求項3のページ境界試験方法は、アドレ
ス変換機構と記憶保護機構を有する情報処理装置のペー
ジ境界試験方法であって、試験対象の論理アドレス空間
中の全ての論理ページを物理アドレス空間上の1個の物
理ページに割り付け、1個の物理ページだけでページ境
界の書き込み試験を行うことを特徴とするものである。
【0028】請求項4のページ境界試験方法は、アドレ
ス変換機構と記憶保護機構を有する情報処理装置のペー
ジ境界試験方法であって、試験対象の論理アドレス空間
中の全ての論理ページを物理アドレス空間上の1個の物
理ページに割り付け、1個の物理ページだけでページ境
界の命令実行試験を行うことを特徴とするものである。
【0029】請求項5のページ境界試験方法は、アドレ
ス変換機構と記憶保護機構を有する情報処理装置のペー
ジ境界試験方法であって、試験対象の論理アドレス空間
中の全ての論理ページを物理アドレス空間上の1個の物
理ページに割り付け、1個の物理ページだけでページ境
界の読み出し禁止試験を行うことを特徴とするものであ
る。
【0030】請求項6のページ境界試験方法は、アドレ
ス変換機構と記憶保護機構を有する情報処理装置のペー
ジ境界試験方法であって、試験対象の論理アドレス空間
中の全ての論理ページを物理アドレス空間上の1個の物
理ページに割り付け、1個の物理ページだけでページ境
界の書き込み禁止試験を行うことを特徴とするものであ
る。
【0031】請求項7のページ境界試験方法は、アドレ
ス変換機構と記憶保護機構を有する情報処理装置のペー
ジ境界試験方法であって、試験対象の論理アドレス空間
中の全ての論理ページを物理アドレス空間上の1個の物
理ページに割り付け、1個の物理ページだけでページ境
界の命令実行禁止試験を行うことを特徴とするものであ
る。
【0032】請求項8のページ境界試験方法は、アドレ
ス変換機構と記憶保護機構を有する情報処理装置のペー
ジ境界試験方法であって、試験対象の論理アドレス空間
中の全ての論理ページを物理アドレス空間上の1個の物
理ページに割り付け、1個の物理ページだけでページ不
在時のページ境界の読み出し試験を行うことを特徴とす
るものである。
【0033】請求項9のページ境界試験方法は、アドレ
ス変換機構と記憶保護機構を有する情報処理装置のペー
ジ境界試験方法であって、試験対象の論理アドレス空間
中の全ての論理ページを物理アドレス空間上の1個の物
理ページに割り付け、1個の物理ページだけでページ不
在時のページ境界の書き込み試験を行うことを特徴とす
るものである。
【0034】請求項10のページ境界試験方法は、アド
レス変換機構と記憶保護機構を有する情報処理装置のペ
ージ境界試験方法であって、試験対象の論理アドレス空
間中の全ての論理ページを物理アドレス空間上の1個の
物理ページに割り付け、1個の物理ページだけでページ
不在時のページ境界の命令実行試験を行うことを特徴と
するものである。
【0035】請求項11のページ境界試験方法は、アド
レス変換機構と記憶保護機構を有する情報処理装置のペ
ージ境界試験方法であって、試験対象の論理アドレス空
間中の全ての論理ページを物理アドレス空間上の1個の
物理ページに割り付け、1個の物理ページだけでセグメ
ント不在時のページ境界の読み出し試験を行うことを特
徴とするものである。
【0036】請求項12のページ境界試験方法は、アド
レス変換機構と記憶保護機構を有する情報処理装置のペ
ージ境界試験方法であって、試験対象の論理アドレス空
間中の全ての論理ページを物理アドレス空間上の1個の
物理ページに割り付け、1個の物理ページだけでセグメ
ント不在時のページ境界の書き込み試験を行うことを特
徴とするものである。
【0037】請求項13のページ境界試験方法は、アド
レス変換機構と記憶保護機構を有する情報処理装置のペ
ージ境界試験方法であって、試験対象の論理アドレス空
間中の全ての論理ページを物理アドレス空間上の1個の
物理ページに割り付け、1個の物理ページだけでセグメ
ント不在時のページ境界の命令実行試験を行うことを特
徴とするものである。
【0038】
【作用】請求項1のページ境界試験方法の作用について
説明する。試験対象の論理アドレス空間中の各論理ペー
ジを物理アドレス空間上の一つの物理ページPに割り付
ける。論理ページiの末尾は物理ページPの末尾に対応
し、論理ページi+1の先頭は物理ページPの先頭に対
応する。この1個の物理ページPを使用してページ境界
の試験を行う。
【0039】請求項2,3,4のページ境界試験方法に
ついて説明する。試験対象の論理アドレス空間中の各論
理ページを物理アドレス空間上の一つの物理ページPに
割り付け、論理ページiの末尾にデータまたは命令を書
き込む処理を行い、論理ページi+1の先頭にデータま
たは命令を書き込む処理を行い、読み出し,書き込み,
命令実行などのページ境界アクセスを行う。
【0040】請求項5,6,7のページ境界試験方法に
ついて説明する。試験対象の論理アドレス空間中の各論
理ページを物理アドレス空間上の一つの物理ページPに
割り付け、論理ページiの末尾にデータまたは命令を書
き込む処理を行い、論理ページi+1の先頭にデータま
たは命令を書き込む処理を行い、論理ページi+1に読
み出し禁止,書き込み禁止,実行禁止などの記憶保護を
設定し、読み出し,書き込み,命令実行などのページ境
界アクセスを行う。
【0041】請求項8,9,10のページ境界試験方法
について説明する。試験対象の論理アドレス空間中の各
論理ページを物理アドレス空間上の一つの物理ページP
に割り付け、論理ページiの末尾にデータまたは命令を
書き込む処理を行い、論理ページi+1の先頭にデータ
または命令を書き込む処理を行い、論理ページi+1に
対してページ不在を設定し、読み出し,書き込み,命令
実行などのページ境界アクセスを行う。
【0042】請求項11,12,13のページ境界試験
方法の作用について説明する。試験対象の論理アドレス
空間中の各論理ページを物理アドレス空間上の一つの物
理ページPに割り付け、セグメントjとセグメントj+
1とのセグメント境界の直前に位置する論理ページiの
末尾にデータまたは命令を書き込む処理を行い、上記セ
グメント境界の直後に位置する論理ページi+1の先頭
にデータまたは命令を書き込む処理を行い、セグメント
j+1に対してセグメント不在を設定し、読み出し,書
き込み,命令実行などのセグメント境界アクセスを行
う。
【0043】
【実施例】図1は本発明の概要を示す図である。ページ
境界試験の対象とされる論理アドレス空間は、ページ
0,ページ1,…に分割されている。各ページi(i=
0,1,2,…,n)は、全て物理アドレス空間上の一
つの物理ページPに対応付けられる。すなわち、各ペー
ジ・テーブル・エントリのページ・アドレスは同一とさ
れる。
【0044】図1の論理アドレス空間上のページ1とペ
ージ2の境界のアクセスを想定した場合、論理アドレス
空間のぺージ1の末尾(aで示す)のアクセスは、それ
に対応する物理アドレス空間の物理ぺージPの末尾
(a’で示す)のアクセスに対応する。更に、それに続
く論理アドレス空間のぺージ2の先頭(bで示す)のア
クセスは、論理アドレス空間の全ぺージが物理アドレス
空間の一つの物理ぺージPに割り付けられているため、
同じ物理ぺージPの先頭(b’で示す)のアクセスに対
応する。これにより、1つの物理ぺージだけを使用して
のぺージ境界試験が可能になる。
【0045】即ち、論理アドレス空間上のページ1に対
応するページ・テーブル・エントリのページ無効ビット
が0の状態の下において、論理アドレス空間上のページ
1の末尾にデータDaを書き込む処理を行うと、物理ア
ドレス空間上の物理ページPの末尾にデータDaが書き
込まれ、論理アドレス空間上のページ2に対応するペー
ジ・テーブル・エントリのページ無効ビットが0の状態
の下において、論理アドレス空間上のページ2の先頭に
データDbを書き込む処理を行うと、物理アドレス空間
上の物理ページPの先頭にデータDbが書き込まれる。
【0046】図2は本発明の第1実施例の処理フローを
示す図、図3は本発明の第1実施例を説明する図であ
る。図2の処理フローは、試験制御部(図3を参照)に
よって行われる。ステップS1では、ページ境界試験の
対象となる論理アドレス空間の割り付けを行う。すなわ
ち、当該論理アドレス空間中の各ページに対して、物理
アドレス空間上の一つの物理ページPを割り付ける。ペ
ージ境界試験の対象となるページに対応するページ・テ
ーブル・エントリのページ無効化ビットは0にされる。
【0047】ステップS2では、試験の対象となるペー
ジ境界を示すページ境界指示情報に従って、ページ境界
の初期化を行う。最初は、ページ境界の直前の領域およ
び直後の領域にはデータが書き込まれる。アクセス方法
の指示するアクセス方法指示情報が命令実行アクセスを
指示している場合には、ページ境界の直前の領域および
直後の領域には命令が書き込まれる。
【0048】ステップS3では、アクセス方法指示情報
に従って、ページ境界へのアクセスを行う。最初は読み
出しアクセスが行われる。ステップS4では、割込み情
報やデータの比較を行う。
【0049】ステップS5では、読・書・実行でアクセ
スが終了したかを調べる。終了でない場合はステップS
6に進み、終了の場合はステップS7に進む。ステップ
S6では、アクセス方法を変更する。すなわち、読み出
しアクセスが終了した場合には、アクセス方法指示情報
を書き込みアクセスに更新する。読み出しアクセスと書
き込みアクセスとが終了した場合には、アクセス方法指
示情報を命令実行アクセスに更新する。アクセス方法を
変更した後に、ステップS2に戻る。
【0050】ステップS7では、ページ境界試験が行わ
れていないページ境界があるか否かを調べる。YESの
場合はステップS8に進み、NOの場合は終了とする。
ステップS7では、次のページ境界をページ境界試験の
対象とする。即ち、ページ境界指示情報を次のページ境
界に更新する。
【0051】図3は本発明の第1実施例を説明する図で
ある。試験プログラム10は、試験制御部11と割込み
ハンドラ12から構成される。試験プログラム10は、
1ページに納まる程度の大きさであり、主メモリにロー
ディングされている。
【0052】試験制御部10は、ページ境界試験の対象
となる論理アドレス空間中の各ぺージを1個の物理アド
レス空間Pに割り付ける(dを参照)。次に、ぺージ境
界域a,bにデータの書き込みを行い、ぺージ境界域の
初期化を行う。ぺージ境界に対する読み出し/書き込み
試験を行う場合はデータで初期化を行い、命令実行試験
を行う場合は命令列で初期化を行う。論理アドレス空間
上における2ぺージにわたる書き込みアクセスは、物理
アドレス空間上においては1ぺージの出来事になる
(a’,b’)。
【0053】試験制御部は、ぺージ境界域にアクセスを
行い、割込み情報により割込みが発生しなかったこと
(読み出し試験,書き込み試験,命令実行可能試験のた
め記憶保護例外の割込みは発生しない)、データもしく
は命令列へのアクセスが正常に行われたことを確認す
る。これを読み出しアクセス,書き込みアクセス,実行
アクセスについて繰り返す。
【0054】ぺージ境界の読み出し又は書き込み試験の
場合は、試験制御部からのぺージ境界へのデータの読み
出し又は書き込みで確認を行う。ぺージ境界の命令実行
試験の場合は、ぺージ境界域に設定されている命令列へ
分岐させて確認を行う。これら一連の処理を,ぺージ境
界を変化せながらページ境界試験の対象となる全論理ア
ドレス空間について行う。
【0055】図4は本発明の第2実施例の処理フローを
示す図、図5は本発明の第2実施例の説明図である。図
4の処理フローは、試験制御部(図5を参照)によって
行われる。第2実施例が第1実施例と違う点は、ぺージ
境界の初期化の次のステップでぺージ・テーブルの設定
処理(次ページの記憶保護設定)を行い、割込み情報や
データ比較の次のステップでページ・テーブルの設定処
理(次ページの記憶保護解除)を行う点である。
【0056】ステップS1では、ページ境界試験の対象
となる論理アドレス空間の割り付けを行う。すなわち、
当該論理アドレス空間中の各ページに対して、物理アド
レス空間上の一つの物理ページPを割り付ける。ページ
境界試験の対象となるページに対応するページ・テーブ
ル・エントリのページ無効化ビットは0にされる。
【0057】ステップS2では、試験対象となるページ
境界を示すページ境界指示情報に従って、ページ境界の
初期化を行う。最初は、ページ境界の直前の領域および
直後の領域にはデータが書き込まれる。アクセス方法の
指示するアクセス方法指示情報が命令実行アクセスを指
示している場合には、ページ境界の直前の領域および直
後の領域には命令が書き込まれる。
【0058】ステップS3では、ページ・テーブルの設
定を行う。すなわち、アクセス方法指示情報にしたがっ
て、試験対象のページ境界の直後のページに対して読み
出し禁止,書き込み禁止,命令実行禁止などを設定す
る。ステップS4では、アクセス方法指示情報に従っ
て、ページ境界へのアクセスを行う。最初は読み出しア
クセスが行われる。ステップS5では、割込み情報やデ
ータの比較を行う。
【0059】ステップS6では、ページ・テーブルの設
定を行う。すなわち、ステップS3で、読み出し禁止が
設定された場合には読み出し可とし、書き込み禁止が設
定された場合には書き込み可とし、命令実行禁止が設定
された場合には命令実行可とする。ステップS7では、
読・書・実行でアクセスが終了したかを調べる。終了で
ない場合はステップS8に進み、終了の場合はステップ
S9に進む。
【0060】ステップS8では、アクセス方法を変更す
る。すなわち、読み出しアクセスが終了した場合には、
アクセス方法指示情報を書き込みアクセスに更新する。
読み出しアクセスと書き込みアクセスとが終了した場合
には、アクセス方法指示情報を命令実行アクセスに更新
する。アクセス方法を変更した後に、ステップS2に戻
る。
【0061】ステップS9では、ページ境界試験が行わ
れていないページ境界があるか否かを調べる。YESの
場合はステップS10に進み、NOの場合は終了とす
る。ステップS10では、次のページ境界をページ境界
試験の対象とする。すなわち、ページ境界指示情報を次
のページ境界に更新する。
【0062】図5は本発明の第2実施例を説明する図で
ある。ぺージ境界の直前の領域aとページ境界の直後の
領域bの初期化が完了したとすると、次に此のぺージ境
界を境として連続する2つの論理ぺージの下方側のぺー
ジeに、読み出し禁止試験の場合は読み出し禁止属性,
書き込み禁止試験の場合は書き込み禁止属性,実行禁止
試験の場合は実行禁止属性を設定する。
【0063】次に、ぺージ境界のアクセスを行い、記憶
保護例外割込みや記憶保護設定域の記憶保護属性にした
がって、記憶保護が設定されたページが保護されている
ことを確認する。その後、記憶保護設定域eの記憶保護
を解除し、次のぺージ境界域への試験と進んで行く。
【0064】図6は本発明の第3実施例の処理フローを
示す図、図7は本発明の第3実施例の説明図である。図
6の処理フローは、試験制御部(図7を参照)によって
行われる。第3実施例が第2実施例と違う点は、ぺージ
境界の初期化の次のステップで次ページのページ不在設
定を行い、割込み情報やデータ比較の次のステップで次
ページのページ不在解除を行う点である。
【0065】ステップS1では、ページ境界試験の対象
となる論理アドレス空間の割り付けを行う。すなわち、
当該論理アドレス空間中の各ページに対して、物理アド
レス空間上の一つの物理ページPを割り付ける。ページ
境界試験の対象となるページに対応するページ・テーブ
ル・エントリのページ無効化ビットは0にされる。
【0066】ステップS2では、試験対象となるページ
境界を示すページ境界指示情報に従って、ページ境界の
初期化を行う。最初は、ページ境界の直前の領域および
直後の領域にはデータが書き込まれる。アクセス方法の
指示するアクセス方法指示情報が命令実行アクセスを指
示している場合には、ページ境界の直前の領域および直
後の領域には命令が書き込まれる。
【0067】ステップS3では、次ページのページ不在
設定を行う。すなわち、試験対象のページ境界の直後の
ページに対応するページ・テーブル・エントリのページ
無効ビットを1にする。ステップS4では、アクセス方
法指示情報に従って、ページ境界へのアクセスを行う。
最初は読み出しアクセスが行われる。ステップS5で
は、割込み情報やデータの比較を行う。
【0068】ステップS6では、次ページのページ不在
を解除する。すなわち、試験対象のページ境界の直後の
ページに対応するページ・テーブル・エントリのページ
無効ビットを0にする。ステップS7では、読・書・実
行でアクセスが終了したかを調べる。終了でない場合は
ステップS8に進み、終了の場合はステップS9に進
む。
【0069】ステップS8では、アクセス方法を変更す
る。すなわち、読み出しアクセスが終了した場合には、
アクセス方法指示情報を書き込みアクセスに更新する。
読み出しアクセスと書き込みアクセスとが終了した場合
には、アクセス方法指示情報を命令実行アクセスに更新
する。アクセス方法を変更した後に、ステップS2に戻
る。
【0070】ステップS9では、ページ境界試験が行わ
れていないページ境界があるか否かを調べる。YESの
場合はステップS10に進み、NOの場合は終了とす
る。ステップS10では、次のページ境界をページ境界
試験の対象とする。すなわち、ページ境界指示情報を次
のページ境界に更新する。
【0071】図7は本発明の第3実施例を説明する図で
ある。初期化処理では、試験対象のページ境界の直前の
領域aにはデータ又は命令を書き込み、ページ境界の直
後の領域bにデータ又は命令を書き込む。初期化処理を
行った後、試験対象のページ境界の直後のページに対し
てページ不在設定を行う。
【0072】その後のぺージ境界アクセスの過程で、ぺ
ージ不在設定域にアクセスが移ると、ぺージ不在例外割
込みが発生すること,読み出しアクセス,書き込みアク
セス,実行アクセスが全て不可であるこを確認する。ぺ
ージ不在設定域のぺージ不在を解除し、次のぺージ境界
試験へと進む。
【0073】図8は本発明の第4実施例の処理フローを
示す図、図9は本発明の第4実施例を説明する図であ
る。第4実施例は、ぺージ境界で且つセグメント境界の
場合の境界試験である。
【0074】ステップS1では、ページ境界試験の対象
となる論理アドレス空間の割り付けを行う。すなわち、
当該論理アドレス空間中の各ページに対して、物理アド
レス空間上の一つの物理ページPを割り付ける。ページ
境界試験の対象となるページに対応するページ・テーブ
ル・エントリのページ無効化ビットは0にされる。
【0075】ステップS2では、試験対象となるセグメ
ント境界と一致するページ境界を示すページ境界指示情
報に従って、ページ境界の初期化を行う。最初は、ペー
ジ境界の直前の領域および直後の領域にはデータが書き
込まれる。アクセス方法の指示するアクセス方法指示情
報が命令実行アクセスを指示している場合には、ページ
境界の直前の領域および直後の領域には命令が書き込ま
れる。
【0076】ステップS3では、試験対象のセグメント
境界の直後のセグメントに対応するセグメント・テーブ
ル・エントリのセグメント無効ビットを“1”にする。
ステップS4では、アクセス方法指示情報に従って、試
験対象となるセグメント境界と一致するページ境界への
アクセスを行う。最初は読み出しアクセスが行われる。
ステップS5では、割込み情報やデータの比較を行う。
【0077】ステップS6では、ステップS3で“1”
に設定したセグメント無効ビットを“0”に戻す。ステ
ップS7では、読・書・実行でアクセスが終了したかを
調べる。終了でない場合はステップS8に進み、終了の
場合はステップS9に進む。
【0078】ステップS8では、アクセス方法を変更す
る。すなわち、読み出しアクセスが終了した場合には、
アクセス方法指示情報を書き込みアクセスに更新する。
読み出しアクセスと書き込みアクセスとが終了した場合
には、アクセス方法指示情報を命令実行アクセスに更新
する。アクセス方法を変更した後に、ステップS2に戻
る。
【0079】ステップS9では、ページ境界試験が行わ
れていないセグメント境界と一致するページ境界がある
か否かを調べる。YESの場合はステップS10に進
み、NOの場合は終了とする。ステップS10では、次
のセグメント境界と一致するページ境界をページ境界試
験の対象とする。即ち、ページ境界指示情報を次のセグ
メント境界に一致するページ境界に更新する。
【0080】図9は本発明の第4実施例を説明する図で
ある。論理アドレス空間の割り付け後、セグメント境界
の直前の領域aと直後の領域bの初期化を行う。1セグ
メント中のぺージ数がxの場合、1番目のセグメント境
界はぺージx−1とぺージxの境に位置することにな
る。次に、そのセグメント境界を境として連続する2つ
の論理セグメントの下方側のセグメント(eで示す)に
セグメント不在を設定する。セグメント境界アクセスが
セグメント不在のぺージ(ぺージx)アクセスに移行す
ると、セグメント不在例外割込みが発生すること,読み
出し,書き込み,実行アクセスがともに不可であること
を確認する。確認を行った後、セグメント不在を解除
し、次のセグメント境界への試験へと進んで行く。
【0081】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ページ境界試験の対象となる論理アドレス空
間中の全ての論理ページを一つの物理ページに割り付け
てページ境界試験を行うため、従来のようにメモリ実装
範囲を意識することなく全ページのページ境界試験を行
うことが出来、境界試験の漏れがなくなる。また、従来
はページ境界の数バイトを確認するために何ページもの
連続した物理ページが必要であったが、本発明では物理
的に1ページしか使用しないため、非常に効率的であ
る。
【0082】さらに、ページ境界域の初期化において
も、従来はローディング時に数ページにもわたる試験プ
ログラムをローディングすることによって行うことが多
かったが、本発明では、1ページ分のローディングで済
むため、主メモリを効率的に使用することが出来、ロー
ディング時間も短くなる。さらに、巨大なプログラムを
保持している必要もなく、プログラムの管理上でも効率
的である。
【図面の簡単な説明】
【図1】本発明の概要を示す図である。
【図2】本発明の第1実施例の処理フローを示す図であ
る。
【図3】本発明の第1実施例の説明図である。
【図4】本発明の第2実施例の処理フローを示す図であ
る。
【図5】本発明の第2実施例の説明図である。
【図6】本発明の第3実施例の処理フローを示す図であ
る。
【図7】本発明の第3実施例の説明図である。
【図8】本発明の第4実施例の処理フローを示す図であ
る。
【図9】本発明の第4実施例の説明図である。
【図10】セグメント・テーブル・エントリの形式を示
す図である。
【図11】ページ・テーブル・エントリの形式を示す図
である。
【図12】セグメント・テーブルとページ・テーブルを
参照する動的アドレス変換過程を示す図である。
【図13】従来のページ境界試験の処理フローを示す図
である。
【図14】従来のページ境界試験の説明図である。
【図15】初期化,ページテーブルの設定,結果の例を
示す図である。
【符号の説明】
10 試験プログラム 11 試験制御部 12 割込みハンドラ

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間中の1個の物理ページに割り付け、1個
    の物理ページだけでページ境界の試験を行うことを特徴
    とするページ境界試験方法。
  2. 【請求項2】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ境界の読み出し試験を行うこ
    とを特徴とするページ境界試験方法。
  3. 【請求項3】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ境界の書き込み試験を行うこ
    とを特徴とするページ境界試験方法。
  4. 【請求項4】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ境界の命令実行試験を行うこ
    とを特徴とするページ境界試験方法。
  5. 【請求項5】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ境界の読み出し禁止試験を行
    うことを特徴とするページ境界試験方法。
  6. 【請求項6】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ境界の書き込み禁止試験を行
    うことを特徴とするページ境界試験方法。
  7. 【請求項7】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ境界の命令実行禁止試験を行
    うことを特徴とするページ境界試験方法。
  8. 【請求項8】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ不在時のページ境界の読み出
    し試験を行うことを特徴とするページ境界試験方法。
  9. 【請求項9】 アドレス変換機構と記憶保護機構を有す
    る情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ不在時のページ境界の書き込
    み試験を行うことを特徴とするページ境界試験方法。
  10. 【請求項10】 アドレス変換機構と記憶保護機構を有
    する情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでページ不在時のページ境界の命令実
    行試験を行うことを特徴とするページ境界試験方法。
  11. 【請求項11】 アドレス変換機構と記憶保護機構を有
    する情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでセグメント不在時のページ境界の読
    み出し試験を行うことを特徴とするページ境界試験方
    法。
  12. 【請求項12】 アドレス変換機構と記憶保護機構を有
    する情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでセグメント不在時のページ境界の書
    き込み試験を行うことを特徴とするページ境界試験方
    法。
  13. 【請求項13】 アドレス変換機構と記憶保護機構を有
    する情報処理装置のページ境界試験方法であって、 試験対象の論理アドレス空間中の全ての論理ページを物
    理アドレス空間上の1個の物理ページに割り付け、1個
    の物理ページだけでセグメント不在時のページ境界の命
    令実行試験を行うことを特徴とするページ境界試験方
    法。
JP7190610A 1995-07-26 1995-07-26 ページ境界試験方法 Withdrawn JPH0944413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7190610A JPH0944413A (ja) 1995-07-26 1995-07-26 ページ境界試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7190610A JPH0944413A (ja) 1995-07-26 1995-07-26 ページ境界試験方法

Publications (1)

Publication Number Publication Date
JPH0944413A true JPH0944413A (ja) 1997-02-14

Family

ID=16260941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7190610A Withdrawn JPH0944413A (ja) 1995-07-26 1995-07-26 ページ境界試験方法

Country Status (1)

Country Link
JP (1) JPH0944413A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008050701A1 (fr) * 2006-10-27 2008-05-02 Panasonic Corporation Procédé d'accès à une mémoire
JP4814786B2 (ja) * 2003-03-25 2011-11-16 フリースケール セミコンダクター インコーポレイテッド データ処理システムにおけるメモリ管理

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4814786B2 (ja) * 2003-03-25 2011-11-16 フリースケール セミコンダクター インコーポレイテッド データ処理システムにおけるメモリ管理
WO2008050701A1 (fr) * 2006-10-27 2008-05-02 Panasonic Corporation Procédé d'accès à une mémoire

Similar Documents

Publication Publication Date Title
US6728851B1 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6202138B1 (en) Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5765201A (en) Changing page size in storage media of computer system
US5909696A (en) Method and apparatus for caching system management mode information with other information
US7711914B2 (en) Debugging using virtual watchpoints
JPS61114353A (ja) 要求時ペ−ジングメモリを有するデジタルデ−タ処理システムのアクセス照合構成体
US7293207B2 (en) Method for testing memory in a computer system utilizing a CPU with either 32-bit or 36-bit memory addressing
KR102658600B1 (ko) 디바이스를 디버깅할 때 메타데이터에 액세스하기 위한 장치 및 방법
WO2007002889A2 (en) Debugging using watchpoints
JPH0115903B2 (ja)
JPH0192856A (ja) アクセス及び欠陥論理信号を用いて主メモリユニットを保護する装置及び方法
JPH0944413A (ja) ページ境界試験方法
KR20200124243A (ko) 처리회로 상에서 실행할 프로그램을 디버깅할 때 메타데이터를 액세스하는 방법
JPS63197254A (ja) 仮想記憶制御装置
JPH05241965A (ja) メモリ管理装置
JPS59197946A (ja) メモリ装置
JPS6138504B2 (ja)
JP3048199B2 (ja) Icメモリカード
JPH056706B2 (ja)
JPH0387949A (ja) キャッシュメモリ制御装置
JPH04288646A (ja) データ処理装置
JPS6084638A (ja) メモリカ−ド
JPS61187053A (ja) プログラムメモリ管理方式
JPS60258654A (ja) 半導体記憶装置
JPS6354647A (ja) 仮想計算機制御方式

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20021001